UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Universidad del Perú, DECANA DE AMÉRICA

FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA

ESCUELA ACADEMICO PROFESIONAL DE INGENIERÍA ELECTRÓNICA

TEMA 6

MEMORIA SRAM

ALUMNOS: Chalco Alania Erick Renzo 13190079

Solano Alvarez Junior Alexander 13190078

Medina Castillo Américo Armando 13190177

CURSO: Circuitos Digitales II 191064

FECHA DE REALIZACIÓN: 19/10/15

FECHA DE ENTREGA: 25/09/15

PROFESOR: Ing. Guillermo Tejada Muñoz

TABLA DE CONTENIDO:

Página

RESUMEN Y OBJETIVOS DEL EXPERIMENTO 1

DESARROLLO DEL EXPERIMENTO 2

CONCLUSIÓN 15

APÉNDICE 16

RESUMEN Y OBJETIVOS DEL EXPERIMENTO

El presente trabajo desarrolla la parte experimental de la clase sobre memoria SRAM, se espera analizar el proceso tanto de escritura y lectura en este dispositivo y comprobar con la parte teórica. Así mismo se adicionan elementos para un mejor resultado un ejemplo de esto son los búferes sobre el cual hablaremos más adelante.

Se comienza por implementar el circuito de la guía y reconocer la función de cada elemento así como también los pines de los integrados, primero se grabaran los datos luego se visualizaran cambiando direcciones de forma manual y por ultimo con la ayuda de un contador.

DESARROLLO DEL EXPERIMENTO:

1

Análisis de circuito:

Para el análisis del circuito mostrado es necesario conocer en primer lugar la función que cumple cada pin de los circuitos integrados; para esto, será necesario revisar el Data Sheet de cada C.I. , luego de conocer la función de cada pin será necesario separar por bloques el circuito para de esta manera facilitar el análisis.

2

Mediante el siguiente cuadro se pasará a detallar cada zona delineada de color rojo:

I A0-A10: Líneas de dirección.

II I/O0-7: Pines que funcionan como entrada o salida de datos (tamaño de la palabra).

III

/CS: Chip selector; sirve para habilitar o deshabilitar la memoria.

/OE: Output enable; si esta en 0 entonces los pines I/O funcionan como salida de datos; si esta en 1 funcionan como entrada de datos.

/WE: Write enable; si esta en 1 lógico la memoria entonces solo nos permitirá leer, si esta en 0 lógico la memoria servirá para el almacenamiento de datos.

IV Vcc: Pin de alimentación a la memoria ( 4.5V- 5.5V)

GND: tierra (0V)

3

En el circuito integrado encontraremos los pines distribuidos de la siguiente manera:

Ahora se presenta al C.I. 74LS244, que se utiliza en el circuito; más adelante se detallará la función que cumple en dicho circuito.

Ahora se empieza con el análisis por bloques del circuito:

4

Se empezará con el análisis de la selección de líneas de direcciones:

Para el circuito solo se necesitará 4 direcciones puesto que se quiere guardar la palabra “HOLA”, esto entonces significa que los demás pines de dirección se pondrán en 0 lógico (tierra).

Ahora se explicará los pines de control de la memoria:

SW1 Cuando está en ON la memoria cumplirá la función de guardar la información, esto indicaría que los pines I/O funcionarán como ingreso de datos.

5

Cuando está en OFF la memoria nos mostrará la información antes guardada, entonces los pines I/O funcionarán como salida de datos.

SW2 Para el caso de la experiencia es necesario que el SW2 este en ON, entonces la memoria funcionará en todo momento.

PTO. 1 El punto también servirá para controlar a los buffers del C.I 74LS244.

Ahora se explicará la función del circuito 74LS244:

6

74LS244 ACTIVADO

El bloque de buffers se activará cuando el punto 1 está en 0 lógico

Entonces se “escribirá” en la memoria, es decir esta dejará pasar los estados del juego resistencias que se muestran en la figura.

74LS244 DESACTIVADO

El bloque de buffers se desactivará cuando el pto.1 está en 1 lógico, entonces “bloqueará” el paso de los estados que se presentan en el juego de resistencias.

Ahora se mostrará el funcionamiento del display (no menos importante):

El display nos mostrará los datos así guardemos o leamos la información, esto es importante ya que indicará si la información que estamos guardando es correcta.

ESCRITURA Y LECTURA:

Para el caso donde se almacenara la palabra HOLA y luego se la visualiza:

7

Primero se debe entender el siguiente diagrama:

Pines de dirección : se necesita 4 direcciones de la memoria (4 Bytes), en cada una de estas se almacenara una letra.

Dirección

Palabra letra

A1 A0 D7

D6

D5

D4

D3

D2

D1

D0

0 0 x 1 1 1 0 1 1 0 H

0 1 x 0 1 1 1 1 1 1 O

1 0 x 0 1 1 1 0 0 0 L

1 1 x 1 1 1 0 1 1 1 A

*se pone una x en D7 ya que este bit no se utiliza para formar letras en el display.

Habilitar memoria: dicha señal tiene que mantenerse en bajo durante todo el proceso, caso contrario la memoria no estará en funcionamiento.

R/W : esta señal va permutando su estado lógico de alto a bajo y de bajo a alto. Y de acuerdo a la siguiente imagen se puede notar que cada letra luego de ser escrita (WRITE, señal en bajo) es leída (READ, señal en alto).

1. Se habilita la memoria, para esto se cierra SW2 poniendo la entrada /CS a un estado bajo.

8

2. Como SW1 está inicialmente abierto, /OE está en estado bajo y la memoria en modo lectura.Es en este instante cuando en el display se aprecia lo siguiente, esto se puede definir como la información inicial que posee la memoria en la dirección 00 (A1=0 y A0=0), lo cual en realidad puede ser cualquier combinación de bits. Para nuestro caso:

3. Para ingresar una letra, en este caso la H en la dirección 00, se procede a realizar un arreglo en el juego de resistencias de tal manera que:

D6

D5

D4

D3

D2

D1

D0

1 1 1 0 1 1 0

Seguidamente se cierra el SW1, ahora /WE está en esta bajo (/OE en estado alto) se habilitan los búferes y la memoria pasa a modo escritura. De esta manera se guardó la letra H.Si nuevamente se pone /OE en esta bajo (/WE en estado alto y los búferes en estado Hi Z) se puede leer esta misma letra en la dirección 00.

9

4. Para ingresar una letra, en este caso la O en la dirección 01, primero ponemos A1=0 y A0=1 y se procede a realizar un arreglo en el juego de resistencias de tal manera que:

D6

D5

D4

D3

D2

D1

D0

0 1 1 1 1 1 1

Seguidamente se cierra el SW1, ahora /WE está en esta bajo (/OE en estado alto) se habilitan los búferes y la memoria pasa a modo escritura. De esta manera se guardó la letra O.Si nuevamente se pone /OE en esta bajo (/WE en estado alto y los búferes en estado Hi Z) se puede leer esta misma letra en la dirección 01.

10

5. Para guardar la letra L en la dirección 10, primero ponemos A1=1 y A0=0 y se procede a realizar un arreglo en el juego de resistencias de tal manera que:

D6

D5

D4

D3

D2

D1

D0

0 1 1 1 0 0 0

Seguidamente se cierra el SW1, ahora /WE está en esta bajo (/OE en estado alto) se habilitan los búferes y la memoria pasa a modo escritura. De esta manera se guardó la letra L.Si nuevamente se pone /OE en esta bajo (/WE en estado alto y los búferes en estado Hi Z) se puede leer la letra L en la dirección 10.

11

6. Para guardar la letra A en la dirección 11, ponemos A1=1 y A0=1, y se procede a realizar un arreglo en el juego de resistencias de tal manera que:

D6

D5

D4

D3

D2

D1

D0

1 1 1 0 1 1 1

Seguidamente se cierra el SW1, ahora /WE está en esta bajo (/OE en estado alto) se habilitan los búferes y la memoria pasa a modo escritura. De esta manera se guardó la letra A.Si nuevamente se pone /OE en esta bajo (/WE en estado alto y los búferes en estado Hi Z) se puede leer la letra A en la dirección 11.

12

Así en cada una de las cuatro direcciones ya se encuentran los respectivos bytes, y si se desea leer la palabra HOLA simplemente se tiene ingresar las direcciones en orden ascendente.

Para lograr que la aparición de las letras sea “automática” se acondiciona un contador que controle el bus de direcciones.

En este caso se usó un contador implementado con 2 flip flops JK de flanco negativo y con el generados de señales usado como clock.

*no es aconsejable dejar las entradas CLEAR Y SET al aire, por lo que se debe conectar a fuente. La frecuencia del generador es 1Hz.

13

Imagen con la implementación del contador:

CONCLUSIÓNES:

Usamos búferes triestado para controlar las entradas “D0 – D7” durante el ciclo de escritura.

14

Las memoria Sram son volátiles y al cortar al energía obteníamos salidas aleatorias en el display.

Se concluyó el experimento demostrando y explicando el funcionamiento de la memoria SRAM6116 de manera satisfactoria, teniendo como prueba de esta experiencia que los resultados obtenidos gracias a una buena teoría fueron precisos, con su respectiva explicación y detallado orden; además estos resultados teóricos se compararon con los obtenidos en el laboratorio mediante la LECTURA y ESCRITURA de la palabra HOLA, eso garantiza que el funcionamiento del circuito funciona de manera óptima. Finalmente, no se presentaron mayores inconvenientes en la experiencia y por tanto, el objetivo de comprobar el funcionamiento del ciclo de escritura y lectura de la SRAM6116 fue realizado sin problemas.

El display en todo momento se mantuvo funcionando y representa una ayuda para la realización del experimento.

APÉNDICE

DATASHEET DE LA MEMORIA SRAM 6116

DIAGRAMA DE BLOQUES:

15

CONFIGURACION Y DESCRIPCION DE LOS PINES:

16

TABLA DE VERDAD:

CARACTERISTICAS GENERALES:

Organización de la memoria: 2048 X 8  Alta velocidad: tiempo de acceso 150 nseg.  Baja potencia en estado inactivo: 10 uW  Baja potencia en estado activo: 160 mW  RAM completamente estática: No requiere reloj para su funcionamiento  Temperatura de operación: 0.75 grados centígrados  Temperatura de almacenamiento: De -55 a +125 grados centígrados.  Potencia de disipación: 1 Watts  Todas sus entradas y salidas son compatibles directamente con la

tecnología TTL  Es directamente compatible con las memorias de 16K estándar, tipo RAM

6132 

RANGOS MAXIMOS:

17

SINCRONIZACION DEL CICLO DE LECTURA N° 01

SINCRONIZACION DEL CICLO DE LECTURA N°02:

SINCRONIZACION DEL CICLO DE LECTURA N°03:

18

SINCRONIZACION PARA EL CICLO DE ESCRITURA N°01:

SINCRONIZACION PARA EL CICLO DE ESCRITURA N° 02:

APLICACIONES DE UNA MEMORIA SRAM 6116:

La memoria SRAM es más cara, pero más rápida y con un menor consumo (especialmente en reposo) que la memoria DRAM. Es utilizada, por tanto, cuando es necesario disponer de un menor tiempo de acceso, o un consumo reducido, o ambos. Debido a su compleja estructura interna, es menos densa que DRAM, y por lo tanto no es utilizada cuando es necesaria una alta capacidad de datos, como por ejemplo en la memoria principal de los computadores personales.

Frecuencia de reloj y potencia

19

El consumo eléctrico de una SRAM varía dependiendo de la frecuencia con la cual se accede a la misma: puede llegar a tener un consumo similar a la DRAM cuando es usada en alta frecuencia, y algunos circuitos integrados pueden consumir varios vatios durante su funcionamiento. Por otra parte, las SRAM utilizadas con frecuencia baja, tienen un consumo bastante menor, del orden de micro-vatios.

Usos de las SRAM

Como producto de propósito general:

Con interfaces asíncronas como chips 32Kx8 de 28 pines (nombrados XXC256), y productos similares que ofrecen transferencias de hasta 16Mbit por chip.

Con interfaces síncronas, principalmente como caches y otras aplicaciones que requieran transferencias rápidas, de hasta 18Mbit por chip.

Integrados en chip:

Como memoria RAM o de cache en micro-controladores.

Como cache primaria en microcontroladores, como por ejemplo la familia x86.

Para almacenar los registros de microprocesadores.

En circuitos integrados.

En FPGAs y CPLDs.

Usos integrados en productos

Las SRAM se utilizan en sistemas científicos e industriales, electrónica del automóvil, y similares. También se pueden encontrar en prácticamente todos los productos de uso cotidiano que implementen una interfaz electrónica de usuario.

También se puede encontrar memorias SRAM en los computadores personales, estaciones de trabajo, routers y la gran mayoría de periféricos.

20

Uso de aficionados

Los aficionados a la electrónica prefieren las memorias SRAM debido a su sencilla interfaz, ya que es mucho más fácil trabajar con SRAM que con DRAM, al no existir ciclos de refresco, y poder acceder directamente a los buses de dirección y de datos en lugar de tener que utilizar multiplexores. Además, las SRAM solo necesitan tres buses de control: Chip Enable (CE), Write Enable (WE), y Output Enable (OE). En el caso de las SRAM síncronas, se tiene además la señal de reloj (CLK)

21