Upload
octavia-stevens
View
37
Download
0
Embed Size (px)
DESCRIPTION
Hardware Description Language Aula 4 – AHDL ( conclusão) VHDL (introdução). Prof. Afonso Ferreira Miguel, MSc. AHDL. Registradores. TRI_STATE_NODE. AHDL. Registradores Bidirecionais. 1. e1/1. e0/0. 0. 0. 1. 1. 0. 0. e2/2. e3/3. 1. AHDL. Máquinas de estado de MOORE. - PowerPoint PPT Presentation
Citation preview
Hardware Description Language
Aula 4 – AHDL (conclusão)VHDL (introdução)
Prof. Afonso Ferreira Miguel, MSc
AHDL• Máquinas de estado de MOORE
e0/0
e3/3 e2/2
e1/11
0
1
1
1
0
0
0
Clique aqui para pegar o código fonte
AHDL
• Exercício 10– Implementar uma máquina de estado de MOORE com
4 bits de entrada (+ o clock) e 1 bit de saída. O bit de saída inicialmente deve apresentar o valor ZERO, e deve ir para UM quando receber na entrada o valor 15. Caso ele receba a seqüência 7, 4, 3 a máquina deve voltar ao seu estado inicial ZERO.
AHDL
• Exercício 11– Modificar o exercício 10 para convertê-lo em
uma máquina de MEALY. Avaliar o comportamento assíncrono da entrada e saída.
VHDL - Introdução
• USA DoD VHSIC Program– VHSIC = Very Hight Speed Integrated Circuit
• VHDL = VHSIC Hardware Description Language
– 1ª Versão 1985;– Padronizado pelo IEEE– ASICS
VHDL – Design Tools
• Algumas ferramentas para HDL (síntese e simulação)– MAXPLUS II
– QUARTUS
– Verilog Mode
– Cypress Warp
– Silos Verilog HDL
– Active-HDL
– Model-Sim
– Synopsys
– Fusion/ViewSim
Tipos básicos
bit ‘0’ ou ‘1’
std_logic ‘0’, ‘1’, ‘U’, ‘X’, ‘Z’, ‘-’
bit_vector “00..00”, “00..01”, “00..10”, ...
std_logic_vector “00..00”, “00..01”, “00..10”, ...
• Exercício 1Implementar e simular um Semi-Somador e um Somador-
Completo em VHDL.– Criar o símbolo deste módulo;– Criar um Block Diagram (chamado de SOMA) e incluir
um Semi-Somador e dois Somadores-Completos para implementar a função de soma de 3 bits:
– entradas: A2,A1,A0 e B2,B1,B0;– saídas: Cout, S2,S1,S0.
– Compilar e simular o circuito final
Lembrando...•Semi somador:
S = A XOR BC = A AND B
•Somador CompletoS = (A XOR B) XOR CinCout = ((A XOR B) AND Cin) OR (A AND B)
• Exercício 3Implementar em VHDL um multiplexador de 4
canais por 4 bits com controle de habilitação. Se não estiver habilitado, a saída deve ficar com o valor “F”.