28
บทที่ 2 ทฤษฎีและหลักการ 2.1 พีแอลซี PLC ย่อมาจากคําว่า "Programmable Logic Controller" เป็นอุปกรณ์ควบคุมอิเล็กทรอนิกส์ ที ่มีหน่วยความจําในการเก็บโปรแกรมสําหรับควบคุมการทํางานของอุปกรณ์ต่าง ๆ ที ่ต่อกับขั ้วเข ้า และขั ้วออกของมัน PLC นี ้ยังมีชื ่อเรียกอย่างอื ่น เช่น PC ซึ ่งย่อมาจาก "Programmable Controller" และ SC ซึ ่งย่อมาจาก "Sequence Controller" PLC ขนาดเล็กอาจเรียกว่าซีเควนเซอร์ (Squencer) ก็มี พีแอลซี ถือเป็นอุปกรณ์ควบคุมสําคัญ มากตัวหนึ ่ง ในการควบคุมเครื่องจักร ต่าง ๆ ใน โรงงานอุตสาหกรรมให้ทํางานแบบอัตโนมัติ ในระบบ FA (Factory Automation) พีแอลซีจะถูกใช้ ในการ เพิ่มประสิทธิภาพการทํางานของเครื่องจักร ทําให้เครื่องจักร สามารถ ทํางานได้เองโดย อัตโนมัติเป็นการลด ภาระหน้าที่ ของคนงาน พีแอลซีนั ้นมีทั ้ง ที ่มีขนาดใหญ่หรือ อาจเป็นระบบ ควบคุมสายพานลําเลียงในโรงงานจนกระทั ่งถึง พีแอลซีขนาดเล็กซึ ่งใช้ในการควบคุมเครื่องจักรแตละเครื ่อง รูปที2.1 พีแอลซี

ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

  • Upload
    others

  • View
    4

  • Download
    0

Embed Size (px)

Citation preview

Page 1: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

บทท 2

ทฤษฎและหลกการ

2.1 พแอลซ

PLC ยอมาจากคาวา "Programmable Logic Controller" เปนอปกรณควบคมอเลกทรอนกส

ทมหนวยความจาในการเกบโปรแกรมสาหรบควบคมการทางานของอปกรณตาง ๆ ทตอกบขวเขา

และขวออกของมน PLC นยงมชอเรยกอยางอน เชน PC ซงยอมาจาก "Programmable Controller"

และ SC ซงยอมาจาก "Sequence Controller" PLC ขนาดเลกอาจเรยกวาซเควนเซอร (Squencer) กม

พแอลซ ถอเปนอปกรณควบคมสาคญ มาก ตวหนง ในการควบคมเครองจกร ตาง ๆ ใน

โรงงานอตสาหกรรมใหทางาน แบบอตโนมต ในระบบ FA (Factory Automation) พแอลซจะถกใช

ในการ เพม ประสทธภาพการทางานของเครองจกร ทาใหเครองจกร สามารถ ทางานไดเองโดย

อตโนมตเปนการลด ภาระหนาท ของคนงาน พแ อลซนนมทง ทมขนาดใหญหรอ อาจเปนระบบ

ควบคมสายพานลาเลยงในโรงงานจนกระทงถง พแอลซขนาดเลกซงใชในการควบคมเครองจกรแต

ละเครอง

รปท 2.1 พแอลซ

Page 2: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

2.2 โครงสรางของพแอลซ

โครงสรางภายในของ พแอลซแตละสวนนนจะประกอบกนทางานเปนระบบควบคม หรอ

ทเราเรยกวา พแอลซ ซงประกอบไปดวยสวนสาคญคอ ยนตทง 5 สวน เมอประกอบเขาดวยกนแลว

กจะกลายเปนพแอลซชดหนงทสามารถทางานได แตละยนตจะมหนาทและคณสมบต ดงน

ก) ซพย (CPU; Central Processing Unit)

ข) หนวยความจา (Memory Unit)

ค) ภาคอนพท (Input Unit)

ง) ภาคเอาทพท (Output Unit)

จ) ภาคแหลงจายพลงงาน (Power Supply Unit)

2.3 ลกษณะโครงสรางภายในของพแอลซประกอบดวย

PERIPHERAL

DEVICE

INPUT DEVICE OUTPUT DEVICE

PUSH BUTTON

LIMIT SWITCH

SENSOR

PUSH BUTTON

CONTACTOR

SOLENOID

POWER

SUPPLY

CPUINPUT

UNIT

OUTPUT

UNIT

PROGRAM

MEMORY

DATA

MEMORY

รปท 2.2 โครงสรางภายในพแอลซ

2.3.1 ซพย (CPU; Central Processing Unit)

ซพยหรอหนวยประมวลผลกลาง ทาหนาทประมวลผล กลางจะทางานตามคาสง ของสวน

ตาง ๆ ตามทไดรบมา ผลจากการประมวลผลกจะถกสงออกไปยงสวนตาง ๆ ตามทไดระบไวดวย

Page 3: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

คาสงนนเอง ซพยจะใชเวลาในการประมวลผลชาหรอเรวขนอยกบการเลอกขนาดของซพยและ

ความยาวของโปรแกรมทเขยนดวย

ปกตแลวซพยจะใชไมโครโปรเซสเซอรขนาดตงแต 4 บต 8 บต 16 บต 32 บต 64 บต 128

บต มาทางาน โดยทาใหซพย ในแตละขนาดกจะมความสา มารถไมเทากนจงทาให พแอลซในแตละ

รน แตละยหอนนจะ มความสามารถ แตกตางกนนนเอง หรอ แมกระทงวาภายใน พแอลซบางรนจะ

ใชไมโครโปรเซสเซอรมากถง 2 ตวมาชวยกนทางาน จงทาใหเวลาปะมวลผลกจะเรวกวา พแอลซท

ใชไมโครโปรเซสเซอรเพยงแคตวเดยว

โดยปกตแลว ในการเลอกใชงาน พแ อลซนน จะเลอกจากการประยกตใชงานจงทาให

ผใชงาน (User) ไมรวาผผลตใชไมโครโปรเซสเซอรรนหรอเบอรอะไรในการสรางเครอง พแอลซ

เวลาพจารณาเลอกใช พแอลซซงไมมการระบเบอรหรอรนของไมโครโปรเซสเซอร ดงนน ผทใช

งานสามารถเลอกจากคณสมบตอน ๆ เชน จานวนอนพท/เอาทพท ความเรวในการประมวลผลของ

คาสง ขนาดความจของโปรแกรม และขอมล เปนตน

2.3.2 หนวยความจา (Memory Unit)

หนวยความจาเปนอปกรณทใชเกบโปรแกรมและขอมลตาง ๆ ของ พแอลซ กรณทตองการ

สงให พแอลซ ทางาน (RUN) โดย พแอลซ จะนาเอาโปรแกรมและขอมลในหนวยความจามา

ประมวลผลการทางาน สาหรบหนวยความจาทใชงานมดวยกน 2 ชนด คอ

หนวยความจาชวคราว (RAM: Random Access Memory)

หนวยความจาถาวร (ROM: Read Only Memory)

หนวยความจาชวคราว (RAM: Random Access Memory)

โปรแกรมและขอมลทถกสรางขนโดยผใชกจะถกจดเกบในสวนน คณสมบตของ

RAM นนเมอไมมไฟเลยงจะทาใหโปรแกรมและขอมลหายไปทนท ดงนนภายใน พแอลซ จะพบวา

มแบตเตอรสารองขอมล (Backup Battery) เอาไวสารองขอมล (Backup Data) กรณทไฟหลก (Main

Power Supply) ไมจายไฟใหกบ พแอลซ ขอควรระวงคอ ไมควรทจะถอดแบตเตอรสารอง (Backup

Battery) ในกรณทไมมไฟจายให พแอลซ

หนวยความจาถาวร (ROM: Read Only Memory)

เปนหนวยความจาอกชนดหนงโดยทขอมลใน ROM นนไมจาเปนตองมแบตเตอร

สารองขอมล แตกมปญหาเรองเวลาในการเขาถงขอมล (Time Access) ชากวา RAM จงปรากฏให

ผใชเหนวา พแอลซ จะมหนวยความจาใชงานทง RAM และ ROM รวมกนอย

ROM แบงออกเปน 3 ชนดดงน

- PROM (Programmable ROM)

- EPROM (Erasable Programmable ROM)

Page 4: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

- EEPROM (Electrical Erasable Programmable ROM)

- PROM จดเปน ROM รนแรก ๆ ทสามารถเขยนขอมลลงชฟไดเพยงครงเดยว ถาเขยนแลว

ขอมลไมสมบรณชฟกจะเสยทนท โดยไมสามารถนากลบมาเขยนใหมไดอก

- EPROM (Erasable Programmable Read Only Memory) หนวยความจาชนด EPROM น

จะตองใชเครองมอพเศษในการเขยนโปรแกรม การลบโปรแกรมทาไดโดยใชแสงอลตราไวโอเลต

หรอตากแดดรอน ๆ นาน ๆ มขอดตรงทโปรแกรมจะไมสญหาย แมไฟดบจงเหมาะกบการใชงานท

ไมตองการเปลยนโปรแกรม

- EEPROM (Electrical Erasable Programmable Read Only Memory) หนวยความจาชนด

นไมตองใชเครองมอพเศษในการเขยน หรอลบโปรแกรม โดยจะใชวธการทางไฟฟาเหมอนกบ

RAM นอกจากนนกไมจาเปนตองมแบตเตอรสารองไฟเมอไฟดบ ซง EEPROM จะรวมคณสมบตท

ดของทง RAM และ EPROM เอาไวดวยกน

2.3.3 การใชงานหนวยความจาใน พแอลซ

- RAM จะใชเกบโปรแกรมและขอมลททางานจากการสง RUN/STOP พแอลซ

- ROM จะใชเกบซอฟตแวรระบบ (System Software) และใชเปนชดสารองโปรแกรม หรอ

ขอมล (Backup Program and Data) เพอปองกนในกรณทโปรแกรม หรอขอมลใน RAM หายไป

ผใชสามารถทจะถายโปรแกรมและขอมลเขาไปท RAM ใหมได

2.3.4 ภาคอนพท (Input Unit)

ภาคอนพตของพแอลซจะทาหนาทรบสญญาณอนพ ทเขามาแลวแปลงสญญาณเพอทจะสง

เขาไปภายในพแอลซ อปกรณอนพท (Input Device) ตาง ๆ ทจะนามาตอกบภาคอนพ ทไดนน เชน

Relay, Limit Switch, Inverter, Encoder, Temperature Controller, Photoelectric Sensor เพอสงไป

ยง CPU เพอประมวลผลตามโปรแกรมคาสงของผใช โดยปกตแลวหนาทของหนวยอนพทคอ

- แปลงระดบสญญาณเขาไปใหเปนระดบสญญาณทเหมาะสมใหกบระบบการ

ทางานของ CPU

- แบงสญญาณภายนอกและภายในออกจากกน (Isolate) เพอทจะตองการปองกน

ไมใหหนวยประมวลผลไดรบความเสยหาย

- แกปญหาการสนสะเทอนของหนาสมผส

Page 5: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

2.3.5 ภาคเอาทพท (Output Unit)

ภาคเอาทพทของพแอลซทาหนาทสงสญญาณออกไปขบโหลดชนดตาง ๆ ตามเงอนไขท

ไดเขยนโปรแกรมเอาไว ซงหนวยเอาทพททาหนาทรบขอมลจากตวประมวลผลแลวสงตอขอมลไป

ควบคมอปกรณภายนอกเชน ควบคมหลอดไฟ มอเตอร และวาลว เปนตน

2.3.6 การทางานของพแอลซ

พแอลซสวนใหญจะมลาดบการทางานพนฐาน อย 4 ขนตอนและจะทางานซ า ๆ กนหลาย

ครงภายในเวลาหนงวนาท และเมอเรมตนจายไฟใหกบพแอลซ มนจะเรมตรวจสอบการทางานของ

ฮารดแวรและซอฟตแวรเพอทจะหาขอบกพรอง แตถาไมมปญหาใด ๆ มนจะนาเอาขอมล ในอนพต

(สญญาณอนพทตาง ๆ) เขามาเกบไวในหนวยความจาซงเรา จะเรยกวา สแกนอนพ ท (Input Scan)

หลงจากนน พแอลซก จะประมวลผล ตามโปรแกรมแลดเดอร (Ladder Program) โดยจะใชขอมล

จากหนวยความจา การประมวลผล ดงกลาวนเรยกวา สแกนลอจก ( Logic Scan) ในขณะทพแอลซ

ประมวลผลตามโปรแกรมแลดเดอรนนคาเอาทพทของโปรแกรมแลดเดอร กจะเปลยนแปลงไปตาม

เงอนไขตาง ๆ ของโปรแกรม แตการเปลยนแปลงนจะ อยในหนวยความจาชวคราว (Temporary

Memory) เทานน เมอการสแกนแลดเดอรทางานเสรจ แลวขอมล ดาน เอาทพ ทในหนวยความจา

ชวคราวนจะถกสงไปทยนตเอาทพ ททาใหอปกรณทตออยภายนอกทางานหรอไมทางานตาม

ผลลพธทไดจากการประมวลผ ล ซงเรยกวา สแกนเอาทพ ท (Output Scan) เมอสนสดการสแกน

เอาทพ ทพแอลซ จะกลบไปเรมตนการทางานใหม ซงกระบวนการดงกลาว นจะใชเวลา 5 –10 mS

หรอเรวกวาขนอยกบความเรวในการทางานของ CPU ตามรปท 2.3

Power up

Self test

Input scan

Logic solve

Output scan

รปท 2.3 วงรอบการสแกนของ พแอลซ

Page 6: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

2.3.7 การสแกนอนพทและเอาทพท

เมออนพทตาง ๆ ทตอเขากบพแอลซ นนจะถกสแกน มนจะเกบคาหรอสถานะตาง ๆ ไวใน

หนวยความจาและเมอเอาทพ ททตอกบพแอลซถกสแกนมน กจะทาการคดลอก (Copy) ขอมลจาก

หนวยความจาสงออกไ ปใหเอาทพ ท และเมอทาการสแกนแลดเดอรหรอประมวลผลแลดเดอร พ

แอลซมนจะใชคาหรอขอมลในหนวยความจาเทานน โดยไมสนใจคาหรอขอมลจรงของอนพ ทและ

เอาทพทในขณะนน

ในทานองเดยวกนถาเอาทพทตองเปลยนแปลงอยตลอดเวลา เมอประมวลผลในแตละคาสง

ของโปรแกรมแลดเดอรแทนทจะประมวลผลใหจบทงโปรแกรม มนจะทาใหพแอลซทางานไดชา

มาก เพราะตองคดลอกขอมลไปทยนตเอาทพททกครงทคามนเปลยนแปลงจากการประมวลผล

สญญาณอนพททดจะตองมคณสมบตและหนาทดงน

- ทาใหสญญาณทเขาไดระดบทเหมาะสมกบพแอลซ

- การสงสญญาณระหวางอนพ ทกบ CPU จะตดตอกนดวยลาแสง โดย อาศย

อปกรณประเภท โฟโตทรานซสเตอร เพอตองการจะแยกสญญาณ ( Isolate) ทางไฟฟาใหออกจาก

กน เปนการปองกนไมให CPU เสยหายเมออนพทเกดลดวงจร

- หนาสมผสจะตองไมสนสะเทอน (Contact Chattering)

ในสวนของเอาทพทจะทาหนาทรบคาสภาวะทไดจากการประมวลผลของ CPU แลวนาคา

เหลานไปควบคมอปกรณตาง ๆ เชน รเลย หรอหลอดไฟ เปนตน นอกจากนนแลว ยงทาหนาทแยก

สญญาณของหนวยประมวลผลกลาง (CPU) ออกจากอปกรณดานเอาทพท ซงปกตแลวเอาทพทนจะ

สามารถขบโหลดไดดวยกระแสไฟฟาประมาณ 1–2 แอมแปร แตถาโหลดนนตองการกระแสไฟฟา

มากกวาน จะตองตอเขากบอปกรณขบอนเพอขยายใหรบกระแสไฟฟามากขน เชน รเลย แมกเนตก-

คอนแทกเตอร เปนตน

2.3.8 การแสดงสถานะของพแอลซ (PLC Status)

เนองจากพแอลซมขอจากดเรองอปกรณอนพทและเอาทพท และทดานหนาของพแอลซ จะ

มไฟแสดงสถานะทจากดเพยงไมกดวงเทานน เชน

Power: ไฟนจะตดตลอดเวลาเมอจายไฟใหกบพแอลซ

Run : ไฟนจะใชแสดงวาโปรแกรมกาลงทางานอยหรอไม

Error : ไฟนจะตดเมอพแอลซพบวาฮารดแวรทสาคญหรอโปรแกรมมขอบกพรอง

Page 7: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

2.4 ความรพนฐานดานดจตอล (Number System)

ระบบเลขฐาน (Number System) จดเปนระบบตวเลขทใชงานอยในพแอลซ ดงนนผใชจงม

ความจาเปนตองศกษาระบบเลขฐานใหเขาใจประกอบกบขอมลอน ๆ เพอการใชงานทถกตอง

- ระบบเลขฐานสอง (Binary: BIN) มตวเลขไมซ ากนอยท งหมด 2 ตว คอ 0 และ 1

- ระบบเลขฐานสบ (Decimal: BCD) มตวเลขไมซ ากนอยท งหมด 10 ตว คอ 0 1 2

3 4 5 6 7 8 9 หรอเรยกอกยางหนงวา BCD Code

- ระบบเลขฐานสบหก (Hexadecimal: HEX) มตวเลขทไมซ ากนอยท งหมด 16 ตว

คอ 0 1 2 3 4 5 6 7 8 9 A B C D E F

ความสมพนธของเลขฐาน BIN, BCD และ HEX สามารถกาหนดใหเปนตารางไดดงน

ตารางท 2.1 การแสดงความสมพนธของเลขฐานตาง ๆ

HEX BCD Four Digit Binary

23 = 8 22 = 4 21 = 2 20 = 1

0 0 0 0 0 0

1 1 0 0 0 1

2 2 0 0 1 0

3 3 0 0 1 1

4 4 0 1 0 0

5 5 0 1 0 1

6 6 0 1 1 0

7 7 0 1 1 1

8 8 1 0 0 0

9 9 1 0 0 1

A - 1 0 1 0

B - 1 0 1 1

C - 1 1 0 0

D - 1 1 0 1

E - 1 1 1 0

F - 1 1 1 1

Page 8: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

BIN (Binary) ระบบเลขฐานสอง

BCD (Binary Code Decimal) ระบบเลขฐานสบ

HEX (Hexadecimal) ระบบเลขฐานสบหก

2.5 หลกการพนฐานทางลอจก

เมอทราบหลกการของเลขฐานชนดตาง ๆ แลว หลกการทางานของ พแอลซ กยงใชวงจร

ตรรก (ลอจก) เพอ ทาใหเกดสญญาณเอา ทพททมเงอนไข (สญญาณอนพ ท) ชนดตาง ๆ หลกการ

ทางานของวงจรตรรก มดงน

วงจรตรรก หมายถง วงจรไฟฟาทประกอบไปดวยอปกรณอเลกทรอนกส หรอระดบรเลยท

มสญญาณเพยง 2 ระดบ หรอ 2 เหตการณทแตกตางกน เชน การเปดปดวาลว การปดเปดสวทซ เปน

ตน วงจรตรรก ม 2 ชนด คอ แบบบวก ( Positive Logic) แบบลบ (Negative Logic) ลอจกแบบบวก

จะใชสญญาณไฟฟาระดบสงแทนสภาวะลอจก "1" และใชสญญาณไฟฟาระดบตาแทนสภาวะ

ลอจก "0" สวนวงจรลอจกแบบลบจะใชสญญาณไฟฟาระดบตา แทนสภาวะลอจก "1" และใช

สญญาณไฟฟาระดบสง แทนสภาวะลอจก "0"

สภาวะทางลอจก คอ สภาวะท "1" หรอ "0" ใชแทนการทางานของอปกรณทเปลยนแปลง

สองสภาวะ ระบบควบคมทใชรเลย และพแอลซ จะนาเอาสภาวะของอปกรณเหลานมาปฏบตลอจก

ดวยกนเพอใหเขากนกบเงอนไขทควบคมปฏบตการลอจกประกอบดวย AND OR และ NOT เพอ

ทาใหสภาวะอนพทตาง ๆ เชน A , B ทาใหเกด Y เปนตน

พชคณตบลนมไวสาหรบอธบายความสมพนธทางลอจกทาใหเขาใจไดงายขน ตวอยางเชน

สมการบลลนทเขยนไวดงน Y (แสงไฟฟา) = A (สวทซ) . B (หลอดไฟ) วงจรลอจกทใชวธการเดน

สายไฟเชอมอปกรณตาง ๆ เชน รเลย สวทซ ซงมความยงยาก และสามารถแกไขเพมเตมสวนตาง ๆ

ไดคอนขางยงยาก สวน พแอลซ ใชโปรแกรมลอจกกาหนดเงอนไข ในการควบคมแทนการเดน

สายไฟเชอมตออปกรณตาง ๆ ทาใหมความสะดวกกวาวธการขางตน

พแอลซ แทนวงจรรเลยดวยปฏบตการทางลอจก AND OR และ NOT ซงกาหนดตาม

เงอนไขทตองการควบคมโดยใชคาสงหรอภาษา PC (PC Language) ภาษาพนฐานท พแอลซ ใชใน

การควบคม "ON" หรอ "OFF" คอ ภาษาแลดเดอรและภาษาบลลน ภาษาแลดเดอรใชสญลกษณของ

หนาสมผสในการเขยนโปรแกรม โดยการเปลยนวงจรรเลยใหเปนโปรแกรม พแ อลซนนทาไดโดย

ใชหนาสมผสภาษาแลดเดอรแทนสญลกษณรเลย

การทางานของอปกรณ ทางดจตอลนน (Digital Equipment) จะอยบนหลกการพนฐานของ

ลอจกพนฐาน 3 ตว คอ AND OR และ NOT แตละตวจะมหลกการของตวเองและสญลกษณของ

Page 9: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

ตวเองจะยกตวอยางตอไปน กาหนดให Y เปนเอาทพท (Output) และสญญาณอนพ ท (Input) ให

เปนตวอกษร ABC สวนเลข 1 หมายถงมสญญาณ เลข 0 หมายถงไมม

2.5.1 ระบบเลขฐานสอง (Binary)

ระบบเลขฐานสอง ( Binary) จะเปนระบบเลขทงายกวาเลขฐานสบ เนองจากระ บบ

เลขฐานสองจะใชอกขระแทนสองตว ระบบเลขฐานสองนจะใชในระบบดจตอลอเลกทรอนกสดวย

เพราะวาในวงจรดจตอลจะมเพยงสองสถานะ (Two States) หรอระดบสญญาณสองระดบ (Two

Signal Levels) โดยมตวเลขทไมซ ากนอยท งหมด 2 ตวคอ 0 และ 1 หรออาจใชคาอนแทน

ตารางท 2.2 อกขระทใชในระบบเลขฐานสอง

สถานะหนง สถานะตรงขาม

0 1

Off On

Space Mark

Open Closed

Low Hi

ถาจะเทยบเลขฐานสองกบเลขฐานสบแลว เลขฐานสองจะมจานวนหลกมากกวา เพราะวา

ในแตละหลกจะมเลขไดสองคา แตถาเปนเลขฐานสบแตละหลกจะมเลขไดเกาคาคอ 0 ถง 9 ระบบ

เลขฐานสบ แตละหลกจะมคาเวจตเปนคาสบยกกาลงของหลกนน ระบบเลขฐานสองกเชนเดยวกน

จะมฐานของเลขฐานสอง (Base 2 System) การหาคาเวจตในแตละหลกจะหาไดจากคายกกาลงสอง

ของหลกนน ๆ

ถาตองการแปลงเลขฐานสองเปนเลขฐานสบกสามารถทาได เชนถาแปลงเลข 101101 เปน

เลขฐานสบสามารถทาไดดงน

(1x2)5+ (0x2)4+ (1x2)3+ (1x2)2+ (0x2)1+ (1x2)0 = 44

ตวเลขฐานสอง 101101 จะมคาเทากบ 44 ในระบบเลขฐานสบ

ใน ระบบเลขฐานสองก จะมทศนยมเชนเดยวกบระบบเลขฐานสบ ซงเรยกวาไบนารพอยต

(Binary Point) โดยจะมเครองหมายจดเพอแบงตวเลขจานวนเตมกบเลขทศนยมออกจากกน คาเวจต

ของเลขทศนยมแตละหลกจากซายไปขวาจะเปนดงน 1/2, 1/4, 1/8, 1/16........ไปเรอย ๆ หรออาจจะ

เขยนเปนเลขยกกาลงคาลบกได

Page 10: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

ตารางท 2.3 คาของ 2 ยกกาลงตาง ๆ เปนเลขฐานสบ

ฐานสอง ฐานสบ

20 1

21 2

22 4

23 8

24 16

25 32

26 64

27 128

28 256

29 512

210 1024

ตารางท 2.4 เลขยกกาลงคาลบในเลขฐานสอง

ฐานสอง ฐานสบ

2-1 0.5

2-2 0.25

2-3 0.125

2-4 0.0625

2-5 0.03125

2-6 0.015625

คาของ 2 ยกกาลงคาลบ เปนเลขฐานสบ

ในระบบเลขฐานสบนนแตละหลกจะเรยกวาหลก แตถาเปนระบบเลขฐานสอง แตละหลก

จะเรยกวาบต (Bit) คาวาบต (Bit) ยอมาจาก Binary Digit ถาในงานดจตอลอเลกทรอนกสจะพบคา

วา “Bit” บอยมากในแตละหลกของเลขฐานสอง หลกซงมคาเวจตต า ทสดซงอยทางดานขวาสด นน

จะเรยกวาบตทมความสาคญตาสด (LSB: Least Significant Bit) สาหรบดานทอยซายสด นนจะมคา

เวจตสงสดเรยกวา บตทมความสาคญสงสด (MSB: Most Significant Bit) แตถาใชในระบบ

Page 11: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

เลขฐานสบจะเรยกวา LSD (Least Significant Digit) และ MSD (Most Significant Digit) ในระบบ

ดจตอลในบางครงเราจะเหนเขยนวา MSD, LSD กากบเอาไวดวย

รปท 2.4 MSB และ LSB

2.5.2 ระบบเลขฐานสบ (Decimal)

ระบบเลขฐานสบ (Decimal) จะมตวเลขทไมซ ากนอยท งหมด 10 ตวคอ 0 1 2 3 4 5 6 7 8 9

หรอเรยกอกอยางหนงคอ BCD Code อนนคงไมตองกลาวอะไรมากเพราะอยใ ชชวตประจาวนอย

แลว

2.5.3 ระบบเลขฐานสบหก (Hexadecimal)

ระบบเลขฐานสบหก ( Hexadecimal) ฐานของมนจะมคาเปน 16 ซงจะมตวเลขทไมซ ากน

อยทงหมด 16 ตว คอ 0 1 2 3 4 5 6 7 8 9 A B C D E F (ตวอกษร 6 ตว แทน ตวเลข 10 –

15 ตามลาดบ)

ในงานดานอเลกทรอนกสและคอมพวเตอร นน ตวเลขทใชในการประมวลผล สวนใหญจะ

เปนเลขฐานสอง แตถาตวเลขมคามากจะทาใหเลขฐานสองมหลายหลก จงจะใชเลขฐานสบหกแทน

เลขฐานสอง แลวจะมการแปลงเลขฐานสบหกเปนเลขฐานสองอกทหนงเลขฐานสบหกนนจะนยม

ใชมากในคอมพวเตอร ถาหากไบนารทใชในระบบคอมพวเตอรเปนแบบ 8 บต ซงแทนเลขฐานสบ

หกไดตงแต 0 ถง 255 แตสามารถแทนดวยเลขฐานสบหกเพยงสองหลกเทานนถาหากเราม

เลขฐานสบ 99,999,999 ถาเขยนแทนดวยเลขไบนารจะตองใชหลายบต แตถาเขยนเเทนดวย

เลขฐานสบหกจะใชเพยงไมกหลก

คาสบหกสามารถ เขยนแทนไดดวยสองยกกาลงสหรอ 16 = 24 ดงนนเลขฐานสบหกจง

สามารถเขยนแทนดวยเลขฐานสองไดสบต โดยมคาตงแต 0000 ถง 1111 หรอแทนดวยอกษร 0 ถง

F ความความสมพนธระหวางเลขฐานสอง ฐานสบ และฐานสบหกแสดง ไวในตารางความสมพนธ

ของลข BIN, BCD และ HEX

Page 12: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

การแปลงเลขฐานสองเปนเลขฐานสบหก นนกสามารถทาไดโดยงาย โดยจดเลขฐานสอง

ตงแตบตแรกจนถงบตสดทายเปนกลม ๆ โดยจดกลมละ 4 บตและแทนคาดวยเลขฐานสบหกแตละ

คาใหสอดคลองกนตวอยางตอไปนจะเปน การแปลงเลขฐานสองเปนฐานสบหก

การแปลงเลข 10101011111101 เปนเลขฐานสบหกสามารถทาไดโดย การแบงกลม ๆ ละ 4

บต ดงน

0010 1010 1111 1101

จะเหนวาถาแบงเปนกลม ๆ ละ 4 บต จะมสองบตทจดกลมไมได กใหเตม 0 ไปในกลมนน

ใหครบ 4 บต จากนนแทนคาตวเลขแตละกลมดวยเลขฐานสบหก ดงน

2 A F D

ดงนนจะได 10101011111101 มคาเทากบ 2AFD

ใหจาไววาเลขฐานสบหกทเรามองเหนนนเปนการใชแทนเลขไบนารเพราะ CPU นนไม

สามารถประมวลผลเลขฐานสบหกได

ประเภทของขอมลเชน บต, ไบต, เวรด

ขอมลภายในพแอลซจะมคาจากดความทเรยกกนคอ บต (Bit), ไบต (Byte), เวรด (Word)

หลกการเรยกและความหมายของแตละคามดงน

1 Word = 2 Byte

1 Byte = 2 Digit

1 Digit = 4 Bit

256 กโลบต = (256 x 1000)/8 = 32,000 ไบต = 32 กโลไบต

Ex. หนวยความจา ขนาด 6 kWords ถาจะเปลยนหนวยเปน kB. จะไดเทาไร ?

1 Word = 2 ไบต

6 kWord = 2 x 6 x 1000 = 12,000 ไบต = 12 กโลไบต

2.6 ลอจกเกต (Logic Gate)

พแอลซ ทางานดวยหลกการของ Binary กคอ เปนอยางใดอยางหนงใน 2 สถานะ เชน สง

หรอตาปดหรอเปด "0" หรอ "1" จะใชเกตเปนสญลกณของวงจรทใชแทนลอจก ระบบทเรยกวา

พชคณตบลลนทใชแสดง

Page 13: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

อนพตและเอาทพต เกตพนฐานมดงน

2.6.1 อนเวอรเตอร (INVERTER-NOT)

อนเวอรเตอร เกตเปนเกตทม 1 อนพต 1 เอาทพท วงจรใหเอาทพ ททตรงขามกบ

อนพท เชน ถาอนพทเปน "0" เอาทพทจะเปน "1" ถาอนพทเปน "1" เอาทพทจะเปน 0

A Y

รปท 2.5 อนเวอรเตอร (INVERTER-NOT)

ตารางท 2.5 แสดงคาอนพทและเอาทพทของ INVERTER-NOT

A Y

0 1

1 0

2.6.2 แอนดเกต (AND Gate)

เปนเกตทมตงแตสองอนพ ทขนไป ม 1 เอาทพท วงจรใหเอาทพ ทเปน "1" เมอ

อนพททกตวมคาเปน "1" กรณอน ๆ เอาทพทจะมคาเปน "0"

AB Y

รปท 2.6 แอนดเกต (AND Gate)

Page 14: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

ตารางท 2.6 แสดงคาอนพทและเอาตพทของ AND Gate

A B Y

0 0 0

0 1 0

1 0 0

1 1 1

2.6.3 ออรเกต (OR Gate)

เปนเกตทมตงแตสองอนพ ทขนไป ม 1 เอาทพต วงจรใหเอาทพ ทเปน "1" เมอตว

ใดตวหนงมคาเปน "1" เมออนพททกตวมคาเทากบ "0" เอาทพทจะมคาเปน 0

AB Y

รปท 2.7 ออรเกต (OR Gate)

ตารางท 2.7 แสดงคาอนพทและเอาทพทของ OR Gate

A B Y

0 0 0

0 1 1

1 0 1

1 1 1

Page 15: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

2.6.4 แนนดเกต (NAND Gate)

เปนเกตทมตงแตสองอนพ ทขนไป มการทางานตรงขามกบ แอนดเกต (วงจรให

เอาทพทเปน "0" เมออนพททกตวมคาเปน "1" กรณอน ๆ คาเอาทพทจะมคาเปน "1")

AB Y

รปท 2.8 แนนดเกต (NAND Gate)

ตารางท 2.8 แสดงคาอนพทและเอาทพทของ NAND Gate

A B Y

0 0 0

0 1 1

1 0 1

1 1 0

2.6.5 นอรเกต (NOR Gate)

เปนเกตทมตงแตสองอนพทขนไป มการทางานตรงขามกบออรเกต (วงจรจะให

เอาทพทเปน "0" กตอเมออนพทตวใดตวหนงมคาเปน "1")

AB

Y

รปท 2.9 นอรเกต (NOR Gate)

Page 16: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

ตารางท 2.9 แสดงคาอนพทและเอาทพทของ NOR Gate

A B Y

0 0 1

0 1 0

1 0 0

1 1 0

2.6.6 เอกซคลซฟนอรเกต (X-NOR Gate)

เปนเกตทม 2 อนพท 1 เอาทพ ท วงจรใหเอาทพ ทเปน "1" เมออนพ ทมคา

เหมอนกนใหเอาทพทเปน "0" เมออนพทมคาตางกน

AB

Y

รปท 2.10 เอกซคลซฟนอรเกต (X-NOR Gate)

ตารางท 2.10 แสดงคาอนพทและเอาทพทของ X-NOR Gate

A B Y

0 0 1

0 1 0

1 0 0

1 1 1

2.6.7 เอกซคลซฟออรเกต (X-OR Gate)

เปนเกตทม 2 อนพท 1 เอาทพท วงจรใหเอาทพทเปน "1" เมออนพทมคาตางกน

ใหเอาทพทเปน "0" เมออนพทมคาเหมอนกน

Page 17: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

AB

Y

รปท 2.11 เอกซคลซฟออรเกต (X-OR Gate)

ตารางท 2.11 แสดงคาอนพทและเอาทพทของ X-OR Gate

A B Y

0 0 0

0 1 1

1 0 1

1 1 0

2.7 ภาษาทใชสาหรบพแอลซ

2.7.1 ภาษาแลดเดอร (Ladder Language)

ภาษาแลดเดอร จะประกอบดวยสญลกษณหนาสมผส ซงรปแบบจะมลกษณะคลาย

วงจรของรเลยจงทาใหการเขยนโป รแกรมดวยภาษาแลดเดอรจะมความสะดวกในการเขยนและ

ตรวจไดงายจงทาใหการเขยนแบบนเปนทนยม ระดบงานทใชควบคมจะมทงจากวงจรแบบธรรมดา

จนถงแบบซเควนซในลกษณะเปด -ปด ภาษาแลดเดอรจะเปนภาษาพนฐานทใชงานตงแต พแอลซ

ขนาดเลกเปนตนไป

2.7.2 ภาษาบลลน (Boolean Language)

ภาษาบลลนเปนภาษาทมไวสาหรบอธบายความสมพนธทางลอจก ทาให สามารถ

เขาใจงายภาษาบลลน จะสมพนธกบ AND, OR, และ NOT Gate สญญาณอนพทจะเขยนดวย

ตวอกษร A B C เปนตน ในสวนสญญาณทางเอาทพทนนจะแทนดวย Y และเครองหมายคณหรอ

จด หมายถง AND เครองหมายบวก หมายถง OR และขดขางบน หมายถง NOT

Page 18: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

ตารางสญลกษณของลอจกและสมการบลลน

ตารางท 2.12 ตารางสญลกษณของลอจกและสมการบลลน

สญลกษณลอจก คาอธบายลอจก สมการบลลน

AND Y เปน "1"

ถา A และ B เปน "1"

Y = A.B

หรอ

Y = AB

OR Y เปน "1"

ถา A หรอ B เปน "1"

Y = A+B

NOT Y เปน "1" ถา A เปน "0" Y เปน "0"ถา A เปน "1"

NOT AND Y เปน "1"

ถา A และ B เปน "0"

หรอ A หรอ B เปน "1"

หรอ ทง A และ B เปน "1"

Y = A.B

หรอ

Y = AB

และ

Y = A+B

NOT OR Y เปน "1"

ถา A และ B เปน "0"

Y = A+B

2.7.3 ภาษาสเตจ (Stage)

ภาษาสเตจ นเปนภาษาท ถกพฒนาขนโดยบรษท Koyo Electronic ในป ค.ศ.1977 โดยท

ผออก แบบ วงจรไมจาเปนตองมความรเรองการออกแบบวงจรไฟฟา แตตองเขาใจขนตอนการ

ทางานของเครองจกรอยางลกซง ดงนนโปรแกรมทถกสรางใหทางานไดถกตองมา กนอยเพยงไรจง

ขนอยกบการเขาใจลาดบการทางานของเครองจกร ซงภาษาสเตจมขอดดงน

- ลดเวลาการออกแบบวงจรได 1 ใน 3 ถาเปรยบเทยบกบภาษาแลดเดอร

- ใหความแมนยาในการสงการทางานสง

- แกไขโปรแกรมระหวางขนตอนการทางานไดงาย

ภาษาสเตจประกอบดวยองคประกอบสาคญ 4 ประการ คอ

1. การกาหนดหมายเลขในสเตจ (Stage Number Registration, SG) จะตองไมซ ากนในหนง

โปรแกรมปกตแลวจะม 2 สถานะ คอ

Page 19: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

“ON” เมอถกเลอกใหทางานจากสเตจอน ๆ

“OFF” เมอมเงอนไขการทางาน หรอเงอนไขการเปลยนแปลงสเตจ หรอทเรยกวา

Jump Condition

2. Transaction เปนการกาหนดรายละเอยดของการทางาน หรอเอาทพทของสเตจ หรอ

กระบวนการทางานนน ๆ เอาทพทของสเตจหนง ๆ จะทางานเมอสเตจนนมสภาวะ “NO”

3. Jump Condition เปนการกาหนดเงอนไขหรออนพททจะทาใหมการเปลยนสเตจจากส

เตจททางานอยไปยงสเตจอน ๆ เมอเงอนไขหรออนพททเปนจรง จะทาใหสเตจนนกจะมสถานะ

เปน “OFF” และมผลทาใหเอาทพทของสเตจนนหยดการทางาน

4. Jump Destination หมายถง สเตจทถกเลอกหรอถกเปลยน จะมสถานะเปน “NO” เมอ

เงอนไขหรออนพทเปนจรง

Page 20: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

2.8 คาสงแลดเดอร

ตารางท 2.13 คาสงตาง ๆ ของแลดเดอร

คาสงพนฐาน

สญลกษณ คาสงแลดเดอร ชอ รายละเอยด

LD Load หนา Contact NO

ถาเรมบลอกจะใช LD AND And

OR Or

LD NOT Load Not หนา Contact NC

ถาเรมบลอกจะใช LD

NOT

AND NOT And Not

OR NOT Or Not

OUT Out Relay รเลยทางานแบบม

ไฟจายคอยลทางาน

OUT NOT Out Not Relay รเลยทางานแบบไมม

ไฟจายคอยลทางาน

KEEP

S

R

KEEP Keep Relay รเลยทางานคาง

สถานะกระตนแคครง

เดยว ขา S เซต ขา R ร

เซต

cntreset CNT

CNT Counter ตวนบขา CNT เปนขา

นบขารเซต เปนขาร

เซตคาสงสด 9999

TIM

TIM Timer ตวจบเวลา จบเวลา

สงสด 999.9

Page 21: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

2.8.1 ตวอยางการเขยนโปรแกรมคาสงบลลนจาก Ladder Diagram

- Ex.1 การสตารทมอเตอรโดยตรง

คาสง Ladder Diagram

X005 X006 X007

M301

Y001

รปท 2.12 Ladder Diagram ของวงจรการสตารทมอเตอรโดยตรง

คาสง บลลน

ตารางท 2.14 ตารางแสดงคาสงบลลนของวงจรการสตารทมอเตอรโดยตรง

Address Instruction Data

0 LD X005

1 AND NOT X006

2 AND NOT X007

3 OUT M301

4 OUT Y001

5 END -

2.9 อปกรณทใช

2.9.1 เบรกเกอร (Breaker)

เบรกเกอรเปนสว ทซเปด - ปดทใชในงานไฟฟาทว ๆ ไปแตมคณภาพทสงกวาเพราะวา

เบรกเกอรนอกจากจะทาหนาทเปนสว ทซเปด - ปดวงจรไฟฟาแลวยงสามารถควบคมและปองกน

กระแสไฟฟาเกนในวงจรและการลดวงจรทางานโดยอาศยความรอนและสนามแมเหลกไฟฟาเมอ

เบรกเกอรตดวงจรแลวมนยงสามารถใชงานไดอก

Page 22: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

รปท 2.13 เบรกเกอร (Breaker)

2.9.2 ไพลอต แลมป (Pilot Lamp)

หลอดไฟเลกทตดไวหนาแผง เปนหลอดสญญาณแสดงการดาเนนงานตาง ๆ หรอแสดงวา

สวนนนยงคงมกระแสไฟผาน เรยกไดอกชอวา "Pilot Light"

รปท 2.14 ไพลอต แลมป (Pilot Lamp)

2.9.3 ฟวส (Fuse)

เปนอปกรณนรภยชนดหนงทอยในเครองใชไฟฟาโดยจะปองกนการลดวงจร กนการใช

กระแสเกนในวงจรไฟฟา โดยจะหลอมละลาย และตดกระแสไฟออกจากวงจรเพอปองการอปกรณ

เสยหาย โดยฟวสจะเปนเสนลวดเลก ๆ ทาจากตะกวผสมดบก มจดหลอมเหลวทตา มหลายชนดให

เลอกใชตามความเหมาะสมของการใชงาน

Page 23: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

รปท 2.15 ฟวส (Fuse)

2.9.4 วงจรบรดจกระแสตรง (DC Bridge)

วงจรอเลกทรอนกสตาง ๆ จะตองใชแรงดนเลยงวงจรเปนแรงดนไฟตรง ( DC) โดยทาการ

แปลงแรงดนไฟสลบ (AC) ใหเปนแรงดนไฟตรง (DC) วงจรททาหนาทดงกลาวนเรยกวาวงจรเรกต

ไฟรเออร ( Rectifier Circuit) หรออาจเรยกวาวงจรเรยงกระแส อปกรณททาหนาทนคอไดโอด

ไดโอดทนยมนามาใชงานในวงจรเรกตไฟรเออรเปนไดโอดชนดซลกอน

การทางานของไดโอดเรกตไฟรเออรใชหลกการจายไบอสตรง และการจายไบอสกลบให

ตวไดโอด เพอทาใหไดโอดนากระแสและหยดนากระแสตามสภาวะไบอสทจายแรงดนทผานการ

เรกตไฟรเออรแลว ไดแรงดนออกมาเปนไฟตรงซกบวกหรอแรงดนไฟตรงซกลบ แรงดนไฟตรงจะ

ไดออกมาซกใดขนอยกบการจดวงจรไดโอดเรกตไฟรเออร ถาไดโอดจดใหขาแคโถด ( K) ออก

เอาตพตไดแรงดนซกบวกออกมา และถาไดโอดจดใหขาแอโนด ( A) ออกเอาตพตไดแรงดนซกลบ

ออกมา

รปท 2.16 วงจรบรดจกระแสตรง (DC Bridge)

2.9.5 โวลตมเตอร (Volt Meter)

เครองมอทใชวดความตางศกยระหวางจด 2 จด ในวงจรความตานทานภายในของเครอง

โวลตมเตอรมคาสง วธใชตองตอขนานกบวงจร เครองมอทใชวดคาความตางศกยในวงจรไฟฟา

คาทวดไดมหนวย โวลต

Page 24: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

รปท 2.17 โวลตมเตอร (Volt Meter)

2.9.6 แอมมเตอร (Am Meter)

เครองมอสาเรจรปทใชวดกระแสไฟฟาทไหลผานวงจร ความตานทานภายในของเครอง

แอมมเตอรมคานอยมาก วธใชตองตอแบบอนกรมกบวงจร มหนวยวด คอ แอมแปร

แอมมเตอร ( Ammeter) เปนมเตอรไฟตรงทสรางขนมาเพอใชวดกระแสไฟตรง โดย

ดดแปลงมาจาก ดารสนวาลมเตอร เพราะดารสนวาลมเตอรเปนมเตอรเบองตนทโครงสรางมเตอร

สวนของการรบกระแสจากภายนอกมเพยงขดลวดเคลอนททมขนาดของขดลวดเสนเลกจานวนรอบ

ขดลวดนอย ทาใหเมอนาไปวดกระแสไฟตรงสามารถวดกระแสไฟตรงไดในจานวนเลกนอย ไม

สะดวกในการนาไปใชงาน เพอใหการใชงานเกดความคลองตวและสามารถใชงานไดอยาง

กวางขวางเพมขน จงตองดดแปลงดารสนวาลมเตอรใหใชงานเปนแอมมเตอรไฟตรง วดกระแส

ไฟตรงไดสงขนดวยการเพมสวนประกอบของอปกรณเขาไปในวงจรมเตอรตอรวมใชงานกบดาร

สนวาลมเตอรชวยใหสามารถเพมแอมมเตอรไฟตรงใชงานไดเพมขน แบงออกเปนไมโครแอม

มเตอร (Microammeter) มลลแอมมเตอร (Milliammeter)

รปท 2.18 แอมมเตอร (Am Meter)

Page 25: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

2.9.7 รเลย (Relay)

รเลยเปนอปกรณอเลกทรอนกสทใชในการตด-ตอวงจรคลายกบสวตช โดยทวไปจะเปน

แบบ Electromagnetic Relay หรอเรยกวาแบบหนาสมผส ประกอบดวยชดหนาสมผส ( Contacts) ท

ตอกบแทงอารเมเจอร (Armature) และคอยล (Coil) ทถกพนดวยขดลวด เมอมการจายแรงดนไฟฟา

ใหกบคอยล (Energize) จะทาใหเกดสนามแมเหลกแทงอารเมเจอรทตอกบหนาสมผสจะถกดดทา

ใหหนาสมผสเปลยนการเชอมตอเปนตรงกนขาม กลาวคอ ปกตเปด (NO-Normally Open) เปนปด

หรอปกตปด (NC-Normally Closed) เปนเปด และเมอตดไฟทจายใหคอยล (De Energize) จะทาให

รเลยกลบสสถานะปกต กลาวคอ หนาสมผสตาง ๆ จะกลบสสภาวะแรกกอนการจายไฟดวยแรงจาก

สปรง

รปท 2.19 การทางานของรเลย

รปท 2.20 รเลย (Relay)

Page 26: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

2.10 มอเตอรไฟฟากระแสสลบชนด 3 เฟส

มอเตอรไฟฟากระแสสลบ 3 เฟส มขอดทความเรวรอบคงทเนองจากความเรวรอบจะขนอย

กบความถของแหลงกาเนดไฟฟากระแสสลบ ซงมราคาถก โครงสรางไมซบซอน สะดวกในการ

บารงรกษา เพราะไมมคอมมวเตเตอรและแปรงถานเหมอนมอเตอรไฟฟากระแสตรง

มอเตอรไฟฟากระแสสลบ 3 เฟส สามารถแบงออกตามโครงสรางและหลกการทางาน ของ

มอเตอรได 2 แบบคอ

1. มอเตอรไฟฟากระแสสลบ 3 เฟส แบบอนดกชน (3 Phase Induction Motor)

2. มอเตอรไฟฟากระแสสลบ 3 เฟส แบบซงโครนส (3 Phase Synchronous Motor)

2.10.1 มอเตอรไฟฟากระแสสลบ 3 เฟส แบบอนดกชน (3 Phase Induction Motor)

หลกการทางานของอนดกชนมอเตอร เมอจายไฟฟา กระแส สลบ 3 เฟสใหท

ขดลวดทง 3 ของตวสเตเตอรจะเกดสนามแมเหลกหมนรอบ ๆ ตวสเตเตอรทาใหตวหมน (โรเตอร)

จะไดรบการเหนยวนา ทาใหเกดขวแมเหลกทตวโรเตอร และขวแมเหลกนจะดงดดสนามแมเหลกท

หมนอย รอบ ๆ แกนแมเหลกนน ทาใหมอเตอรของอนดกชนมอเตอรหมนไปได ความเรวของ

สนามแมเหลกหมนทตวสเตเตอรนจะคงทตามความถของไฟฟ ากระแสสลบ ดงนน โรเตอรของอน

ดกชนมอเตอรนจงหมนตามสนามแมเหลกดงกลาวดวยความเรวเทากบความเรวของสนามแมเหลก

โดยอนดกชนมอเตอรม 2 แบบ ซงแบงตามลกษณะของตวหมนคอ

- อนดกชนมอเตอรทมโรเตอรแบบกรงกระรอก (Squirrel Cage Induction

Motor)

อนดกชนมอเตอรแบบน จะมโรเตอรทใหกาลงแรงมาตาเมอเทยบกบมอเตอรแบบ

อนๆ แตกจะมขอดคอจะมความเรวรอบการทางานคงทใ นโหลดทมขนาดตาง ๆ กน และในการ

บารงรกษามอเตอรแบบนไมยงยาก จงเปนทนยมใชอยางแพรหลาย

Page 27: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

รปท 2.21 อนดกชนมอเตอรทมโรเตอรแบบกรงกระรอก (Squirrel Cage Induction Motor)

รปท 2.22 โรเตอรแบบกรงกระรอก (Squirrel Cage Rotor)

Page 28: ทฤษฎีและหลักการresearch-system.siam.edu/images/coop/DESIGN_AND...บทท 2 ทฤษฎ และหล กการ 2.1 พ แอลซ PLC ย อมาจากค

- อนดกชนมอเตอรทมโรเตอรแบบขดลวด (Wound Rotor Induction Motor)

อนดกชนมอเตอรชนดนตวโรเตอรจะทาจากเหลกแผนบาง ๆ อดซอนกนเปนตว

ทนคลาย ๆ อารเมเจอรของมอเตอรไฟฟากระแสตรงมรองสาหรบวางขดลวดของตวโรเตอรเปน

ขดลวด 3 ชดสาหรบสรางขวแมเหลก 3 เฟสเชนกนปลายของขดลวดทง 3 ชดตอกบสปรง (Slip

Ring) จานวน 3 อนสาหรบเปนทางใหกระแสไฟฟาครบวงจรทง 3 เฟสการทางานของอนดกชน

มอเตอร เมอจายไฟฟาสลบ 3 เฟสใหทขดลวดทง 3 ของตวสเตเตอรจะเกดสนามแมเหลก

หมนรอบๆ ตวสเตเตอรทาใหตวหมน (โรเตอร) ไดรบการเหนยวนาทาใหเกดขวแมเหลกทตวโร

เตอรและขวแมเหลกนจะพยายามดงดดกบสนามแมเหลกทหมนอยรอบๆ ทาใหมอเตอรของอน

ดกชนมอเตอรหมนไปไดความเรวของสนามแมเหลกหมนทตวสเตเตอรนจะคงทตามความถของ

ไฟฟากระแสสลบดงนนโรเตอรของอนดกชนของมอเตอรจงหมนตามสนามหมนดงกลาวไปดวย

ความเรวเทากบความเรวของสนามแมเหลกหมน

รปท 2.23 สเตเตอรของอนดกชนมอเตอรทมโรเตอรแบบขดลวด

(StatorWound Rotor Induction Motor)

รปท 2.24 อนดกชนมอเตอรทมโรเตอรแบบขดลวด (Wound Rotor Induction Motor)