Introdução ao Enhanced PIC16

© 2009 Microchip Technology Incorporated. All Rights Reserved. 1303 ECA Slide 1

ENH

Introdução ao Enhanced PIC16


Agenda

� Introdução ao PIC16F1XXX� Migração para o PIC16F1XXX� Novas maneiras de codificar� Capacidades avançadas


Agenda

� O que é o PIC16F193X?� Baixo consumo� Melhorias nos Periféricos

• Digital• Analógico• Interface Humana

� Resumo� Recursos Adicionais


Introdução ao PIC16F1XXX

� Visão Geral� Mapa de Memória� Novas Instruções� Caracteristícas de Endereçamento

Indireto Melhoradas


Mapa da Familia de MCU’s PIC®

PIC10/12PIC10/12(12(12--bit instruction word)bit instruction word)

PIC16PIC16(14(14--bit instruction word)bit instruction word)

PIC18PIC18

PIC24PIC24

dsPICdsPIC®® DSCDSC

PIC32PIC32

Mem

oria

/Des

empe

nho

Mem

oria

/Des

empe

nho

PrePreççoo

EnhancedEnhancedPIC16PIC16

(14(14--bit instruction word)bit instruction word)


Objetivos para o PIC16 Melhorado

� Aumentar o tamanho máximo de memória� Aumentar o espaço para periféricos.� Aumentar o tamanho máximo de memória

de dados.� Melhora do atual método de paginação da

ROM / troca de bancos de RAM.� Melhora na eficiência do código em ‘C’.� Minimizar a dificuldade de migração.


Diagrama de BlocosPIC16F193x/194x

LCD DriveUp to 184 Segments

mTouchCapacitive

Sensing Module

10-bit ADCUp to 17 channels

ComparatorsUp to 3x

Capture/Compare/PWM

2x Standard3x Enhanced

CommunicationsUp to 2x (MI2C, SPI, EUSART)

Reliable Low Power Operation

Program MemoryUp to 28KB

(16K Instructions)

CPU14-bit Instruction

49 Total Instructions• (2) 16-bit File Select Registers

• Interrupt Context Save

16 Level Stack &Program Counter

• Reset Capabilities

Data Memory Up to 1KB

• Enhanced Indirect Addressing

Internal Oscillator32 MHz

Data EEPROM 256B


Familia PIC16F193x/194x

4/1

4/1

4/1

4/1

4/1

4/1

4/1

4/1

Timers8b/16b

3/2

3/2

3/2

3/2

3/2

3/2

3/2

3/2

ECCP/CCP

2xUART, 2xI2C, 2xSPI

2xUART, 2xI2C, 2xSPI

UART, I2C, SPI

UART, I2C, SPI

UART, I2C, SPI

UART, I2C, SPI

UART, I2C, SPI

UART, I2C, SPI

COMMS

17

17

14

11

14

11

14

11

10b ADC

184

184

96

60

96

60

96

60

LCD

642565128KPIC16F1946

642561K16KPIC16F1947

40/442565128KPIC16F1937

282561K16KPIC16F1938

40/442561K16KPIC16F1939

282565128KPIC16F1936

40/442562564KPIC16F1934

282562564KPIC16F1933

PINSDataEE

(Bytes)RAM (Bytes)

FLASH (Words)Device

‘F’ – 1.8V-5.5V ‘LF’ – 1.8V-3.6V


Comparação entre o PIC16XXX e o PIC16F1XXX

Antes� CPU RISC de alto desempenho:� Somente 35 instruções

� Todas intruções de 1-ciclo exceto“branches”

� Velocidade de Operação:� DC – 20 MHz do oscilador/clock� DC – 200 ns ciclo de instrução

� Capacidade de interrupção� Pilha por hardware de 8-níveis� Modos de endereçamento Direto,

Indireto e Relativo

Novo� CPU RISC de alto desempenho :� Somente 49 instruções

� Todas intruções de 1-ciclo exceto“branches”

� Operating speed:� DC – 32 MHz do oscilador/clock� DC – 125 ns ciclo de instrução

� Capacidade de interrupção com salvamento de contextoautomático

� Pilha por hardware de 16-níveis com reset poroverflow/underflow

� Modos de endereçamento Direto, Indireto e Relativo� Dois Registradores de seleção de

arquivo (FSRs) completos 16-bit� FSRs leêm a memória de

Programa e de Dados.


Comparação Rápida

Todos os dispositivos via instruções TABLRD.

Todos dispositivos via ou FSR. Todos via

interface c/ EEPROM.

Todos dispositivosvia RETLW. Alguns via

interface EEPROM.

Leitura daMemória de Programa

1Salvamento contexto HW.

16with over/under flow

reset.

49

2 Pode acessar a Memória

de Programa.

32Kx1416K é hoje o maior

dispositivo.

2496 / 316

PIC16 Melhorado

2Salvamento contexto HW opcinal

1Interrupções

31with over/under flow reset.

8Pilha

75 83 including the optional

extended instructions.

35No. de Instruções

31FSRs

1Mx168Kx14Max Programa

4096/159+Mais se os SFRs estão for a do

access bank.

336 / 110Max GPR/SFR

PIC18PIC16


Novo Mapa da Memória de Dados

� 32 bancos de registradores� 15 bancos estão reservados para uso futuro

O mapa de memória está simplificado:� Ultimos 16 bytes de cada banco são comuns� Primeiros 12 bytes de cada banco são para os

registradores da CPU� Os SFRs estão localizados no endereços 12-31

Novas funcionalidades� W está mapeado no “wreg”� Bancos 16-30 estão reservado para futura “diversão”� Banco 31 têm funções avançadas


Mapa da Memória de Dados

GPR80 Bytes

Memória Comum (16 bytes)

12 SFRs de nucleo comum (CORE)

Banco 31FunçõesEspeciais

Acesso à pilha&

Registradoresde Debug

20SFRs

GPR80 Bytes

20SFRs

GPR80 Bytes

20SFRs

GPR80 Bytes

20SFRs

GPR80 Bytes

20SFRs

GPR80 Bytes

20SFRs

Banco

s 6-30

Banco 0 Banco 1 Banco 2 Banco 3 Banco 4 Banco 5 Banco 310x000

0x00B0x00C

0x01F0x020

0x06F0x070

0x07F


Registradores de núcleoComum

0x0B

0x0A

0x090x080x070x060x050x040x030x020x010x00

Ender.

Registrador de controle de interrupçãoINTCON

Latch do Contador de Programa parte AltaPCLATH

Registrador de TrabalhoWREGBSR – Registro de seleção de bancoBSR“File Select Register” 1 Byte AltoFSR1 High“File Select Register” 1 Byte BaixoFSR1 Low“File Select Register” 0 Byte AltoFSR0 High“File Select Register” 0 Byte BaixoFSR0 LowRegistrador de StatusSTATUSContador de Programa parte BaixaPCLRegistrador Indireto 1INDF1Registrador Indireto 0INDF0FunçãoRegistradorSalvoNovo


IRPIRP CCDCDCTOTO ZZPDPD

Chaveamento de Banco de Memória

� Os dispositivos antigos faziam a troca via bitisRP0 e RP1 no Registrador de Status

� Estes Bits NÃO EXISTEM MAIS!!!� Agora o registrador BSR que gerencia a troca.� A nova instrução MOVLB seleciona o banco em

uma instrução

0101 10100000 1111

RP1RP1RP0RP0 -- -- CCDCDCTOTO ZZ-- PDPD

-- -- 002244 11-- 33

STATUSSTATUS

BSRBSR

ANTIGOANTIGO NOVONOVO

11 2200 33 44 3131


Memória de Programa

� Memória de Programa extendida para 16 páginas de 2 kbytes

� Paginação simplificada com a instruçãoMOVLP

66 55 001144 2277 33-- -- 88991212 1010-- 1111

PCLATHPCLATH PCLPCL

66 55 001144 2277 3388991010 GOTO/CALLGOTO/CALL

66 55 001144 2277 33889910101212 1111 ProgramProgramCounterCounter

1414 1313

1414 1313

66 55 001144 2233 MOVLPMOVLP


Novo FSR

� 2 FSRs de 16-bit� Os FSRs podem

acessar todos osregistros e memória de programa

� Novos FSRs sãoum ponteiro de dados para toda a memória

� FSRs sãosuportados pornovas instruções

SFRsSFRs&&

GPRsGPRs

RESERVADORESERVADO

PROGRAMPROGRAMMEMORYMEMORY

0x00000x0000

0x0FFF0x0FFF

0x10000x1000

0x7FFF0x7FFF

0x80000x8000

0xFFFF0xFFFF

0x00000x0000

0x7FFF0x7FFF

FSR FSR EndereEndereççaa::

EndereEndereççadoadopelopeloProgram Program Counter Counter AddressesAddresses

EndereEndereççadoadovia BSR + via BSR + File RegisterFile Register

0x00000x0000

0x0FFF0x0FFF

FSR FSR EndereEndereççaa::

RegiãoRegião Linear GPRLinear GPR

Acess

ado

Acess

ado

somen

te

somen

tepelopelo

FSRFSR0x29FF0x29FF

0x3A000x3A00

RESERVADORESERVADO0x1FFF0x1FFF

0x20000x2000


Região GPR Linear

� Aloca os 80 byte dos blocos GPR em um array linear� Mantém as operações com FSR dentro da área dos GPR� Permite grandes Pillhas, arrays, buffers, etc.� Acesso feito via os FSR e uma segunda faixa de endereços

Memória Comum (16 bytes)

Banco 31Funções Especiais

Acesso à pilha&

Registradoresde Debug

20SFRs

20SFRs

20SFRs

20SFRs

20SFRs

20SFRs

Banco

s 6-30

12 SFRs de nucleo comum (CORE)

BANCO 0GPR

80 Bytes

BANCO 1GPR

80 Bytes

BANCO 2GPR

80 Bytes

BANCO 3GPR

80 Bytes

BANCO 4GPR

80 Bytes

BANCO 5GPR

80 Bytes

0x20000x2000

0x204F0x204F

0x20500x2050

0x20A00x20A0

0x209F0x209F

0x20EF0x20EF0x20F00x20F0

0x213F0x213F0x21400x2140

0x218F0x218F

BANCO 0BANCO 0

BANCO 1BANCO 1

BANCO 2BANCO 2

BANCO 3BANCO 3

BANCO 4BANCO 4

0x21900x2190

0x21DF0x21DFBANCO 5BANCO 5

FSRFSRAddressesAddresses


Salvamento Rápido de Contexto

� Interrupções automaticamente salvam o contexto� W� STATUS� BSR� FSRs� PCLATH

� RETFIE automaticamente retorna o contexto

� Não se pode desabilitar o salvamento do contexto� Existe um “work around” p/ retorno do contexto


Pilha

� 16 Entradas de Pilha� Reset por

Over/Underflow (opcional)

� Acesso à Pilha do Usuario/ICD no Banco 31� Leitura/Escrita na pilha

no Banco 31� Útil para RTOS ou

“Safety Critical Debugging”

00112233445566778899101011111212131314141515


Modo de Reset por Pilha

� O bit de configuração STRVEN (stack reset violation enable) habilita o modo de reset por pilha

� Quando o Modo de Reset por Pilha está ativo:� Um Return com a pilha vazia causa um reset� Um Call ou interrupção coma a pilha cheia causa um

reset� Ler o topo da pilha quando a mesma esta vazia returna

0


Modo Normal

� A pilha funciona exatamente como nosdispositivos antigos, além de mais as seguintes caracteristicas:

� 16 níveis de pilha.� Acesso a pilha via STKPTR & TOSH/TOSL


Novas Instruções� ADDWFC – Add W+F with Carry� SUBWFB – Subtract F-W with Borrow� LSLF – Logical Shift Left� LSRF – Logical Shift Right� ASRF – Arithmetic Shift Right� MOVLP – Move Literal to PCLATH� MOVLB – Move Literal to BSR� BRA – Branch Relative (signed)� BRW – Branch PC + W (unsigned)� CALLW – Call PCLATH:W� ADDFSR – Add Literal to FSRn (signed)� MOVIW – Move indirect to W� MOVWI – Move W to Indirect� RESET – Reset Hardware & Software


Aritmética com Carry

� ADDWFC� Soma com Carry

� SUBWFB� Subtrai com Borrow

� Operações de Literais com carry ou borrow nãosão suportadas


Novos Shifts Aritméticos

� LSLF, LSRF, ASRF� Logical Shift Left

� Shift Left, MSB goes to Carry, LSB is now Zero� This is the same as arithmetic shift left

� Logical Shift Right� Shift Right, MSB is now Zero, LSB goes to

Carry� Arithmetic Shift Right

� Shift Right, Sign extend on MSB, LSB goes to Carry


Paginação/Banking

� MOVLP� Coloca um literal de 7 bit no PCLATH

MOVLP HIGH LABEL� PAGESEL em 1 ciclo sem alterar o W� MOVLP + CALL/GOTO leva 3 ciclos e 2 instruções

porém acessa QUALQUER lugar na memória� MOVLB

� Coloca um literal de 5 bit no BSR� BANKSEL em 1 ciclo sem alterar o W para

QUALQUER banco� IRP, RP0, RP1 não são mais usados e portanto não

existem


Branching Relativo

� Branching permite que se elimine MAIORIA dos problemas de paging do código.

� BRA N� Sempre vai para PC + N� Faixa de -256 <= N <= 255� PC + N é realizado em 15 bit então não há problemas do paging.

� BRW� Sempre vai para PC + W (sem sinal)� Usado em acesso rápido a lookup tables e/ou Máquinas de Estado� PC + W é realizado em 15 bit então não há problemas do paging.

� CALLW� Call para PCLATH, W� Usado em acesso rápido a lookup tables e/ou Máquinas de Estado

e/ou Ponteiros de Funções� Acesso direto ao PCLATH:W


Instruções de suporte ao FSR

� Instrução ADDFSR� Soma um literal com sinal ao FSR

selecionado� Faixa do literal é -32 a +31

� MOVIW/MOVWI – Move Indirect to W e Move W to Indirect� Modos especiais

� Pre/Post Incremento� Pre/Post Decremento� Offset Relativo

� Mesma faixa que a ADDFSR


Sintaxe de MOVIW/MOVWI

� StandardMOVWI 0[INDF0]

� Pre IncrementMOVIW ++INDF0

� Post IncrementMOVWI INDF0++

� Pre DecrementMOVIW --INDF0

� Post DecrementMOVWI INDF0--

� OffsetMOVWI k[INDF0]-32 <= k <= 31


Funcionalidades adicionais

� Instrução RESET� Não é mais necessario o GOTO 0� Todos os periféricos são reiniciados� Versão de Software do reset por MCLR� Outro bit do PCON está disponível para indicar o

software reset

� Leitura e Escrita da Memória de Programa(PMR) estão em todos dispositivos com EEPROM

� Device/Revision ID, User ID e Config Words agora são possiveis de se ler pelo firmware


Demo 1

CRC Demo comSimulador MPLAB® SIM


Agenda

� Introdução ao PIC16F1XXX� Migração para o PIC16F1XXX� Novos truques de Software� Funcionalidades Avançadas


Migração

� Paginação� Banking� Interrupções� Memoria indireta


Paginação

� Use a macro PAGESEL, ou� Automaticamento use MOVLP

� Atualize todos os PCLATH no código� Tenha certeza de usar dados de 7 bit no

PCLATH

� Converta para branches relativos� Isto irá eliminar a maioria dos problemas

de paginação


PAGESEL

My_FunctionMy_Function

movlw 0x04movlw 0x04

movwf delay_cntrmovwf delay_cntr

My_function_loopMy_function_loop

decfsz delay_cntrdecfsz delay_cntr

goto My_function_loopgoto My_function_loop

returnreturn

MainMain

do lots of stuffdo lots of stuff

PAGESEL My_FunctionPAGESEL My_Function

call My_Functioncall My_Function

do lots of other stuffdo lots of other stuff

endend







returnreturn

MainMain


movlw high My_Function movlw high My_Function

movwf PCLATHmovwf PCLATH



endend







returnreturn

MainMain


movlp high My_Functionmovlp high My_Function



endend

My ASSEMBLY CodeMy ASSEMBLY Code PAGESEL MACRO PAGESEL MACRO PIC16PIC16

PAGESEL MACROPAGESEL MACROENHANCED PIC16ENHANCED PIC16


Banking

� Use a macro BANKSEL, ou� Automaticamente use o MOVLB

� Troque escritas ao STATUS porescritas ao BSR


BANKSEL

datadataVar1 res 1Var1 res 1Var2 res 1Var2 res 1Var3 res 1Var3 res 1

codecode

MainMaindo lots of stuffdo lots of stuffBANKSEL Var1BANKSEL Var1addwf Var1 addwf Var1 do lots of other stuffdo lots of other stuff

endend


codecode

MainMaindo lots of stuffdo lots of stuffbsf STATUS,RP0bsf STATUS,RP0bcf STATUS,RP1bcf STATUS,RP1addwf Var1 addwf Var1 do lots of other stuffdo lots of other stuff

endend


codecode

MainMaindo lots of stuffdo lots of stuffmovlb Var1 >> 7movlb Var1 >> 7addwf Var1 addwf Var1 do lots of other stuffdo lots of other stuff

endend

My ASSEMBLY CodeMy ASSEMBLY Code BANKSEL MACROBANKSEL MACROPIC16PIC16

BANKSEL MACROBANKSEL MACROENHANCED PIC16ENHANCED PIC16

EconomizaEconomiza 1 1 instruinstruççãoão

e e acessaacessa maismaisbancosbancos de de memmemóóriaria

SempreSempre funcionafunciona


Interrupções

� RETFIE funciona ligeiramentediferente

� Assegure-se que as interrupçõesnão passam parametros via W (prática ruim)

� Remover o software de salvar/restaurar contexto


Endereçamento Indireto

� Bit IRP “se foi”� Acesso a mais de 256 bytes requer

uma mudança para o registradorFSR<x>H

� O método mais rápido para alterar o FSR<x>H precisa modificar o W

� BANKISEL executar multiplos BCFse BSFs


Resumo da Migração

� Migrar para o PIC16F1XXX é umatarefa simples.

� Migrar do PIC16F1XXX para a familiaantiga pode ser dificil.

� Usar as macros BANKSEL e PAGESEL irá ser de grande ajuda!


Agenda

� Introdução ao PIC16F1XXX� Migração para o PIC16F1XXX� Novos truques de Software� Funcionalidades Avançadas


Novos truques de Software

� Branching relativo� Table Reads� Aritmética de 16-bit� Tecnicas Robustas


Relative Branches







returnreturn






bra My_function_loopbra My_function_loop

returnreturn

MainMain

fazfaz um um montemonte de de coisascoisas

PAGESEL My_FunctionPAGESEL My_Function


fazfaz maismais um um montemonte de de outrasoutras coisascoisas

endend

ORIGINAL ASSEMBLY CodeORIGINAL ASSEMBLY Code NEW ASSEMBLYNEW ASSEMBLYENHANCED PIC16ENHANCED PIC16

FimFim de de paginapagina nestenestepontoponto iriráá forforççarar a a

necessidadenecessidade de um de um PAGESELPAGESEL

ememMy_function_loopMy_function_loop

Branch Branch relativorelativofazfaz esteeste ccóódigodigo

SEMPRE SEMPRE fucionarfucionar semsemproblemasproblemas de de

paginapaginaççãoão..

SemSem suportesuporte a a call call CALLCALLrelativorelativo..

CALLW CALLW nãonão éérelativorelativo..MainMain


Additional CodeAdditional Code

PAGESEL My_FunctionPAGESEL My_Functioncall My_Functioncall My_Functiondo lots of other stuffdo lots of other stuff


Table Reads

� O PIC16F1XXX têm novosmétodos de acesso a tabelas naROM� FSR� Branch Relativo


Tabelas usando FSR

� Setup Longo The_CODE

movlw high Table_start

movwf FSR0H

movlw low Table_start

movwf FSR0L

movlw 3

addwf FSR0L

movf INDF0,w

Table_start

DT 3,4,5,6,7,8,9


Tabelas de chamada rápida

� Este código retorna uma constantede uma tabela alinhada em umavizinhança de 256 words

The_CODE

movlp high Table_start

movlw 3

callw

Table_start

DT 3,4,5,6,7,8,9

Table_Function


movwf PCLATH

movlw 3

movwf PCL

Table_start

DT 3,4,5,6,7,8,9


Mais Tabelas rápidas� Returna uma constante de uma tabela� SEM problemas de alinhamento� O inicio da tabela pode ser QUALQUER LUGAR

The_CODE

movlp high Table_start

movlw 3

brw

Table_start

DT 3,4,5,6,7,8,9

The_CODE


movwf PCLATH

movlw low Table_start

addwf 3

btfss STATUS,C

incf PCLATH,f

movwf PCL

Table_start

DT 3,4,5,6,7,8,9


Aritmética de 16-bit

� Suporte ao carry acelera a a matemática de 16-bitmovf val_a_l, W

addwf val_b_l, F

btfsc STATUS, C

incf val_b_h, F

movf val_a_h, W

addwf val_b_h, F

movf val_a_l, W

addwf val_b_l, F

movf val_a_h, W

addwfc val_b_h, F


Técnicas de Robustez

� Instrução RESET � Reset por Stack over/underflow


Agenda

� Introdução ao PIC16F1XXX� Migração para o PIC16F1XXX� Novos truques de Software� Tópicos avançados


Tópicos avançados

� Acesso à Pilha (Stack)� Acesso às “Sombras” do

Contexto� Leitura do Device ID� Multitasking Preemptivo� Diagnóstico de Erros


Acesso a Pilha (Stack)

� A Pilha está disponível através dos registradores TOS e STKPTR

� STKPTR é o valor atual do stack pointer

� TOS aponta para o TOPO da Pilha� Ambos os registradores são de

escrita e leitura� TOS está dividido em TOSH e TOSL

devido ao tamanho de 15-bit do PC


Acesso à Pilha

� O STKPTR sempre indica a posição atual da pilha

� TOSH,TOSL é a pilha naposição mostrada porSTKPTR

� Alterando o STKPTR irámover os TOSH,TOSL

� STKPTR é de 5 bits

NNíívelvel 1515NNíívelvel 1414NNíívelvel 1313NNíívelvel 1212NNíívelvel 1111NNíívelvel 1010NNíívelvel 99NNíívelvel 88NNíívelvel 77NNíívelvel 66

NNíívelvel 44NNíívelvel 33NNíívelvel 22NNíívelvel 11NNíívelvel 00

55

PILHAPILHA

NNíívelvel 55 TOSH, TOSLTOSH, TOSL

STKPTRSTKPTR


Acesso às “sombras” de salvamento de contexto

� Os registradores de salvamento de contexto de interrupção são de lidos/escritos no Bank 31

PCLATH_SHADPCLATH

WREG_SHADWREG

BSR_SHADBSR

FSR1H_SHADFSR1 High

FSR1L_SHADFSR1 Low

FSR0H_SHADFSR0 High

FSR0L_SHADFSR0 Low

STATUS_SHADSTATUS


Device ID

� Certos registradores na memoriade configuração agora sãoacessíveis atraves da interface da EEProm

� O User ID, Device/Revision ID e as palavras de configuraçãopodem ser lidas (MAS NÃO ESCRITAS) pelo firmware


Multitasking Preemptivo

� Acesso a Pilha e às “sombras”permite a uma interrupção trocaruma tarefa atual por umasegunda tarefa

� Isto permite programação de RTOS para estes dispositivos


Diagnóstico de Erros

� Acesso a Pilha e às “sombras”tambem permite uma auto-verificação mais extensiva

� A Verificação da Pilha é criticapara alguma aplicações de segurança


PIC16F1937

� Nosso primeiro dispositivosuperset que implementa o Enhanced Core

� Outros dispositivos:� PIC16F193X & PIC16F194X – Mais

pinos, Maior memoria , maisperiféricos, etc.

� PIC16F182X – menor pinagem, até8-pins para o PIC12F1822


DFT Demo

� Aplicação similar disponível no Starter Kit do PIC18F4XK20


Recursos adicionais

� Classe 1304 ECP� Uma introdução ao periféricos usados no

PIC16F1937 Enhanced Core

� DS41364A� Data Sheet do PIC16F1937

� DS41375A� PIC1XF1XXX Software Migration

Document


Principais PeriféricosMelhorados


Objetivos

Você terá um entendimento geral sobre:

� As melhorias que foram feitas no PIC16F193X

� Como estas melhorias podemaperfeiçoar aplicações existentes oufuturas


O que é o PIC16F193X?



PIC16F91XEE, nW,

2xComp, LCD8x10-bit ADC

I2C™/SPI, AUSART2xCCP

PIC16F91XPIC16F91XEE, nW,EE, nW,

2xComp, LCD2xComp, LCD8x108x10--bit ADCbit ADC

II22CC™™/SPI, AUSART/SPI, AUSART2xCCP2xCCP

PIC16F88XEE, Self-Write, nW,

2xComp, 14x10-bit ADC

MI2C/SPI, EUSARTECCP, CCP

PIC16F88XPIC16F88XEE, SelfEE, Self--Write, nW,Write, nW,

2xComp, 2xComp, 14x1014x10--bit ADCbit ADC

MIMI22C/SPI, EUSARTC/SPI, EUSARTECCP, CCPECCP, CCP

PIC16F72XnW,

14x10-bit ADCMI2C/SPI, USART

CSM

PIC16F72XPIC16F72XnW,nW,

14x1014x10--bit ADCbit ADCMIMI22C/SPI, USARTC/SPI, USART

CSMCSM

LCD Propósito Geral Sensor Capacitivo



PIC16F91XEE, nW,


I2C™/SPI, AUSART2xCCP



II22CC™™/SPI, AUSART/SPI, AUSART2xCCP2xCCP







PIC16F72XnW,


CSM



CSMCSM

A Maior mémoria e periféricos disponíveisUsando a arquitetura anterior

LCD Propósito Geral Sensor Capacitivo


O que é PIC16F193X?

PIC16F91XEE, nW,


I2C/SPI, AUSART2xCCP



II22C/SPI, AUSARTC/SPI, AUSART2xCCP2xCCP

LCD







General Purpose

PIC16F193X/LF193XEE, Self-Write, nW,2xComp, LCD, CSM

14x10-bit ADC,MI2C/SPI, EUSART3xECCP, 2xCCP,Timers Adicionais

PIC16F193X/LF193XPIC16F193X/LF193XEE, SelfEE, Self--Write, Write, nWnW,,2xComp, 2xComp, LCD, CSMLCD, CSM

14x1014x10--bit ADCbit ADC,,MIMI22C/SPI, EUSARTC/SPI, EUSART3xECCP, 2xCCP,3xECCP, 2xCCP,Timers Timers AdicionaisAdicionais

Propósito GeralControle de MotorSensor Capacitivo

PIC16F72XnW,


CSM



CSMCSM

Sensor Capacitivo

� Apresentando a Arquitetura Mid-range Melhorada�Memoria expandida

�Programa: até 16K instruções

�Dados: até 1024 bytes

�Operação mais rápida�Até 32 MHz com o PLL


Baixo ConsumoTecnologia nanoWatt XLP para EXTREMO baixo consumo


O que é a TecnologiananoWatt XLP?

� O padrão da Microchip’s para baixoconsumo e baixa corrente

<800nACorrente do Watchdog Timer

<100nACorrente em SLEEP Mode

RequisitosnanoWatt XLP

500nA

60nA

PIC16LF193X @1.8V, 32 kHz

<800nACurrente do Osciladordo Timer1

600nA


Colocando tudo junto

Modo SLEEP

ATIVO

Energia MédiaPIC16LF1937

Energia MédiaPIC16F917

ATIVO

Consumo médio de energia~ VDD x (IAtivo x tAtivo+ ISLEEP x tSLEEP)

tempo

Cor

rent

e


Código ExecutaMais Rápido

ATIVO



ATIVO

Consumo médio de energia

~ VDD x (IAtivo x tAtivo+ ISLEEP x tSLEEP)

Colocando tudo juntoC

orre

nte

Modo SLEEP

tempo




Aumento do tempodormindo




orre

nte

Modo SLEEP

tempo


Modo SLEEP


Energia MédiaPIC16F917 Corrente

em SLEEPreduzida

SLEEP

CorrenteAtiva

reduzida




orre

nte

tempo


Mais Relações de Baixoconsumo

� Correntes do Oscilador do Timer1:� Operação a 1.8 V �Não pode operar, 600

nA� Operação a 3.0 V � 4 µµµµA abaixou p/ 1.8 µµµµA

� Corrente do Brown-Out Reset (BOR):� Operação a 3.0V � 42 µµµµA abaixou p/ 7.5 µµµµA� Operação a 5.0V � 85 µµµµA abaixou p/ 67 µµµµA

PIC16F917 PIC16LF1937


Melhorias nosperiféricos


Peripheral Enhancements

Periféricos

Digital

� Timer1� ECCP/CCP

� Ref. Tensão Fixa� DAC� Comparadores� Latch SR� ADC

Interface Humana

� LCD� Sensor Cap.

Analógico


Digital


Módulo do Timer1


Timer1 Module with Gate Control

DQ

EN

Fonte doGate Control

Fonte doGate Control 3 Componente

Principais:

1. Reg. timer/counter de 16-bit.

2. Fonte de Clock

3. Fonte do Gate Control

TMR1H TMR1L

16-bit Timer1 Result

TMR1H TMR1L

Resultado de 16-bit Timer1

Clock SourceClock SourceFonte de ClockFonte de Clock


Fonte de Clock do Timer1

TMR1H TMR1L


DQ

EN


Prescaler1, 2, 4, 8

OsciladorCap. SenseOscilador

Cap. Sense

FOSC

FOSC/4

OsciladorTimer1

T1OSOT1OSI

Pino Ent. Timer1T1CKI

Sincronismo

FOSC/2

ExternoComparadores


Fontes do Gate Control do Timer1

TMR1H TMR1L DQ

EN

Fonte de Clock



T1G

Timer0 Overflow

Comparador 1

Comparador 2

Módulo Anterior :- Pino T1G- Comparador



Modos do Gate do Timer 1

� Timer 1 SEM Gate Control� Timer 1 COM Gate control

� Gate no Modo Toggle� Gate no Modo Pulso Único


Timer1 Sem o Gate Control

� O Gate Control do Timer1 não éusado

Fonte deClock Timer1

TMR1H:TMR1L NN N + 1N + 1 N + 3N + 3N + 2N + 2

TMR1H:TMR1L IncrementaTMR1H:TMR1L Incrementa


Timer1 Com o Gate Control

Fonte de Clock Timer1

TMR1H:TMR1L Incrementa


Enable doTimer1 Gate

(TMR1GE)

Entrada de Gate Timer1

Estado do Valor do Gate

do Timer1(T1GVAL)

TMR1H:TMR1L NN N + 1N + 1 N + 3N + 3 N + 4N + 4N + 2N + 2


� Indica quando o Gate habilita o incremento do TMR1H:TMR1L

� Borda de descida ativa o Flag de Interrupção do Gate do Timer1 (TMR1GIF)

Bit de Estado do Valor do Gate do Timer1


do Timer1(T1GVAL)

Ativa o TMR1GIFDeve ser apagado por SW


Gate do Timer1 em ModoToggle


TMR1H:TMR1L

Estado do Valor do Gate do Timer1

(T1GVAL)


NN N + 1N + 1 N + 2N + 2 N + 3N + 3 N + 6N + 6N + 4N + 4 N + 5N + 5



(TMR1GE)




TMR1H:TMR1L

Estado do Valor Gate do Timer1

(T1GVAL)


N N + 1 N + 2 N + 3 N + 6N + 4 N + 5


(TMR1GE)

Flag de Interrupção do

Gate do Timer1(TMR1GIF)




Estado do Valor Gate do Timer1

(T1GVAL)



(TMR1GE)



TMR1H:TMR1L NN N + 1N + 1 N + 2N + 2 N + 3N + 3 N + 6N + 6N + 4N + 4 N + 5N + 5

O Valor registradores do Timer1 representa o período de entrada do T1G


Gate do Timer1 em Modo de PulsoÚnico

TMR1H:TMR1L


NN N + 1N + 1 N + 4N + 4

Modo de aquisição de Pulso único

(T1GGO/DONE)

Ativado no SW Apagado por HW

N + 2N + 2 N + 3N + 3

Contagem Habilitadana Borda de subidaContagem desativadana Borda de Descida


Estado do Valor do Gate do Timer1

(T1GVAL)



TMR1H:TMR1L


do Timer1(T1GVAL)


N N + 1 N + 4



(T1GGO/DONE)

N + 1N + 2 N + 3






do Timer1(T1GVAL)




(T1GGO/DONE)

Timer1 GateInterrupt Flag

(TMR1GIF)

TMR1H:TMR1L NN N + 1N + 1 N + 4N + 4N + 2N + 2 N + 3N + 3

O Valor registradores do Timer1 representa a largura do pulso em T1G


ECCP/CCP


Módulo ECCP/CCP

� O que é?

O Módulo Capture/Compare/PWM Melhorado é umperiférico que permiter ao usuário temporizar e controlar diferentes eventos


Módulo ECCP/CCP

� Em que ele consiste?

- Modo Capture: permite mensurar eventos de tempo

- Modo Compare: Permite ao usuário disparar umevento externo quando um período de tempo prédeterminado expirar

- Modo PWM: Gera um sinal modulado em largura depulso com frequencia e ciclo ativo variável


Modos PWM Melhorados� Modo PWM Melhorado

� Pode gerar um sinal PWM em até quatro pinos de saídadiferentes

� 4 modos diferentes de saída do PWM:- PWM Único- PWM em Meia-Ponte- PWM em ponte H, modo direto- PWM em ponte H, modo reverso

� Modo de Auto-Shutdown (desligamento automático)� Modo Auto-Restart (Reinício automático)� Modo de atraso de Dead-Band Programável� Modo de Redirecionamento do Pulso


Timer2

Timer4

Timer6

Novas Melhorias do ECCP/CCP

� 5 Módulos Capture/Compare/PWM� Três Melhorados

ECCP1

ECCP2

ECCP3

CCP4

CCP5


Timer2

Timer4

Timer6

ECCP1

ECCP2

ECCP3

CCP4

CCP5

New ECCP/CCP Enhancements

� 5 Capture/Compare/PWM Modules� Três Melhorados

� Dois Módulos PadrãoCapture/Compare/PWM


ECCP1

ECCP2

ECCP3

CCP4

CCP5

New ECCP/CCP Enhancements

Timer4

Timer2

Timer6

� 5 Capture/Compare/PWM Modules� Três Melhorados

� Dois Módulos PadrãoCapture/Compare/PWM

� 3, Timers fonte de 8-bit� Prescale divisor por 64

Flexibilidade


Analógico


Referência de Tensão Fixa(FVR)


Novas melhorias do FVRFVR anterior� Independente do VDD

� Um amplificador de ganho independente

� Saída somente para o ADC

FVR Melhorado� Independente do VDD

� 2 amplificadoresindependentes de ganhoprogramável

� Saída para o ADC � Saída para os

Comparadores� Saída para o Conversor DA� Saída para o Gerador de

tensão LCD.


Referência de TensãoFixa

� Independente do VDD

Referência de Tensão Estável

x1x2x4

x1x2x4

Referencia fixaDe 1.024V

2

2

+_









tensão LCD.


Novas melhorias do FVR


� Dois amplificadores de ganho programávelindependentes

ADFVR<1:0>

CDAFVR<1:0>

x1x2x4

x1x2x4


2

2

+_



� Dois amplificadores de ganho programávelindependentes� Entrada de um canal do ADC� Conversor DA� Referência não inversora do

Comparador

Novas melhorias do FVR

P/ Comparadores, DAC

x1x2x4

x1x2x4


2

2

+_

Para Módulo ADC


Novas melhorias do FVR� Independente do VDD

� Dois amplificadores de ganhoprogramável independentes� Entrada de um canal do ADC� Conversor DA� Referência não inversora do

Comparador

� Gerador de Tensão do LCDGerador de Tensão do LCD

P/ Comparadores, DAC

x1x2x4

x1x2x4


2

2

+_

Para Módulo ADC









tensão LCD.

Flexibilidade


Conversor Digital-Analógico

(DAC)


Novo Módulo DAC

Antes:� Nunca foi um verdadeiro Módulo

DAC� Ref. Tensão do Comparador

� Alguma combinação de VDD, VRef+/-, e VSS

� Divisor de tensão de 16 estágios

� 0.6v FVR se disponível

Agora:� Novo Módulo DAC Independente� Substitui a Tensão de Ref. do

Comparator� Entradas programaveis para

VDD, VRef+/-, e VSS� FVR independente melhorado� Divisor de tensão de 16 estágios� Flexibilidade de aplicação e

precisão quando usado com outros periféricos

� Redução do overhead de SW


Novo Módulo DAC

� Provê uma referencia de tensão variavel� Usa VSOURCE+ e VSOURCE- R

R

R

R

R

4DACR<4:0>

Saída

R

VSOURCE+

VDD

VREF+

VSOURCE-

VREF-

VSS


Novo Módulo DAC






Agora:� Novo Módulo DAC Independente� Sunstitui a Tensão de Ref. do






Novo Módulo DAC

� Provê uma referencia de tensão variavel� Usa VSOURCE+ e VSOURCE-

� FVR Melhorado

R

R

R

R

R

4DACR<4:0>VSOURCE+

Saída

Referência de TensãoFixa

VDD

VREF+

VSOURCE-


Novo Módulo DAC












Novo Módulo DAC� Provê uma referencia de

tensão variavel� Usa VSOURCE+ e VSOURCE-

� FVR Melhorado� 32 níveis de saída

selecionáveis

R

R

R

R

R

4DACR<4:0>

Saída

VSOURCE-

VSOURCE+

32Passos


Novo Módulo DAC� Provê uma referencia de

tensão variavel� Usa VSOURCE+ e VSOURCE-

� FVR Melhorado� 32 níveis de saída

selecionáveis

� Tensão de Saída disponível:� Internamente:

� Referência de entrada do Comparator

� Entrada do ADC� Externamente:

� Pino DACOUT

R

R

R

R

R

4DACR<4:0>

Comparadore ADC

VSOURCE-

VSOURCE+

DACOUT

DACOE


Novo Módulo DAC












Comparadores


Melhorias no Comparador

Mód. comp. anteriores� Combinação limitada

de recursos

Novo Módulo comparador� Todos os recursos estão

disponíveis por padrão� 2 comparadores

embarcados


Opções das entradas do comparador

� Quatro canais na entrada inversora

_

+

CxIN0-

CxIN1-

CxIN2-

CxIN3-

CxIN-

CxIN+

CxOUT


Opções das entradas do comparador

� Entradas não-inversoras selecionáveis por SW

_

+

CxIN0-

CxIN1-

CxIN2-

CxIN3-

CxIN+

DAC

FVR

VSS

CxIN-

CxIN+CxOUT


Opções da Saída do comparador

� Seleção da Polaridade da Saída

� Saída disponível interna e/ouexternamente (CxOUT pin)

� Sinc. da fonte de clock do Timer1

� Dispara um auto-desligamentopara o Módulo PWM

_

+

CxIN-

CxIN+CxOUT

CxIN0-

CxIN1-

CxIN2-

CxIN3-

CxIN+

DAC

FVR

VSS

CxPOL


� Interrupt-on-Change disparado na Borda de transição� Positive� Negative� Both

Interrupções do Comparador

_

+

CxIN-

CxIN+CxOUT

CxPOL

Interrupção

CxINTP

CxINTNCxIF

Interrupção


Histerese do Comparador� Função de Histerese selecionável por SW� Seleção do modo Speed/Power

� Histerese é uma função de velocidade vs potência� Baixo consumo ao custo de um atraso de propagação mais lento

_

+

CIN-

CIN+COUT

CIN+

CIN-

COUT

± 20mV (Potência Normal, Maiorvelocidade)

± 3mV (Baixa Potência, BaixaVelocidade)


Melhorias no ComparadorAplicações mais Comuns:� Detecção de Bateria

Fraca� Medida de Largura de

Pulso� Multi-Vibrador (Saida

Rampa ou OndaQuadrada)

� Casador de Nivel LógicoDigital

� Gerador de PWM� Amp. Op.

Benefícios:� Flexibilidade quando

usado com outrosperiféricos

� Redução do Hardware externo

� Baixo overhead de SW


Latch SR


Novo Latch SR� Opção de um periférico de baixíssimo custo� Seleção de entrada Programável� Saídas disponíveis interna e externamente� Funçoes Set e Reset programáveis� Operação simples

101101011010

Hold State00QQQQRRSS

Tabela verdade Latch SR

S

R

Q

Q

Latch SR


Novo Latch SR

S

R1R

Timer 555GND

TRIG

THRES

V+ RESET

OUT

DISCH

� Exemplo de Aplicação:

S

R

Q

Q

+_

+_

C1

C2

SR Latch

PIC16F193X/LF193X

CPUCPUCPU

Microcontroller adiciona inteligencia


Novo Latch SR

Outras Aplicações:� Debouncing de chaves� Fontes chaveadas� Detecção de Falta de pulso� Divisores de Frequencia� Modulação por Largura de Pulso� Oscilador de relaxação

� Sensoreamento Capacitivo mTouch™


Novo Latch SR

Benefícios:� Periférico de Baixo custo

� Redução no Hardware externo

� Baixo overhead de sw

� Flexibilidade de aplicação quandousado com outros periféricos


Conversor Analógico-Digital


Novas Melhorias do ADC

Módulos ADC anteriores� Limitados canais de

entrada� Pode ou não ter ref. de

tensão selecionável� Taxa de amostragem de

30 ksps

Novo Módulo ADC� Até 14 canais de entrada, DAC� Ref. de tensão selecionável

por SW

� Taxa de amostragem maisrápida de 100 ksps


� Até 14 canais individuais de entrada disponíveis� Entrada do DAC

ADRESLADRESH

AN0AN1AN2AN3AN4AN5AN6AN7AN8AN9

AN10AN11AN12AN13

DACFVR

ADC 10-bits

Negative Reference

PositiveReference




Módulos ADC anteriores� Limitados canais de



30 ksps

Novo Módulo ADC� Até 14 canais de entrada, DAC

� Ref. de tensão selecionávelpor SW

� Taxa de amostragem maisrápida de 100 ksps


Novas Melhorias do ADC� Referência positiva selecionável por SW

ADRESLADRESH

AN0

AN1

AN2

AN3/VREF+

AN4

AN5

AN6

AN7

AN8

AN9

AN10

AN11

AN12

AN13

DAC

FVR

ADC 10 bits

ReferênciaNegativa

VDD


10-bits10-bits

Overview do ADC

� Resolução do ADC baseado VDD

ADRESLADRESH

AN0

AN1

AN2

AN4

AN5

AN6

AN7

AN8

AN9

AN10

AN11

AN12

AN13

DAC

FVR

ADCADC

Negative Reference

VDD

Resolução ADC

= Tensão ref./no. bits= 5V (FVR)/1024 (210)= 4.9 mV

AN3/VREF+


ADC Overview

� FVR Based ADC ResolutionAN0

AN1

AN2

AN4

AN5

AN6

AN7

AN8

AN9

AN10

AN11

AN12

AN13

DAC

FVR

Negative Reference

VDD

Resolução do ADC incrementada

= Tensão ref./no. bits= 2.048V (FVR)/1024 (210)= 2.0 mV

10 bits10 bits

ADRESLADRESH

ADCADC

AN3/VREF+


Exemplo de aplicação do ADC

� Detecção do Nível� de VDD

ADRESLADRESH

ADC 10 bits

VSS

VDD

Referência Fixa1.024V

+_

VSS

x11.024V

Valor ADC =VDD

FVR* 210

VDD �� VALOR ADC

VDD �� VALOR ADC


Novas Melhorias no ADC

Módulos ADC anterioes� Limitados canais de



30 ksps

Novo Módulo ADC� Até 14 canais de entrada, DAC� Ref. de tensão selecionável

por SW� Taxa de amostragem mais

rápida de 100 ksps

Aplicações usuais:� Leitura de sensores mais

precisas� Limitador de Corrente� Detecção do nível do VDD

Flexibilidade quandousado com outrosperiféricos


Interface Humana


Módulo LCD


Novas melhorias do LCD

Módulo LCD anterior� Tensão gerada

externamente

Novo Módulo LCD� Gerador de tensão interno


Gerador de Tensão do LCD

VLCD3

VLCD2

VLCD1

VDD

R

R

R

lcdbias0

lcdbias1

lcdbias2

lcdbias3

VLCD

VSSVSS


Novos Melhoramentos do LCDMódulo LCD anterior

� Tensão geradaexternamente

� Sem seleção de ajustesde consumo

� Sem regulação de tensão

New LCD Module� Gerador de tensão interno� 3 ajustes de consumo

� Modo Low power� Modo Medium Power� Modo High Power

� Regulador para LCD de 3V� Passos de 5V ate 3V� Independente do VDD

� Operação estável (Desviono VDD não é um problema)


Gerador de Tensão do LCD

lcdbias0

lcdbias1

lcdbias2

lcdbias3

VDD

VSS

1.024Vdo FVR

x 33.072V

Trabalha com LCD de 3V ou 5Vno mesmo microcontrolador


Novos Melhoramentos do LCD

Módulo LCD anterior� Tensão gerada

externamente� Sem seleção de ajustes

de consumo� Sem regulação de tensão� Divisor de tensão externo

New LCD Module� Gerador de tensão interno� 3 ajustes de consumo

� Modo Low Power� Modo Medium Power� Modo High Power

� Regulador para LCD de 3V� Passos de 5V ate 3V� Independente do VDD

� Operação estável (DesvioVDD não é um problema)

� Circuito de controle de contraste


VLCD

lcdbias0

lcdbias1

lcdbias2

lcdbias3

VSS

Controle de Contrast

VLCD

lcdbias0

lcdbias1

lcdbias2

lcdbias3

VSS

Controle de contraste

Circuito de Controle de Contraste


Circuito de Controle de Contraste

VLCD

lcdbias0

lcdbias1

lcdbias2

lcdbias3

VSS

Contrast Control

R R R R

7 Estágios

doVLCD

Para escadaDe referência


Exemplo de Controle de Contraste:



Módulo LCD anterior� Tipos de multiplexação do

LCD

New LCD Module� Tipos de multiplexação do

LCDDispõem de 4 configurações para selecionar os pinos do

comum do LCD para acionar um diverso numero de tiposde LCD.

� Dispost. 28-pinos: até 64 Segmentos� Dispos. 40-pinos: até 96 Segmentos� Dispos 64-pinos: até 184 Segmentos

� Dispost. 28-pinos: até 64 Segmentos� Dispos. 40-pinos: até 96 Segmentos� Dispos 64-pinos: até 184 Segmentos

� Novo chavemento automaticode consumo



� Harware externoreduzido

� Consumo de correntereduzido

� Aumento de flexibilidade

� Gerador de tensão interno� 3 ajustes de consumo

� Modo Low Power� Modo Medium Power� Modo High Power

� Regulador para LCD de 3V� Passos de 5V ate 3V

� Circuito de controle de contraste

� Tipos de multiples do LCD� Chaveamento automativo de

consumo


Módulo de Sensoreamento Capacitivo

(CSM)


Módulo de SensoreamentoCapacitivo

Melhorias� Nenhuma (Sem melhorias de projeto)� Tinhámos um espaço extra no silicio e decidimos

preenche-lo com este periférico� Pela adição deste módulo expandimos a

flexibilidade do dispositivo



MóduloCPSOSC(Capacitive

Sensing Oscillator)

� Até 16 canais de entrada

� Interface direta com o sensor� Nenhum componente externo é necessário

CPS0

CPS1

CPS2

CPS3

CPS4

CPS5

CPS6

CPS7

CPS8

CPS9

CPS10

CPS11

CPS12

CPS13

CPS14

CPS15

Sensoresde Toque

Capacitivos




Sensing Oscillator)


Sensing Oscillator)

CPSx


Sensing Oscillator)


Sensing Oscillator)

CPSx

Para a o Capture de Frequencia

Para a o Capture de Frequencia

oscilador diminuia frequencia

sensor

sensor



� Para informações mais detalhadas:� 1336 CTF� 1337 CTMU� 1338 TSM

� Para mais informações veja a literaturaadicional


Resumo


Resumo

� O que é o PIC16F193X?PIC16F91XPIC16F88XPIC16F72X

� Tecnologia nanoWatt XLP de melhoria de baixo consumoMelhorias individuais nos periféricos

� Melhorias dos periféricos


Resumo

Periféricos

Digital

� Timer1� ECCP/CCP

� Ref. Tensão Fixa� DAC.� Comparadores� Latch SR� ADC

Interface Humana

� LCD� Sensor Cap.

Analógico

Mais VelocidadeMais Memória� Mais Periféricos

� Menos Overhead de SW

Baixo ConsumoMais Flexibilidade


Recursos adicionais


Ferramentas usadas

Demo:� PICDEM™ Mechatronics Demo Board ( DM163029 )

� PICkit™ 2 Starter Kit ( DV164120 )

� mTouch™ Cap Touch Evaluation Kit ( DM183026 )


Leituras Adicionais

� AN847 – RC Model Aircraft Motor Control � AN893 – Low-Cost Bidirectional Brushed DC

Motor Control Using the PIC16F684� AN894 – Motor Control Sensor Feedback

Circuits� AN898 – Determining MOSFET Driver Needs for

Motor Drive Applications� AN905 – Brushed DC Motor Fundamentals

� DS41233 – DC Motor Control Tips ‘n Tricks� DS41214 – CCP and ECCP Tips ‘n Tricks


Recursos mTouch™

� mTouch™ Sensing Solutions Design Center: www.microchip.com/mtouch

� AN1101 Basic overview of operation

� AN1102 Hardware and layout of sensors

� AN1103 Software techniques for detecting buttons

� AN1104 Capacitive multi-button configurations

� AN1171 Using the CSM

� AN1202 Using PIC10F for Capacitive Touch


Questões?


Obrigado(Não esqueção de preencher o formulario de avaliação! )


Trademarks� The Microchip name and logo, the Microchip logo, dsPIC, KeeLoq, KeeLoq logo, MPLAB,

PIC, PICmicro, PICSTART, rfPIC and UNI/O are registered trademarks of Microchip Technology Incorporated in the U.S.A. and other countries.

� FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor, MXDEV, MXLAB, SEEVAL and The Embedded Control Solutions Company are registered trademarks of Microchip Technology Incorporated in the U.S.A.

� Analog-for-the-Digital Age, Application Maestro, CodeGuard, dsPICDEM, dsPICDEM.net, dsPICworks, dsSPEAK, ECAN, ECONOMONITOR, FanSense, HI-TIDE, In-Circuit Serial Programming, ICSP, ICEPIC, Mindi, MiWi, MPASM, MPLAB Certified logo, MPLIB, MPLINK, mTouch, nanoWatt XLP, Omniscient Code Generation, PICC, PICC-18, PICkit, PICDEM, PICDEM.net, PICtail, PIC32 logo, REAL ICE, rfLAB, Select Mode, Total Endurance, TSHARC, WiperLock and ZENA are trademarks of Microchip Technology Incorporated in the U.S.A. and other countries.

� SQTP is a service mark of Microchip Technology Incorporated in the U.S.A.� All other trademarks mentioned herein are property of their respective companies.� © 2009, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved

Documents

Introdução ao Enhanced PIC16