electronica teoria de circuitos 6 edicion - robert l boylestad(2)

6 Polarizacib de FET Polarization fija: VCS = -VcG. VDs = VDD - I sD; autopolarizacion: VcS = -IsS, VDS = VDD - ID(Rs + R,), Vs = 18,: divisor de voltaje: V, = R2VDDI(RI + R2), VcS = V, - IDRS, VDS = VDD - ID(RD + Rj); MOSFET incremental: I, = k(VGS - Vtis(,,)2, k = ID id,,,l(VGS~enCCndido, - VGs(Thl)2; polarizaci6n por retroalimentaci6n: VDS = VCS, V,, = V , - I#,; divisor de voltaje: V, = R2VDD/(RI + R2). VtiS = VG - IDRS; curva universal: m = I Vp I /ZDSSRS, M = m x V,l 1 v j , V, = R,VDDI(RI + R2)

7 Modelaje de transistores bipolares Z, = YJl;, I, = (Vs - V,)/R lo = (Vf - Vo) IR snm, Zo = Vo /lo, A" = VolVj, A", = Z b v V L I ( Z + RJ, A, = -AvZ, IR,, re = 26 mVIIE; base comun: Z, = re, Zo = m R, A" = RLlre, A, = -1; emisor cornfin: Z; = Pre, Zo =r,, A, = -RLIrr,Ai = /?, h,* = Pre, hje = Par, hib = re, h --a.

I b -

8 Anilisis a ~equefia sefial del transistor bipolar Emisor comun: A,, = -Rclre, Zi = R,(jpr<, Zo = R,, Ai = 8; divisor de voltaje: R' = R,IIR2. A, = -Rc/r~,Zi = RrIIPre, Z, = R,; polarizaci6n en emisor: Z, = Ere +RE) = PRE.A,, = -/?R,/Z, = -RJ (re +RE) = -RCIRE; emisor seguidor: Zb = Ere +RE), A" = I , Zo = re; base comtin: A" c R,lre, Z, = REllre, Z, = R,; retroali- mentaci6n en colector: A" = -Rclre, Z = PrJ(R,Il AJ, Zo = RcIIR,; retroalimentacidn de dc en colector: A" = -(R, IIRc)lre, 2, = R,, IIPre, Zo = RcIIRF; parametros hibridos: A, = hf(l + h,R,), A" = -h,RL/[hi + (h,ho - hfh,)R,l, Zi = hi - h,h),/(l + h0RL). Zo = ll[h, - (h,h)(h, + R>)1

9 Analisis a pequeiia sefial del FET g, = gm,(l - VGS13). g," = 21DssilVpl; configuration basica: A, = -g,RD; resistencia de fuente sin desvio: A" = -gmR,l(l + gmRs); seguldor de fuente: A, = g,Rsl(l + gmRS); COmpueRa comun: A" = gm(RDllrd)

10 Aproximacion a 10s sistemas: efecto de R" y R, BJT: A" = RLAVNL l(RL + Ro), A, = -AJ,/R,, V, = R,VJ(R, + R,); polarization fijaja: A" = -(RcllRL)lre, A,, = Zfi,l(Z, + RJ, Z, =fire, Z, = Rc; divisor de voltaje: Av = -(RcIIRL)lre, A,, = ZjAvi (i: + R,), Z, = RlIIR21J/3r~, Z, = R,; polarizaci6n en emisor: Av = -(RcIIRL)IRE, A", = Z A , l(Zi + RJ, Z, = R,IIPRE, Zo = R,; retroalimentacion en colector: A, = -(RcllRL)Irc, A,,, = Z,A,/(Z, + R,), Z, = Pr,llRF/lAvl, Z, = R,IIR,; emisor seguidor: R; = REIIR,. Au = R;(R, + re), A,, = R;I(RL + RJP + re), Zi = R,llKre + R,), Z,, = R,(I(RJP + re); base comun: A" = (R,IIRL)lre, A, = -1, Z, = re, Zo = R,; FET: con desvio Rs: A" = -g,(RDIIRL), Z, = R G . Z o - - R D, . sin desvio R s v . A = -g , D L (R IIR )/(I + gmRs), Z, = R,, Z, = R,; seguidor de fuenle: A" = gm(RsJIR,)I[l + g,(RsJIRL)], Zi = R,, Z, = R,l\r,JJl/g,; compuerca comfin: A, = g,(RDIIRL), Zj = Rsllllgm, Zo = RD; en cascada: AV7= A", . A,?. A,>. . . A"", A,,= iAvTZi, IR,

ECUACIONES IMPORTANTES

1 Diodos semiconductores W = QV, 1 eV = 1.6 X IO-l9 J, ID = I,T(e'V~fl~ - l), R,, = VD/lD, r,, = AV,,/Al,, = 26 mV1 - ID, 5, = AV,,/lll,, P,= VJD, Tc= AVzIIVz(Tl - To)] % 100%

2 Aplicaciones de diodos VBE = VD = 0.7 V; media onda: Vdc = 0.318Vm; onda completa: Vdc = 0.636Vm

3 Transistores bipolares de uni6n IE = 1, + Is, 1, = Ic, + I c o . , Ic = IE. VsE = 0.7 V. = /,/IE' Ic = ofE + ICBO, sac = blJ IE, ICE, = Icsd(l - a), Pdc = lcmx = blC/AIB, a = p ( P + I ), p = CLI(1 - a), I, = &, I, = (P + 1 )IB % PC, = VCElC

4 Polarizaci6n en dc-BJT En general: VBE = 0.7 V, IC = IE, 1, = PIB; polarizaci6n fija: Is = (VCC - VBE)IRB, VCE = V,, - IcR, Icw = VC&,; estabilizada en emisor: Is = (VCC - VBE)I(RB + (P + l)RE), Ri = (P + l)Rf VCE = VCC - IC(RC + RE), jc_ = Vcc/(Rc + RE); divisor de voltaje: exacto: Rn = R , 11 RZ. En = R2VCCl(RI + RZ), IB = (En - VBE)I(Rn + (P + l)RE), .VCE = IICC- IC(RC + RE), aproximado: VB = RZVCCI(RI + RZ), PRE 2 10Rz, VE = VB - VBE. IC = IE = VE/RE; par retroal~mentac~on de voltaje: IB = (VCC - VBE)IIRB + P(RC + RE)]; base comfin: IB = (VEE - VBE)IRE; conmutaci6n de transistores: I = f , + I,,, fapa ado = IT + I,; estabilidad: Srlco) = AlcIAlc,; polarizaci6n fija: S(l,,) = p + 1; polarizacidn en emisor: S(Ic,) = (j + 1)(1 + R$RE)I(l + P + R$RE); divisor de voltaje: S(Ico) = (P + 1)(1 + R#,)I(l + P + R,,,/R,); polarizaci6n por reuoalimentaci6n: S(lco) = ( p + 1)(1 + R$Rc)l(l + P + RB/Rc), S(VBE) = AIJAVBE; polarizaci6n fija: S(VBE) = -PJRB; polarizaci6n en emisor: S(VBE) = -PJ[RB + (P + l)RE]; divisor de voltaje: S(VBE) = -p[R.,,, + (P + l)RE]; polarizaci6n por reuoalimentaci6n: S(VBE) = -@(RE + (P+ l)RC), S(P) = AICIA/3; polarimci6n fijz S(P) = Ic,lP,; polarizacidn en emisor: S(P) = /,,(I + R,IRE)IIPl(l + P2 + REIRE)]; divisor de voltaje: S(P) = /,$I + R,IRE)IIPl(l + P2 + - RnIRE)]; polarizacidn por retroalimentaci6n: S(P) =Ic,(RB + Rc)IIPl(RB + RJl + &))I, AlC = S(Ic,) Al,, + S(VBE) AVBE + scP) AP

5 Transistores de efecto de campo IG = 0 A, ID = IDss(l - VGslVp)Z, ID = IS, VGS = VP(I - -1. ID = IDSS14 (si VGS = Vp/2), ID = IDss12 (si VGs = 0.3Vp), PD = VDslD. ID = k(VGs - V,)Z

Sexta edicidn

Robert L. Boylestad Louis Nashelsky

TRADUCCION: Juan Pur6n Mier y Teran Profesor de asignatura en el Depto. de Matemiticas, Universidad Iberoamericana, Profesionista en Sistemas CAD, GIS

Sergio Luis Maria Ruiz Faud6n Analista de Sistemas Traductor Profesional

REVISION T~CNICA: M. en C. Agustin Suarez Fernhdez Departamento de Ingenieria ElCctrica Universidad Aut6noma Meeopolitana-Iztapalapa

&XICO -ARGENTINA. BRAS%. COLOMBIA COSTA RlCA . CHILE E S P ~ A . GUATEMALA - PER^ PlERTO RlCO .YENEZJELA

Editor: Dave Garza Developmental Editor: Carol Hinklin Robison Production Editor: Rex Davidson Cover Designer: Brian Deep Production Manager: Laura Messerly Marketing Manager: Debbie Yarnell Illustrations: Network Graphics

BOYLESTAD I ELECTRONICA: TEOR~A DE CIRCUITOS, 6a. Ed.

Traducido del inglCs de la obra: ELECTRONIC DEVICES AND CIRCUIT THEORY, SIXTH EDITION

All rights reserved. Authorized translation from English language edition published by Prentice-Hall, lnc A Simon & Schuster Company.

Todos 10s derechos reservados. Traducci6n autorizada de la edici6n en inglCs publicada por Prentince-Hall, Inc. A Simon & Schuster Company.

All rights reserved. No part of this book may be reproduced or transmitted in any form or by any means, electronic or mechanical, including photocopying, recording or by any information storage and retrieval system. without permission in writing from the publisher.

Prohibida la reproducci6n total o parcial de esta obra, por cualquier medio o mttodo sin autorizaci6n por escrito del editor.

Derechos reservados 6 1997 respecto a la cuarta edicion en espaiiol publicada por Prentice Hall Hispanoamericana, S.A. Calle 4 Nn 25-ZS piso Fracc. Ind. Alce Blanco. Naucalpan de Jusrez, Edo. de Mexico, C.P. 53370

ISBN 968-880-805-9 - WR

Miembro de la Chmara Nacional de la Industria Editorial, Reg. Ndm. 1524. ~ 0 0 1 U M E b U U n V O S . I A OECV ULZ CIUB*CINO M. .. L O W A Original English Language Edition Published by Prentice-Hall, Inc. A Simon & Schuster Company. m.rs ru~us .m~~~ cruum~~c,

Copyright O MCMXCVl CP-.&XICO.OF

PPRESACERTIRWDAPOR EL All rights reserved NSnTLIlO UEXIUNODENCRUUIUCI~ Y C E ~ L C , B U O U l M P U L Isom2 IwMX.ccaY: 1901

ISBN 0-13-375734-X CON E I N O OEREGISTRO R S W

IMPRESO EN M~~xICOIPRINTED IN MEXICO

Dedicado a

ELSE MARIE, ERIC, ALISON, MARK y KELCY; STACEY y DOUGLAS; JOHANNA

Y a

KATRIN, KIRA, LARREN, TOMMY, JUSTIN y PA'ITY

Contenido

PREFACIO

AGRADECIMIENTOS

DIODOS SEMICONDUCTORES

Introducci6n 1 El diodo ideal 1 Materiales semiconductores 3 Niveles de energia 6 Materiales exhinsecos: tipo n y tipo p 7 Diodo semiconductor 10 Niveles de resistencia 17 Circuitos equivalentes para diodos 24 Hojas de especificaciones de diodos 27 Capacitancia de transici6n y difusion 3 1 Tiempo de recuperaci6n inverso 32 Notacion de diodos semiconductores 32 Prueba de diodos 33 Diodos Zener 35 Diodos emisores de luz 38 Arreglos de diodos: circuitos integrados 42 Analisis par computadora 4 4

2 APLICACIONES DE DIODOS

Introducci6n 53 Anilisis mediate la recta de carga 54 Aproximaciones de diodos 59 Configuraciones de diodos en serie con entradas dc 61 Configuraciones en paralelo yen serie-paralelo 66 Compuertas AND/OR 69 Entradas senoidales; rectificacidn de media onda 71 Rectificaci6n de onda completa 74 Reconadores 78 Cambiadores de nivel 85 Diodos Zener 89 Circuitos multiplicadores de voltaje 96 Anilisis por computadora 99

Introducci6n 114 Construccidn de transistores 115 Operaci6n del transistor 11 5 Configuration de base comlin 117 Accidn amplificadora del transistor 121 Configuraci6n de emisor comlin 122 Configuraci6n de colector comSn 129 Limites de operacidn 130 Hoja de especificaciones de transistores 132 Prueba de uansistores 136 Encapsulado de transistores e identificacidn de terminales 138 Analisis por computadora 140

Introduction 144 Punto de operaci6n 145 Circuito de polarizaci6n fija 147 Circuito de polarizaci6n estabilizado en emisor 154 Polarizaci6n por divisor de voltaje 158 Polarizaci6n de dc por retroalimentacidn de voltaje 166 Diversas configuraciones de polarization 169 Operaciones de disetio 175 Redes de conmutaci6n con transistores 181 Ttcnicas para la localizaci6n de fallas 186 Transistores pnp 189 Estabilizacidn de la polarizaci6n 191 AnAfisis por computadora 200

5 TRANSISTORES DE EFECTO DE CAMP0 215

Introducci6n 2 15 Consbucci6n y caractensticas de 10s JFET 216 Caractensticas de transferencia 223 Hojas de especificaciones (JFET) 227 Insuumentacion 230 Relaciones importantes 231 MOSFET de tipo decremental 238 MOSFET de tip0 incremental 238 Manejo del MOSFET 246 VMOS 247 CMOS 248 Tabla resumen 250 Anilisis por computadora 251

POLARIZACION DEL FET

Introducci6n 256 Configuracion de polarizaci6n fija 257 Configuracion de autopolarizacion 261 Polarizaci6n mediante divisor de voltaje 267 MOSFET de tipo decremental 273 MOSFET de tipo incremental 277 Tabla resumen 283 Redes combinadas 285 DiseRo 288 Localizaci6n de fallas 290 FET de canal-p 291 C u ~ a universal de polarization para JFET 294 Anilisis por computadora 297

MODELAJE DE TRANSISTORES BIPOLARES 31 1

Introduction 3 11 Amplificaci6n en el dominio de ac 3 11 Modelaje de transistores BIT 312 Los parametros importantes: Zi, Z,, A", Ai 3 14 El modelo de transistor re 320 El modelo hibrido equivalente 327 Determination grifica de 10s parimetros h 333 Variaciones de 10s parimetros de transistores 337 Anilisis por computadora 339

Contenido

ANALISIS A PEQUENA SENAL 8 DEL TRANSISTOR BIPOLAR

Introducci6n 346 Configuracion de emisor comun con polarizaci6n fija 346 Polarization mediante divisor de voltaje 350 Configuracion de E€ con pola~izacitin en emisor' 353 Configuracion emisor-seguidor 360 Configuraci6n debase comun 366 Configuraci6n con retroalimentaci6n en colector 368 Configuraci6n con retroalimentaci6n de dc en colector 374 Circuito equivalente hibrido aproximado 377 Modelo equivalente hibrido completo 383 Tabla resumen 390 Soluci6n de problemas 390 Analisis por computadora 393

92 Modelo de pequefia seiial del FET 416 9 3 Configuraci6n de polarizaci6n fija para el JFET 424

~ -

~onfiguraci6n de ~utopolarizaci6n para el JFET 426 Configuraci6n de divisor de voltaje para el JFET 432 Configuracion fuente-seguidor (drenaje comun) para el JFET 433 Configuraci6n de compuena comun para el JFET 436 MOSFET de tipo decremental 440 MOSFET de tipo incremental 442 Configuraci6n de retroalimentacion en drenaje para el EMOSFET 443 Configuraci6n de divisor de voltaje para el EMOSFET 446 C6mo diseiiar redes de amplificador FET 447 Tabla resumen 450 Solucion de problemas 453 Anhlisis por computadora 453

10 APROXIMACION A LOS SISTEMAS: EFECTOS DE R, Y R,

10.1 Introducci6n 468 102 Sistemas de dos puertos 468 103 Efecto de la impedancia de carga (RJ 470 10.4 Efecto de la impedancia de la fuente (RJ 475 105 Efecto combinado de Rs y R, 477 10.6 Redes BIT de CE 479 10.7 Redes emisor-seguidor 484 10.8 Redes CB 487 10.9 Redes FET 489 10.10 Tabla resumen 492 10.11 Sistemas en cascada 496 10.12 Anilisis por computadora 497

11 RESPUESTA EN FRECUENCIA DE TRANSISTORES BJT Y JFET

11.1 Introducci6n 509 113 Logaritmos 509 113 Decibeles 513 11.4 Consideraciones generales sobre la frecuencia 5 16 115 Aniilisis a baia frecuencia. d ~ c a de Bode 519 . - 11.6 Respuesta a baja frecuencia, amplificador a BJT 524 11.7 Respuesta a baja frecuencia, amplificador FET 533 11.8 Capacitancia de efecto Miller 536 11.9 Respuesta a alta frecuencia, amplificador BJT 539 11.10 Respuesta a alta frecuencia, amplificador FET 546 11.11 Efectos de frecuencia en multietapas 550 11.12 Prueba de onda cuadrada 552 11.13 Aniilisis por computadora 554

Introducci6n 560 Conexi6n en cascada 560 Conexi6n cascode 565 Conexi6n Darlington 566 Par retroalimentado 571 Circuito CMOS 575 Circuitos de fuente de comente 577 Espejo de corriente 579 Circuito de amplificador diferencial 582 Circuitos de amplificador diferencial BiFET, BiMOS y CMOS 590 Aniilisis por computadora 591

13 TECNICAS DE FABRICACION DE CIRCUITOS DISCRETOS E INTEGRADOS 607

Introducci6n 607 Materiales serniconductores, Si, Ge y GaAs 607 Diodos discretos 609 Fabricaci6n de nansistores 61 1 Circuitos integrados 612 Cucuitos integrados monoliticos 614 El ciclo de producci6n 617 Circuitos integrados de pelicula delgada y pelicula gruesa 626 Circuitos integrados hfbridos 627

Introducci6n 628 Operaci6n en modo diferencial y en modo comrin 630 Amplificador operacional basico 634 Circuitos pricticos con amplificadores operacionales 638 Especificaciones, parametros de desvio de dc 644 Especificaciones de parhetros de frecuencia 647 Especificaciones para una unidad de amplificador operacional 65 1 Analisis por computadora 657

15 APLICACIONES DEL AMPLIFICADOR OPERACIONAL

15.1 Multiplicador de ganancia constante 669 152 Suma de voltajes 673 153 Acoplador de voltaje 676 15A Fuentes controladas 677 155 Cucuitos de insmmentaci6n 679 15.6 Filtros activos 683 15.7 Anaisis por computadora 687

Introducci6n: definiciones y tipos de amplificadores 701 Amplificador clase A alimentado en sene 703 Amplificador acoplado con transformador clase A 708 Operacibn del amplificador clase B 715 Circuitos de amplificador clase B 719 Distorsi6n del amplificador 726 Disipaci6n de calor del transistor de potencia 730 Amplificadores clase C y clase D 734 Anaisis por computadora 736

Introducci6n 741 Operaci6n del comparador 741 Convertidores analbgicos-digitales 748 Operaci6n del CI temporizador 752 Oscilador controlado por voltaje 755 Lazo de seguimiento de fase 758 Circuitos de interfaz 762 Anhlisis por computadora 765

18 CIRCUITOS CON RETROALIMENTACION Y OSCILADORES 773

18.1 Conceptos de retroalimentacibn 773 182 Tipos de conexi611 de retroalimentaci6n 774

Circuitos practicos con retroalimentaci6n 780 Amplificador retroalirnentado: consideraciones de fase y frecuencia 787 Operaci6n del oscilador 789 Oscilador de commiento de fase 791 Oscilador de puente Wien 794 Circuito de oscilador sintonizado 795 Oscilador a cristal 798 Oscilador monouni6n 802

19 FUENTES DE ALIMENTACION (REGULADORES DE VOLTAJE)

19.1 Introducci6n 805 192 Consideraciones generales de filtros 805 193 Filtro capacitor 808 19.4 Filtro RC 8 11 195 Regulaci6n de voltaje con transistores discretos 814 19.6 Reguladores de voltaje de CI 821 19.7 Anilisis por computadora 826

2 0 OTROS DISPOSITIVOS DE DOS T W I N A L E S 83'2

Introducci6n 832 Diodos de bmera Schottky ("portadores calientes") 832 Diodos varactores (varicap) 836 Diodos de potencia 840 Diodos tunel 841 Fotodiodos 846 Celdas fotoconductoras 849 Emisores de IR 851 Pantallas de cristal liquid0 853 Celdas solares 855 Termistores 859

' 2 1 DISPOSITIVOS pnpn

21.1 Introducci6n 864 212 Rectificador controlado de silicio 864 213 Operaci6n bhica del rectificador controlado de silicio 864 21A Caractensticas y valores nominales del SCR 867 215 Conswcci6n e identificaci6n de terminales del SCR 869 21.6 Aplicaciones del SCR 870 21.7 Intemptor controlado de silicio 874 21.8 Intemptor controlado en compuerta 876 21.9 SCR activado por luz 877 21.10 Diodo Shockley 880 21.11 DIAC 880 21.12 TRIAC 882 21.13 Transistor monounion 883 21.14 Fototransistores 893 21.15 Optoaisladores 895 21.16 Transistor monouni6n programable 897

22 OSCILOSCOPIO Y OTROS INSTRUMENTOS DE MEDICI~N

lntroducci6n 906 Tubo de rayos cat6dicos: teoria y construction 906 Operacion del osciloscopio de rayos catodicos 907 Operacion del barrido de voltaje 908 Sincronizaci6n y disparo 91 1 Operaci6n en multitrazo 915 MediciQ utilizando las escalas calibradas 915 Caractensticas especiales 920 Generadores de sefiales 921

APENDICE A: PARAMETROS H~BRIDOS: ECUACIONES PARA CONVERSION (EXACTAS Y APROXIMADAS) 924

. . APENDICE E: SOL~JCIONES A LOS PROBLEMAS SELECCIONADOS CON N ~ E R O NON 937

Contenido

Prefacio

Seghn nos acercibamos a1 XXV aniversario del texto, se hizo verdaderamente claro que esta sexta edici6n debia continuar con el importante trabajo de revisi6n que tuvo la edition. La creciente utilization de la computadora, 10s circuitos integrados y el expandido rango de cobertura necesaria en 10s cursos basicos que contribuyeron al refinamiento de la pasada edici6n contin6an siendo 10s factores principales que afectan el contenido de una nueva version. A traves de 10s ~ o s , hemos aprendido que el mejoramiento de la lectura se puede obtener a travts de la apariencia general del texto, de tal forma que nos hemos comprometido a1 formato que encontrari en la sexta edicion de tal manera que el material del texto parezca mas "amistoso" para un amplio sector de estudiantes. De la misma manera que en el pasado, continuamos empetiados en el fuerte sentido pedag6gico del texto, la exactitud y en un amplio rango de materiales auxiliares que apoyan el proceso educativo.

Sin duda, una de las mejoras mAs importantes que se han retenido de la quinta edici6n es la manera en la cual el texto se presta para el cornpendio ordinario del curso. La nueva secuencia de la presentacion de 10s conceptos que afect6 la hltima edicion se ha Conse~ado en la presente. Nuestra experiencia docente con esta presentacidn ha reforzado la creencia de que el material tiene ahora una pedagogia mejorada para apoyar la presentaci6n del instructor y ayudar al estudiante a constmir 10s fundamentos necesarios para sus futuros estudios. Se ha consemad0 la cantidad de ejemplos, 10s cuales fueron incrementados de modo considerable desde la quinta edicibn. Las declaraciones aisladas en negritas ("balas") identifican aseveraciones y conclusiones importantes. El formato ha sido diseaado para establecer una apariencia amistosa para el estudiante y para asegurar que el trabajo artistic0 se encuentre tan cercano a la referencia como sea posible. Se han utilizado pantallas para definir caracteristicas importantes o para aislar cantidades especificas en una red o en una caracteristica. Los iconos, desarrollados para cada capitulo del texto, facilitan la referencia de un itrea en particular tan rapidamente como sea posible. Los problemas, 10s cuales han sido desarrollados para cada seccion del texto, van en progreso a partir de lo mas simple a lo mis complejo. Asirnismo, un asterisco identifica 10s ejercicios mis dificiles. El titulo en cada seccion tambitn se reproduce en la secci6n de problemas para identificar con claridad 10s ejercicios de inteds para un terna de estudio en particular.

ENFOQUE DE SISTEMAS

Durante varias visitas a otros colegios, institutos ttcnicos, y juntas de varias sociedades, se mencionaba que deberia desarrollarse un mayor "enfoque de sistemas" para apoyar la necesidad de un estudiante de convertirse en adepto de la aplicacion de paquetes de sistemas. Los capitulos 8,9 y 10 estin especificamente organizados para desarrollar 10s cimientos del analisis de sistemas en el grado posible en este nivel introductorio. Aunque puede resultar mas ffiiil considerar 10s efectos de Rs y R, con cada configuration cuando tsta se presenta por primera vez, 10s efectos de R, y R, tambitn ofrecen una oportunidad para aplicar algunos de 10s conceptos fundamentales del anilisis de sistemas. Los 6ltimos capitulos referentes a amplificadores operacionales y circuitos integrados desarrollan a6n mas 10s conceptos presentados en 10s capitulos iniciales.

EXACTITUD

No hay duda que una de las metas primarias de cualquier publicacion es que Bsta se encuentre libre de errores en lo posible. Ciertamente, la intenci6n no es de retar a1 instructor o a1 estudiante con inconsistencias planeadas. De hecho, no existe algo m b tenso para un autor que el escuchar sobre errores en su libro. Desputs de una verificaci6n extensiva acerca de la exactitud en la quinta edicion, ahora nos sentimos seguros que este texto gozarA del nivel mas alto de exactitud que se puede obtener para una publicacion de este tipo.

MODELAJE DE TRANSISTORES

El modelaje del transistor bipolar de uni6n (BIT) es un &rea que se ha enfocado de varias maneras. Algunas instituciones utilizan exclusivamente el modelo re mientras que otras se apoyan en el enfoque hibrido o en una combinaci6n de estos dos. La sexta edicion destacari el modelo re con la suficiente cobertura del modelo hibrido como para permitir una comparacion entre 10s modelos y la aplicaci6n de arnbos. Se ha dedicado un capitulo completo (capitulo 7) a la introducci6n de 10s modelos para asegurar un entendimiento claro y correct0 de cada uno y de las relaciones que existen entre 10s dos.

PSpice Y BASIC Los recientes atios han visto un crecimiento continuo del contenido de computaci6n en 10s curses introductorios. No solamente aparece la utilizaci6n de procesadores de texto en el primer semestre, sino que tambitn se presentan las hojas de calculo y el empleo de un paquete de andisis tal como PSpice en numemsas instituciones educativas.

Se eligi6 PSpice como el paquete que apareceri a travts de este texto debido a que recientes encuestas sugieren que es el que se emplea con mayor frecuencia. Otros paquetes posibles incluyen Micro-Cap 111 y Breadboard. La zobertura de PSpice ofrece suficiente capacidad para permitir la escritura del archivo de captura para la mayoria de las redes analizadas en este texto. No se supone un conocimiento anterior acerca de paquetes para computadora.

PSpice en el ambiente WINDOWS permite entrar a1 circuit0 en forma esquemitica, el t:ual puede ser analizado desputs con resultados de salida similares a PSpice. A6n se incluyen en el texto algunos programas en BASIC para demostrar las ventajas de conocer un lenguaje tie computaci6n y de 10s beneficios adicionales que surgen de su utilizaci6n.

SOLUCION DE PROBLEMAS

La solucion de 10s problemas es indudablemente una de las habilidades mas dificiles para presentar, desarrollar y dernostrar en un texto. Se trata de un arte que debe ser inuoducido utilizando una variedad de tkcnicas, pero la expenencia y la exposicion son obviamente 10s elementos clave en el desarrollo de estas habilidades. El contenido es en forma esencial una revision de situaciones que ocurren con frecuencia dentro del ambiente de laboratorio. Se presentan algunas ideas sobre como aislar un kea problemktica asi como una lista de las causas posibles. Esto no pretende sugerir que un estudiante se convertira en un experto en la solucion de las redes presentadas en este texto, pero al menos el lector tendra algiin entendimiento de lo que esta relacionado con el proceso de la solucidn.

UTILIZACION DEL TEXT0

En general, el texto e s ~ dividido en dos componentes principales: el analisis en dc y en ac o respuesta en frecuencia. Para algunos colegios la seccion dc es suficiente para un semestre, rnientras que para otros el texto completo puede ser cubierto en un semestre mediante la elec- cidn de temas especificos. En cualquier caso, el presente es un texto que "construye" a pactis de 10s capitulos iniciales. El material superfluo se relega a 10s iiltimos capitulos para evitar el contenido excesivo acerca de un tema particular a1 principio en el nivel de desarrollo. Para cada dispositivo el texto cubre una rnayoria de las configuraciones y aplicaciones importantes. Mediante la election de ejemplos y aplicaciones especificos es posible reducir el contenido de un curso sin perder las caractensticas de construction progresivas del texto. Por tanto, si un instructor siente que un ires especffica es particularmente importante, se ofrece el detalle con el fin de tener una revisidn mas extensiva.

ROBERT BOYLESTAD

LOUIS NASHELSKY

Agradecimientos

Nuestros mas sinceros agradecimientos se deben extender a 10s profesores que han utilizado el texto y han enviado algunos comentarios, correcciones y sugerencias. Tambien deseamos agradecer a Rex Davidson, editor de Prentice-Hall, por mantener unidos 10s tantos aspectos deta- llados de producci6n. Nuestro mas sincero agradecimiento a Dave Garza, editor senior, y a Carol Robison, editor senior de desmollo, de Prentice-Hall, por su apoyo editorial en la sexta edici6n de este texto.

Deseamos agradecer a aquellas personas que han compartido sus sugerencias y evaluacio- nes del presente texto a travCs de sus muchas ediciones. Los comentarios de estas personas nos han permitido presentar Electrhnica: Teorio de Circuitos en esta nueva edicion:

Ernest Lee Abbott Phillip D. Anderson

Al Anthony A. Duane Bailey

Joe Baker Jerrold Barrosse Ambrose Barry

Arthur Birch Scott Bisland

Edward Bloch Gary C. Bocksch

Jeffrey Bowe Alfred D. Buerosse

Lila Caggiano Robert Casiano

Alan H. Czarapata Mohammad Dabbas

John Darlington Lucius B. Day Mike Durren

Dr. Stephen Evanson George Fredericks

F. D. Fuller Phil Golden

Joseph Grabinski Thomas K. Grady

William Hill

Napa College, Napa, CA Muskegon Community College, Muskegon, MI EG&G VACTEC Inc. Southern Alberta Institute of Technology, Calgary, Alberta, CANADA University of Southern California, Los Ange~es, CA Penn State-Ogontz University of North Carolina-Charlotte Hartford State Technical College, Hartford, CT SEMATECH, Austin, TX The Perkin-Elmer Corporation Charles S. Mott Community College.Rint, MI Bunker Hill Community College, Charlestown, MA Waukesha County Technical College. Pewaukee, WI MicroSim Corporation International Rectifier Corporation Montgomery College, Rockville, MD ITT Technical InstiNte Humber College, Ontario, CANADA Metropolitan State College, Denver, CO Indiana Vocational Technical College, South Bend, IN Bradford University, UK Northeast State Technical Community College Humber College, Ontario, CANADA DeVry Institute of Technology, Irving, TX Hartford State Technical College, Hartford, CT Western Washington University, Bellingham, WA ITT Technical Institute

Albert L. Ickstadt Jeng-Nan Juang

Karen Karger Kenneth E. Kent

Donald E. King Charles Lewis

Donna Liverman George T. Mason William Maxwell

Abraham Michelen John MacDougall

Donald E. McMillan Thomas E. Newman

Dr. Robert Payne E. F. Rockafellow

Saeed A. Sbaikh Dr. Noel Shammas

Eric Sung Donald P. Szymanski

Parker M. Tabor Peter Tampas Chuck Tinney

Katherine L. Usik Domingo Uy

Richard J. Walters Julian Wilson Syd R. Wilson

Jean Younes Charles E. Yunghans

Ulrich E. Zeisler

San Diego Mesa College, San Diego, CA Mercer University, Macon, GA Tektronix Inc. DeKalb Technical Institute, Clarkston, GA ITT Technical Institute, Youngstown, OH APPLIED MATERIALS, Inc. Texas Instruments Inc. Indiana Vocational Technical College, South Bend, IN Nashville State Technical Institute Hudson Valley Community College University of Western Ontario, London, Ontario, CANADA Southwest State University, Marshall, MN L. H. Bates Vocational-Technical Institute, Tacoma, WA University of Glamorgan, Wales, UK Southern-Alberta Institute of Technology, Calgary, Alberta, CANADA Miami-Dade Community College, Miami, FL School of Engineering, Beaconside, UK Computronics Technology Inc. Owens Technical College, Toledo, OH Greenville Technical College, Greenville, SC Michigan Technological University, Houghton, MI University of Utah Mohawk College of Applied An &Technology, Hamilton, Ontario, CANADA Hampton University, Hampton, VA DeVry Technical Institute, Woodbridge, NJ Southern College of Technology, Marietta, GA Motorola Inc. IlT Technical Institute, Troy, MI Western Washington University, Bellingham, WA Salt Lake Community College, Salt Lake City, UT

Diodos semiconductores 1

Unas cuantas decadas que han seguido a la introducci6n del transistor, hacia finales de 10s atios, cuarenta, han sido testigo de un cambio asombroso en la industria de la electronica. La miniaturizacion que se ha logrado nos deja sorprendidos de sus alcances. Sistemas completes aparecen ahora sobre una oblea de silicio, miles de veces mas pequeiia que un solo elemento de las redes iniciales. Las ventajas asociadas con 10s sistemas actuales, comparados con las redes de bulbos de 10s aiios anteriores, resultan, en su mayor parte, obvias de inmediato: son mas pequeiios y ligeros, no tienen requerimientos de calentamieuto o disipacion de calor (como en el caso de 10s bulbos), tienm una construccion mas robusta, son mas eficientes y no requieren de un period0 de calentamiento.

La miniaturizacion desarrollada en 10s aiios recientes ha dado por resultado sistemas tan pequefios que ahora el proposito bbico del eucapsulado solo es obtener algunos medios para manipular el dispositivo y asegurar que las conexiones pennanezcan fijas en fonna adecuada en la base del semiconductor. Los limites de la miniaturizaci6n dependen de tres factores: la calidad del material semiconductor, la tCcnica del diseiio de redes y 10s limites de la manufactura y el equipo de procesamiento.

1.2 EL DlODO IDEAL

El primer dispositivo electr6nico que se presenta es el que se denomina diodo, el mas sencillo de 10s dispositivos semiconductores, pero que desempeiia un papel muy importante en 10s sistemas electronicos. Con sus caracteristicas, que son muy sirnilares a las de un intemptor sencillo, aparece en una amplia variedad de aplicaciones, que van desde las m b sencillas a las mas complejas. Adem& de 10s detalles de su construcci6n y caracteristicas, 10s datos y grfi- cas importantes se encontrarin en las hojas de especificaciones y tambikn se estudiarin con objeto de asegurar una comprension de la terminologia que se utiliza, aparte de demostrar la riqueza de la informaci6n que 10s fabricantes suelen proporcionar.

Antes de analizar la construccion y las caractensticas de un dispositivo real, primer0 se considerara el dispositivo ideal para ofrecer una base de comparaci6n. El diodo ideal es nn dispositivo con dos terminales. que tiene el simbolo y caractensticas que se muestran en la figura 1.18 y b, respectivamente.

De manera ideal, un diodo conduciri comente en la direction que define la flecha en el simbolo, y actuad como un circuit0 abierto en cualquier intento por esiablecer coniente en direcci6n opuesta. En esencia:

Las caracteristicas de un diodo ideal son quellas de un interruptor que puede conducir corriente en una sola direccibn.

Fwra 1.1 Diodo ideal: a) simbolo: b) caracteristicas

En la descripci6n de 10s elementos que se presentan a continuaci6n es importante que se definan 10s diferentes simbolos de letms,polaridades de voltajes y direcciones de la corriente. Si la polaridad del voltaje aplicado es consistente con el que se muestra en la figura l .la, las caracteristicas aue deben ser consideradas en la f i m a l .lb es th hacia la derecha del eie vertical. En - case de que se apliqne un voltaje inverso, son pertinentes las caracteristicas hacia la izquierda del eje. Si la comente a tra.vts del diodo tiene la diiecci6n que se indica en la figura 1 .la, la porcion de las caractensticas que deben considerarse es aniba del eje horizontal, mientras que una inver- si6n en la direcci6n requerirfa del empleo de las caractensticas abajo del eje. Para la mayona de las caracteristicas de 10s dispositivos que aparecen en este libro, la ordenada (o eje "y") sera el eje de la corriente, en tanto la abscisa (o eje "x") serA el eje del voltaje.

Uno de 10s parimetros importantes para el diodo es la resistencia en el punto o la region de operaci6n. Si se considera la reg'l6n de conducci6n definida por la direcci6n de ID y polaridad de VD en la figura l . la (el cuadrante superior derecho de la figura 1 .lh), se deduce que el valor de la resistencia directa, RF, segun lo define la ley de Ohm, es

VF R , = - = 0 v

= 0 L2 (corto circuito) IF 2.3, mA,. . ., s61o un valor positivo

donde VF es el voltaje de polarizaci6n directa a travis del diodo e I , es la comente a traves del d ido .

Por ranro, el diodo ideal es un circuiro cerrado para la regibn de conduccibn.

Si ahora se considera la regi6n de potencial negativo aplicado (tercer cuadrante) de la figura I .lb,

V , -5, -20, o cualquier potencial de polarizaci6n inversa R --= R - = m Q (circuit0 ab'ierto)

IR OmA

donde VR es el voltaje inverso a travts del diodo e I , es la comente inversa en el diodo.

Por tanto, el diodo ideal es un circuiro abierro en la regibn de no conduccibn.

En resumen, son aplicables las condiciones que se describen en la figura 1.2.

-+ I, (Limitado por el circuito)

(a)

V~ Circuit0 abieno

+ ID = o

(b)

f Fwra 1.2 a) Estados de conducci6n y b) no conducci6n del diodo ideal seg6n estd determinado por la poiarizaci6n aplicada.

Por lo general, resulta sencillo hasta cieno punto determinar si un diodo se encuentra en la region de conducci6n o de no conducci6n, al observar la diiecci6n de la comente ID que se estahlece mediante un voltaje aplicado. Para el flujo convencional (opuesto al flujo de electrones), si la comente resultante del diodo tiene la misma direcci6n que la punta de la flecha del sfmbolo del d ido , tste estA operando en la regi6n de conducci6n, segun se describe en la figura 1.3a. Si la coniente resultante tiene la direcci6n opuesta, como se muestra en la figura 1.3b, el circuito abierto equivalente es el apropiado.

Capihllo 1 Diodos semiconductores

w 0 0 -+ + ID 10

(a)

Figura 1.3 a) Estados de 0 - Co conducciirn y b) no conducciirn del

C ID = O diodo ideal. segim est& determinado ID por la direcciirn de la coniente

(b) convencional establecida por la red.

Como se indic6 antes, el prop6sito inicial de esta seccion es presentar las caractensticas de un dispositivo ideal para poder compararlas con las caractensticas de la variedad comercial. Segun se avance a travts de las pr6ximas secciones, se deben considerar las siguientes preguntas:

iQub tan cercana serh la resistencia directa o de "encendido" de un diodoprhctico comparado con el nivel0-R deseado?

iEs la resistencia inversa parcial lo suficientemenre grande como para permitir una aproximacibn de circuit0 abierro?

1.3 MATERIALES SEMICONDUCTORES

El termino semiconducror revela por si mismo una idea de sus caractensticas. El prefijo semi suele aplicarse a un rango de niveles situado a la mitad entre dos limites.

El tbrmino conductor se aplica a cualquier material que soporte unflujo generoso de carga, cuando unafuente de voltaje de magnitud limitada se aplica a h.avi.s de sus terminales.

Un aislante es un material que ofece un nivel muy bajo de conducrividad bajo la presibn de unafuente de volraje aplicada.

Un semiconductor, por ranto, es un material que posee un nivel de conductividad sobre algrin punro entre 10s exrremos de un aislaike y un conductor.

De manera inversa, y relacionada con la conductividad de vn material, se encuentra su resistenciaal flujo de lacarga o comente. Esto es,mientras m h alto es el nivel de conductividad, menor es el nivel de resistencia. En las tablas, el tknnino resistividad (p, la letra griega rho) se utiliza a menudo para comparar 10s niveles de resistencia de 10s materiales. En unidades mttr- cas, la resistividad de un material se mide en R-cm o R-m. Las unidades de Q-cm se derivan de la sustituci6n de las unidades para cada cantidad de la figura 1.4 en la siguiente ecuaci6n (derivada de la ecuaci6n bhica de resistencia R = p1lA):

R.4 (Q)(cm2) p = = R-cm (1.1) 1 cm

De hecho, si el irea de la figura 1.4 es de 1 cm2 y la longitud de 1 cm, la magnitud de la A = icmz i = I C ~

resistencia del cubo de la figura 1.4 es igual a la magnitud de la resistividad del material s e g b ngura 1.4 Definicicn de las se demuestra a continuaci6n: untdades metricas de

1 (1 cm) resistividad. I R I = p -= p -- - I p 1 ohms

A (1 cm2)

Este hecho serh de utilidad cuando se comparen 10s niveles de resistividad en 10s anilisis que se presentan enseguida.

En la tabla 1 .I se muestran 10s valores tipicos de resistividad para tres categodas amplias de materiales. Aunque se pueda estar familiarizado con las propiedades eltctricas del cobre y la mica, las caractensticas de 10s materiales semiconductores, germanio (Ge) y silicio (Si), pue-

1.3 Materiales semiconductores

TABLA 1.1 Valores tipicos de resisfivldad

Conductor Sernrconductor Atslonte

p z 104 R-cm p - 50 a-cm (germanio) (cobre) o 5 50 x lo3 R-cm (silicio)

p - 1012 R-crn (mica)

den ser relativamente nuevas. Como se encontrari en 10s capitulos que signen, ciertamente no son 10s linicos dos materiales semiconductores; sin embargo, son 10s que mas interesan en el desarrollo de dispositivos semiconductores. En aiios recientes el cambio ha sido estable con el silicio, pero no asi con el germanio. cuya production alin es escasa.

Observe en la tabla 1.1 el rango tan grande entre 10s materiales conductores y aislantes para la longitud de 1 cm (un bea de l-cmz) de material. Dieciocho lugares separan la colocaci6n del punto decimal de un nlimero a otro. Ge y Si han recibido la atenci6n que tienen por varias razones. Una consideracion mny importante es el hecho de que pueden ser fabricados con un muy alto nivel de pnreza. De hecho, 10s avances recientes han reducido 10s niveles de impureza en el material puro a una parte por cada 10 mil milloms (1 : 10 000 000 000). Es posible que alguien se pregunte si estos niveles de impureza son realmente necesarios. En realidad lo son si se considera que la adici6n de una parte de impureza (del tipa adecuado) por mill6n, en una oblea de silicio, puede cambiar dicho material de un conductor relativamente pobre a un buen conductor de electricidad. Como es obvio, se estb manejando nn espectro completamente nuevo de niveles de comparaci6n. cuando se tram con el medio de 10s semiconductores. La capacidad de cambiar las caractensticas del material en forma significativa a traves de este proceso, que se conoce como "dopado", es otra razon m& por la cual el Ge y el Si han recibido tanta atencion. Otras razones incluyen el hecho de que sus caractensticas pueden alterarse en forma significativa a travts de la aplicaci6n de calor o lnz, una consideracion imponante en el desarrollo de dispositivos sensibles al calor o a la luz.

Algunas de las cualidades linicas del Ge y el Si que se observaron antes se deben a su estructura at6mica. Los itomos de ambos rnateriales forman un patron muy definido que es periodic0 en naturaleza (esto es que continuamente se repite el mismo). A un patron completo se le llama cristal, y a1 arreglo periodic0 de 10s atomos, red crisralina. Para el Ge y el Si el cristal tiene la estructura de diamante de tres dimensiones qne se muestra en la figura 1.5. Cualquier material compuesto so10 de estructuras repetidas de cristal del mismo tipo se denomina estructura de cristal inico. Para 10s materiales semiconductores de aplicacion prictica en el camvo de la electronics. esta caractenstica de cristal unico existe v. ademas. la ~eriodicidad de la estructura no cambia en forma significativa con la adicion de impurezas en el proceso de dopado.

/ Ahora, se examinad la estructura del atomo en si y se observara c6mo se pueden afectar &/'b las caractensticas eltctricas del material. Como se tiene entendido, el dtomo se compone de tres particulas bbicas: el electrbn, elprotbn y el neutrbn. En la red atomica, 10s neutrones y 10s

------- protones forman el nlcleo, mientras que 10s electrones se mueven alrededor del nlicleo sobre una brbira fija. Los modelos de Bohr de 10s semiconductores que se usan con mayor frecuen-

Rgum 1.5 Estructura de un solo cia, el germanio y el silicio, se muestran en la figura 1.6. cristal de Ge y Si. Como se indica en la figura 1.6a, el titorno de germanio tiene 32 electrones en orbita,

mientras que el silicio tiene 14 electrones en varias orbitas. En cada caso, existen cuatro electrones en la orbita exterior (valencia). El potencial @orencia1 de ionizacibn) que se requiere para movilizar cualquiera de estos cuatro electrones de valencia, es menor que el requerido por cualquier otro electron dentro de la estructura. En un cristal puro de germanio o de silicio estos cuatro electrones de valencia se encuentran unidos a cuatro itornos adjnntos, como se muestra en la figura 1.7 para el silicio. Tanto el Ge como el Si son referidos como atomos tetravalentes, porque cada uno tiene cnatro electrones de valencia.

Una unwn de lrtomos fortolecida por el [email protected] de electrones se denomina unibn covalente.

Capitulo 1 Diodos semiconductores

de valencia (4 para cnda "no)

Figura 1.6 Estructura atomica: a) germanio; F e r a 1.7 Union covalente del &torno de b) silicio. silicio.

Si bien la union covalente generari una union m b fuerte entre 10s electrones de valencia y su itomo, aiin es posible para 10s electrones de valencia absorber suficiente energia cinttica por causas naturales, para romper la union covalente y asumir el estado "libre". El tkrmino "libre" revela que su movimiento es muy sensible a 10s campos el6ctricos aplicados, como 10s establecidos por las fuentes de voltaje o cualquier diferencia de potencial. Estas causas naturales incluyen efectos como la energia luminica en la forma de fotones y la energia termica del medio que lo rodea. A temperatura ambiente existen aproximadamente 1.5 x 101° portadores libres en un centimetro clibico de material inbinseco de silicio.

Los materiales intrinsecos son aquellos semiconductores que han sido cuidadosamente refinados para reducir las impurezas a un nivel muy bajo, esencialmente tan puro como se puede obtener a travks de la tecnologia moderna.

A 10s electrones libres localizados en el material que se deben solo a causas naturales, se les conoce como portadores intrlnsecos. A la misma temperatura, el material intrinseco de germanio tendri aproximadamente 2.5 x 1013 transmisores libres por centimetro clibico. La relacion del nllmero de ponadores en el germanio respecto al silicio es mayor de 103 e indica que el germanio es uu mejor conductor a temperatura ambiente. Esto puede ser cierto, aunque en el estado inm'nseco ambos ahn son considerados conductores pobres. Observe en la tabla 1.1 como la resistividad tambien difiere por una relacion de aproximadamente 1000 : 1 con el silicio, teniendo, por tanto, un mayor valor. Por supuesto, Cste debe ser el caso, debido a que la resistividad y la conductividad son inversamente proporcionales.

Un incremento en la temperatura de un semieonductorpuede generar un incremento sustnncial en el niimero & electrones libres en el material.

Seglin aumenta la temperatura desde el cero absoluto (0 K), un nlimero mayor de electrones de valencia absorben suficiente energia ttrmica como para romper la union covalente y contribuir asi a1 n6mero de ponadores libres, seglin se describi6 antes. Este mayor numero de portadores aumentarii el indice de conductividad y generara un menor nivel de resistencia.

Se dice que 10s materiales semiconductores como el Ge y el Si, que mueskran una reduccibn en resistencia con el incremento en la tempemura, tienen un coefciente de temperatura negativo.

Quiza el lector recuerde que la resistencia de casi todos 10s conductores se incrementari con la temperatura. Esto se debe al hecho de que el nivmero de portadores en un conductor no


Rgura 1.8 Niveles de energia: a) niveles discretos en estructuras at6inicas aisladas: b) bandas de conducci6n y valencia de un aislador, semiconductor y conductor.

se incrementard significativamente con la temperatura, pero su patron de vibration con respec- to a una localization relativamente fija aumentard la dificultad para que 10s electrones pasen a travCs de ella. Un increment0 en la temperatura, por tanto, genera un aumento del nivel de resistencia y un coeficiente positivo de temperatura.

1.4 NIVELES DE ENERG~A

En la estructura atomica aislada existen niveles de energia discretos (individuales) asociados con cada electron en una orbits, seglin se muestra en la figura 1.8a. Cada material ten&&, de hecbo, su propio conjunto de niveles de energia permisibles para 10s electrones en su estructura atomica.

Mientras mhs disrante se encuentre el electrbn del nucleo, m y o r es el estado de energia, y cualquier electrbn que haya dejado a su htomo, tiene un estado de energia mayor que cualquier electrbn en la estrucrura atbmica.

Nivel de valencia (capa mds externa)

Segunda nivel (siguiente capa interna)

Ttccer *el (e(c.)

E~WJOES c: ;Ei

Banda de conducci6n "libre'" estab'ecerla Ban& de conducci6n conduction

E 8 > 5 , V

Elecuoner . . . . de valencia

Banda & val-a

Las bandas se naslapan ,

E = 1 1 eV (Si) 2 = 0:67 eV (Ge) 4 = 1.41 eV (GaAs)

Aislante Semiconductor Conductor

Entre 10s niveles de energia discretos existen bandas vacias, en las cuales no pueden aparecer electrones dentro de la estructura at6mica aislada. Cuando 10s atomos de un material se unen para formar la estructura de la red cristalina, existe una interacci6n entre 10s itornos que ocasiona que 10s electrones dentro de una orbita en particular de un atomo tengan ligeras diferencias en sus niveles de energia, respecto a 10s electrones en la misma 6rbita de un dtomo adjunto. El resultado net0 es una expansion de la banda de 10s niveles discretos de estados de energia posibles para 10s electrones de valencia, como se muestra en la figura 1.8b. Observe que existen niveles y estados de energia miximos en 10s cuales se puede encontrar cualquier electron, y una regibnprohibida entre la banda de valencia y el nivel de ionization. Recuerde que la ionizaci6n es el mecanismo mediante el cual un electron puede absorber suficiente


energia para separarse de su estructura at6mica y entrar en la banda de conduccidn. Se observara que la energia asociada con cada electron se mide en electrbn volts (eV). La unidad de medida es adecuada, porque

segun se deriv6 de la ecuacion definida para el voltaje V = WIQ. Q es la carga asociada con un unico electr6n.

Sustituyendo la carga de un electron y una diferencia de potencial de 1 volt en la ecuacion (1.2) se tiene uu nivel de energia referido como un electrbn volt. Debido a que la energia tamb'ikn se mide en joules y que la carga de un electr6n = 1.6 x 10-19 coulomb,

A 0 K o cero absoluto (-273.15 "C), todos 10s electrones de valencia de 10s materiales semiconductores se encuentran en la capa exterior del atomo con niveles de energia asociados con la banda de valencia de la figura 1.8b. Sin embargo, a temperatura ambiente (300 K, 25 OC) un gran numero de electrones de valencia han adquirido suficiente energta para dejar la banda de valencia, y han atravesado la banda de energia vacia definida por E, en la figura 1.8b y entrado a la banda de conducci6n. Para el silicio Eg es de 1.1 eV, para el germanio 0.67 eV y para el arseniuro de galio 1.41 eV. Para el germanio, Es obviamente es menor, y se debe a1 gran numero de portadores en dicho material, comparado al silicio expuesto a temperatura ambiente. Observe que para el aislante la banda de energia es con frecuencia de 5 eV o mL, lo cual lirnita drasticamente el numero de electrones que pueden entrar a la banda de conduccion a temperatura ambiente. El conductor tiene electrones en la banda de conduccion aun a 0 K. Por tanto, es bastante obvio que a temperatura ambiente existan portadores libres mis que suficientes para soportar un gran flujo de carga o comente.

En la secci6n 1.5 encontrari que si ciertas impurezas se aiiaden a 10s materiales semiconductores intrinsecos, ocumran estados de energia en las bandas prohibidas, lo que causari una reducci6n neta en E, para ambos materiales semiconductores y, por consecuencia, tambiCn una mayor densidad de portadores en la banda de conducci6n a temperatura ambiente.

1.5 MATERIALES EXTMNSECOS: TIPO n Y TIPO p

Las caracterfsticas de 10s materiales semiconductores pueden ser alteradas significativamente por la adicion de ciertos atomos de impureza a un material semiconductor relativamente puro. Estas impurezas, aunque s61o haya sido ~ a d i d a 1 parte en 10 millones, pueden alterar en forma suficiente la estructura de la banda y cambia totalmente las propiedades elCctricas del material.

Un material semiconductor que haya sido sujeto alproceso de dopado se &nominu un material extrinseco.

Existen dos materiales extrinsecos de gran importancia para la fabricaci6n de dispositivos semiconductores: el tipo n y el tipop. Cada uno se describirh con detalle mh adelante.

Material tipo n Tanto el material tipo n como el tip0 p se forman mediante la adici6n de un numero predetermi- nado de atomos de impureza al germanio o al silicio. El tipo n se crea a travis de la innoduccion de elementos de impureza que poseen cinco electrones de valencia (pentavalentes), como el antimonio, arsenico y jhsforo. El efecto de estos elementos impuros se indica en la figura 1.9

1.5 NLateriales extrinsecw. tipo n y tipo p

Quinto electr6n de vaiencla del

[ j ( ] ' 1mpur=ra de anurnonlo (Sb)

Fara 1.9 lmpureza de antimonio I '

- en el material tip0 n.

(utilizando el antimonio como impurezaen el silicio). Observe que las cuauo uniones covalentes aiin se encuentran presentes. Existe, sin embargo,un quinto electr6n adicional debido al atomo de impureza, mismo que se encuentra desasociado de cualquier uni6n covalente en particular. Este elecnon restante, unido dtbilmente a su Atomo (antimonio), se encuentra relativamente libre para moverse dentro del recitn formado material tip0 n. Debido a que el itorno de impureza insertado ha donado un electr6n relativamente "libre" a la estructura:

A ins impurezas difundidpr con cinco electrones & valencin se les Uama btoms donores.

Es importante comprender que, aunque un niimero importante de portadores "libres" se han creado en el material tip0 n, 6ste aun es elCctricamente neutral, debido a que de manera ideal el ndmero de protones cargados positivamente en 10s nucleos es todavia igual a1 numero de electrones "libres" cargados negativamente y en 6rbita en la estructura.

El efecto de este proceso de dopado sobre la conductividad relativa se describe mejor a travks del diagrama de bandas de energia de la figura 1 .lo. Observe que un nivel de energia discreto (Ilamado el nivel del donor) aparece en la banda prohibida con un Eg significativamente menor que aquel del material inm'nseco. Aquellos electrones "libres" que se deben a la impureza ariadida se sinIan en este nivel de energia, y tienen menor dificultad para absorber la energia ttrmica suficiente para moverse a la banda de conducci6n a temperatura ambiente. El resultado es que a temperatura ambiente existe un gran niimero de portadores (electrones) en el nivel de conducci6n, y la conductividad del material aumenta en forma significativa. A temperatura ambiente en un material de Si inbinseco existe aproximadamente un electr6n libre por cada 1012 dtomos (uno por cada 109 para Ge). Si el nivel de "dosificaci6n" fuera de 1 en 10 millones (lo7), la proporci6n (10'21107 = 105) indicm'a que la concentraci6n de portadores se ha incrementado en una proporci6n de 100,000 : 1.

Et = 0.05 eV (Si),O.Ol eV(Ge)

Eb como antes Nivel & magia del donor

I3gum 1.10 Efecto de las impurezas del donor sobre la estructura de la banda de energia.

Capfitulo 1 Diodos semiconductores

Material tip0 p El material tipop se forma mediante el dopado de un cristal puro de germanio o de silicio con atomos de impureza que poseen tres electrones de valencia. Los elementos que se utilizan con mayor frecuencia para este proposito son el boro, galio e indio. El efecto de alguno de estos elementos, como el boro sobre el silicio, se indica en la figura 1.1 1.

Figura 1.11 lmpureza de boro en el material tip0 p.

Observe que ahora existe un numero de electrones insuficiente para completar las uniones covalentes de la red cristalina recien formada. A la vacante que resulte se le llama hueco, y esta representado por un pequeiio circulo o signo positivo debido a la ausencia de una carga negativa. Por tanto, la vacante resultante uceptarh con facilidad un electron "libre":

A las impurezas difundidas con tres electrones de valencia se les conoce como atomos aceptores.

El material resultante tip0 p es elkctricamente neutro, por las mismas razones descritas para el material tipo n .

Flujo de electrones cornparado con flujo de huecos El efecto del hueco sobre la conducci6n se muestra en la figura 1.12. Si un elecuon de valencia adquiere suficiente energia cinhtica para romper su union covalente y llena un hueco. entonces se creara un hueco en la union covalerne que libero el electron. Sin embargo, existe una trans- ferencla de huecos hacia la izquierda y de electrones hacia la derecha. seglin se mueswa en la figura 1.12. La direccion que se utillzara en el texto es la del flujo conventional, el cual se indica por la d~reccion del flujo de huecos.

- Flujo de huecor

Fiujo de electrones

Fwra 1.12 Flujo de electrones en funci6n de flujo de huecos

Portadores mayoritarios y minoritarios En el estado intrinseco, el numero de elecuones libres en Ge o en Si se debe so10 a aquellos elecuones en la banda de valencia que han adquirido suficiente energia de las fuentes t6rmicas o Iuminicas para romper la union covalente o a las pocas impurezas que no pudieron eliminarse. Las "vacantes" dejadas a t r b en la estructura de uniones covalentes representan una cantidad muy limitada de huecos. En un material tip0 n , el numero de huecos no ha cambiado de manera significativa de su nivel intrinseco. El resultado neto. por tanto, es que el numero de electrones supera por mucho el numero de huecos. Por esta razon:

En un material tipo n @guru 1 . 1 3 ~ ) al electrbn se le lhma portador mayoritario y el hueco es el portador minoritario.

Para el material tipo p el numero de huecos snpera por mucho el nlimero de electrones, como se muestra en la figura 1.1 3b. Por tanto:

En un material tipo p el hueco es elporfador mayoritario y el electrbn es el portador minoritario.

Cuando el quinto electron de un itomo donor deja a su btomo, el atomo restante adquiere una carga positiva neta: de ahi el signo positivo en la representation del ion donor. Por razones anilogas, el signo negativo aparece en el ion aceptor.

Los materiales tip0 n y p representan 10s bloques de construcci6n bisicos de 10s dispositivos semiconductores. En la siguiente seccion se encontrari que la "union" de un solo material tipo n con nn material tipo p tendri por resultado un elemento semiconductor de imponancia considerable en 10s sistemas electr6nicos.

Tipo n Tip0 p rninoritar~os

ngura 1.13 a) material tip0 n; b) material tipop.

1.6 DIODO SEMICONDUCTOR

En la seccion 1.5 se presentaron tanto 10s materiales tipo n como tipop. El diodo semiconductor se forma con so10 juntar estos materiales (constmidos en la misma base: Ge o Si), segun se muestra en la figura 1.14, utilizando tkcnicas que se describiran en el capitulo 20. En el momento en que son "unidos" 10s dos materiales, 10s electrones y 10s huecos en la region de la unidn se combinan, dando por resultado una falta de portadores en la region cercana a launion.

A esta region de iones positivos y negatives descubierros se le llama region de agoramiento, debido a1 agotamienro de portadores en esta regibn.

Como el diodo es un dispositivo de dos terminales, la aplicacion de un voltaje a travCs de sus teminales permite tres posibilidades: sin polarizacion (V, = 0 V), polarizacion directa (V, > 0 V) y polarizacibn inversa (V, < 0 V). Cada una es una condition que dart4 un resultado que el usuario debera comprender con claridad para que el dispositivo se aplique en forma efectiva.


I,,

Flulo de ponadores mayoritarios

u

(sin polarizaci6n)

Sin polarizacion aplicada (V, = 0 V) Bajo condiciones sin polarizaci6n, cualquiera de 10s portadores minoritarios (huecos) en el material tipa n que se encuentren dentro de la region de agotamiento, pasarin directamente a1 material tipop. Mientras m h cercano se encuentre el portador minoritario a la union, mayor sera la auacci6n de la capa de iones negativos y menor la oposici6n de los iones positivos en la regi6n de agotamiento del material tipo n . Con la idea de que surjan anaisis futuros, se supone qne todos 10s portadores minoritarios del material tipo n que se localizan en la region de agotamiento debido a su movimiento aleatorio pasaran directamente a1 material tipo p. Se puede considerar que alga similar pasa con 10s portadores minoritarias (electrones) del material tipa p. Este flujo de portadores se indica en la figura 1 .I4 para 10s portadores minoritarios de cada material.

Los portadores mayoritarios (electrones) del material tipo n deben sobreponerse alas fuerzas de atraccidn de la capa de iones positivos del material tipo n, y a la capa de iones negativos en el material tipa p , con el fin de migrar hacia el fuea localizada mis alli del kea de agotamiento del material tipop. Sin embargo, en el material tipo n el nhmero de portadores mayoritarios es tan grande que invariablemente habra un pequeiio nhmero de portadores mayoritarios con suficiente energia cinttica para pasar a traves de la region de agotamiento hacia el material tipo p. Una vez mas, la misma consideraci6n se puede aplicar a 10s portadores mayoritarios (huecos) del material tipop. El flujo resultante debido a 10s portadores mayoritarios tambibn se describe en la figura 1.14.

Si se examina con cuidado la figura 1.14, se o b s e ~ a r a que las magnitudes relativas de 10s vectores de flujo son tales que el flujo net0 en cualquier diueccidn es igual a cero. Esta cance- laci6n de 10s vectores se indica por medio de las lineas cruzadas. La longitud del vector que representa el flujo de huecos se dibuj6 en una escala mayor que el flujo de 10s electrones con objeto de demostrar que la magnitud de cada uno no necesariamente debe ser la misma para la cancelacion del flujo, y que 10s niveles de dopado para cada material pueden dar coma resultado un flujo de portadores desigual de electrones y huecos. En resumen:

En ausencia de un voltnje depolarimci6n aplicado, eljlujo neto de la carga en cwlquier direcci6n para un diodo semiconductor es cero.

Figura 1.14 Uni6n pn sin polarizacion externa.

1.6 Diodo semiconductor

Figurn 1.15 Condiciones para un diodo semiconductor sin poiarizaci6n.

Figura 1.17 Condiciones de polarizacion inversa para un diodo semiconductor.

El simbolo para el diodo se repite en la figura 1.15 con las regiones tip0 n y tip0 p asociadas. Observe que la flecha esta asociada con el componente tipo p y la barra con la regi6n de tipo n. Como se indic6, para VD = 0 V , la comente en cualquier direcci6n es 0 mA.

Condicion de polarizaci6n inversa (V, c 0 V) Si un potencial extemo de V volts se aplica a travCs de 1% uni6n p-n de tal forma que la terminal positiva se encuentre conectada con el material tipo n y la terminal negativa estt conectada con el material tip0 p como se muestra en la figura 1.16, el numero de iones positivos en la region de agotamiento del material tipo n se incrementara debido al gran numero de electrones "libres" atraidos por el potencial positivo del voltaje aplicado. Por razones similares, el ndmero de iones negatives se incrementara en el material tipo p. El efecto neto, por tanto, es una ampliacion de la regi6n de agotamiento. Dicha ampliaci6n establecera una barrera de potencial demasiado grande para ser superada por 10s ponadores mayoritarios, ademb de una reducci6n efectiva del flujo de 10s portadores mayoritarios a cero, como se muestra en la figura 1.16.

I p u n Renion de agotamiento I

Figom 1.16 Union pn con polarizaci6n

Sin embargo, el ndmero de portadores minoritarios que estin entrando a la regi6n de agotamiento no cambiaran, y dan como resultado vectores de flujo de portadores minoritarios de la misma magnitud que sin voltaje aplicado, como lo indica la figura 1.14.

A la com'ente que existe bajo las condiciones de polarizacibn inversa se le Uama com'ente de saturacwn inversa, y se representa mediante Is.

La comente de saturaci6n inversa rara vez es mayor que unos cuantos microamperes, con excepci6n de 10s dispositivos de alta potencia. De hecho, en afios recientes se encontr6 que su nivel esta casi siempre en el rango de nanoamperes para dispositivos de silicio, y en el rango de microamperes para el gerrnanio. El ttrmino saturacibn proviene del hecho de que alcanza su maximo nivel con rapidez y no cambia de manera significativa con el increment0 &I potencial de pola1izaci6n inversa, como se muestra en las caractensticas de 10s diodos de la figura 1 .I9 para VD < 0 V. Las condiciones de polarizacion inversa se describen en la figura 1.17 para el sirnbolo de diodo y la uni6n p-n. Observe, en panicular, que la direcci6n de 5 es contra la flecha del simbolo. A su vez, que el potencial negativo esta conectado al material tip0 p y el potencial positivo al material tipo n, y que la diferencia en las literales subrayadas para cada regi6n revela una condici6n de polarizaci6n inversa.

Condici6n de polarizacion directa (VD > 0 V)

Una condici6n de polarizacibn directa o "encendido" se establece a1 aplicar el potencial positivo al material tipop y el potencial negativo a1 material tipo n, como lo rnuestra lafigura 1.18. Por tanto, para mayor referencia:

Un diodo semiconductor tienepolnrizacibn dtrecta cuando se ha establecido la asociacibn tip0 p y positivo y tipo n y negativo.

12 Capitulo 1 Diodos semiconductores

+ I ' - Figura 1.18 UniBn p n con polarizaci611

"'1 directa.

La aplicacion de un potencial de polarizaci6n directa V, "presionarP los electrones en el material tipo n y 10s huecos en el material tipop para que se recombinen con 10s iones cercanos a la union y reducira el ancho de la region de agotamiento como se indica en !a figura 1 .I 8. El flujo de electrones, portadores minoritarios, del material t i p p al material t i p n (y de 10s huecos del material tipo n al material tipo p) no ha cambiado en magnitud (debido a que el nivel de conduccion se encuentra controlado basicamente par el numero limitado de impurezas en el material), pero la reduccion en el ancho de la region de agotamiento ha generado un gran flujo de portadores mayoritarios a traves de la union. Ahora, un electron de material tip0 n "observa" una barrera muy reducida en la union. debido a la pequefia region de agotamiento y a una fuerte atraccion del potencial psitivo aplicado al material tipo p. Mientras se incremente en magnitud la polarization aplicada, la region de agotamien~o continuara disminuyendo su anchum hasta que un flujo de electrones pueda pasar a traves de la union, lo que da como resultado un increment0 exponencial en la comente, como se muestra en la regi6n de polarizacidn diiecta de las caracte-

(V)

Figura 1.19 Caracteristicas del diodo semiconductor de silicio.

1.6 Diodo semiconductor 13

nsticas de la figura 1.19. Observe que la escala vertical de la figura 1.19 esti en miliamperes (aunque algunos diodos semiconductores tend& una escala vertical en amperes), y la escala horizontal en la region de polarizaci6n directa tiene un mhimo de 1 V. Por tanto, en general, el voltaje a traves de un diodo de polarization directa sed de menos de 1 V. Observe tambiin la rapidez con que se incrementa la coniente despues del punto de inflexi6n de la curva de respuesta.

A travLs del empleo de la fisica del estado dl ido se puede demostrar que las caracteristicas generales de un diodo semiconductor se pueden definir mediante la ecuacion siguiente para las regiones de polarizaci6n directa e inversa:

donde IT = comente de saturation inversa K = 11,600 i 11 con q = 1 para Ge y 11 = 2 para Si en niveles relativamente bajos de

comente del diodo (en o abajo del punto de inflexion de la curva) y q = 1 para Ge y Si en mayores niveles de comente del diodo (en la secci6n de crecimiento ripido de la curva)

T, = T, + 273"

En la figura 1 .I9 se ofrece una grifica de la ecuacion (1.4). Si se expande la ecuacion (I A) en la forma siguiente, se puede describir con facilidad el componente de contribuci6n para cada region de la figura 1.19:

Figura 1.21 Condiciones de polarization directa para un diodo semiconductor.

Para valores positivos de VD, el primer tkrtnino de la ecuacion anterior creced con mayor rapidez. y superari el efecto del segundo termino. El resultado seri positivo para 10s valores positivos de VD e I,, y crecera de la misma manera que la funcion y = @,la cud aparece en la figura 1.20. En VD = 0 V, la ecuacion (1.4) se convierte en I, = I,(eO - 1) = If(l - 1) = 0 mA, como aparece en la figura 1.19. Para valores negativos de V,, el primer termino disminuiri ripidamen- te debajo de Is, dando como resultado ID =-I,, que es la linea horizontal de la figura 1.19. La mptura de las caracteristicas en V, = 0 V se debe d l o al cambio drastic0 en la escala de mA a PA.

Observe en la figura 1.19 que la unidad comercial disponible tiene caractensticas que se encuenuan desplazadas a la derecha por unas cuantas dbcimas de un volt. Esto se debe a la resistencia intema del "cuerpo" y a la resistencia externa de "contacto" de un diodo. Cada una contribuye a un voltaje adicional sobre el mismo nivel de coniente, como lo determina la ley de Ohm (V = IR). Con el tiempo, mientras se mejoran 10s metodos de producci6n, esta diferencia disminuiri y las caracteristicas reales se aproximarh a aquellas de la secci6n (1.4).

Es importante observar el cambio en la escala para 10s ejes vertical y horizontal. Para 10s valores positivos de I,. la escala se encuentra en miliamperes y la escala de la comente abajo del eje se calcula en microamperes (o posiblemente nanoamperes). Para VD, la escala para 10s valores positivos esti en dtcimas de volts y para 10s valores negativos la escala es en decenas de volts.

En un principio, la ecuacidn (1.4) parece algo compleja y es susceptible de generar un temor injustificado de que tsta se someted a todas las aplicaciones subsecuentes de diodos. Sin embargo, afortuuadamente en una secci6n posterior se ha16 un n6mero de aproximaciones que eliminari la necesidad de aplicar la ecuacion (I .4) y ofreceri una soluci6n con un minimo de dificultad matemdtica.

Antes de dejar el tema del estado de polarizacidn directa, las condiciones para la conduccion (el estado "encendido") se repiten en la figura 1.21 con 10s requerimientos de polaridad y la direccidn resultante del flujo de portadores mayoritarios. Observe en particular como la direccion de la conduccion concuerda con la flecha en el simbolo (se&n se revel6 para el diodo ideal).

Regi6n Zener Aunque la escala de la figura 1.19 se encuenua en multiplos de diez volts en la region negativa, existe un punto en el cual la aplicacion de un voltaje demasiado negativo d a ~ i por resultado un agudo cambio en las caracteristicas, como lo muestra la figura 1.22. La coniente se incrementa

14 Capitdo 1 Diodos semiconductores

a una velocidad muy rapida en una direccion opuesta a aquella de la regi6n de voltaje positivo. El potencial de polarization inversa que da como resultado este cambio muy drastic0 de las caracteristicas se le llamaporencial Zener y se le da el simbolo V,.

Mientras el voltaje a traves del diodo se increments en la region de polarizaci6n inversa, la velocidad de 10s ponadores minoritarios responsables de la corriente de saturation inversa 1% tambien se incrementaran. Eventualmente. su velocidad y energia cinitica asociada (Wx = : mv') sera suficiente para liberar portadores adicionales por medio de colisiones con otras estructuras atomicas estables. Esto es, se genera6 un proceso de ionizacibn por medio del cual 10s electrones de valencia absorben suficiente energia para dejar su itomo. Dichos portadores adicionales pueden luego ayudar a1 proceso de ionizacion, hasta el punto en el cual se estable- cr una gran corriente de avalancha que determina la region de ruptura de avalancha.

La region de avalancha (V,) se puede acercar al eje vertical a1 incrementar 10s niveles de: dopado en 10s matenales tipo p y tipo n. Sin embargo, mientras VZ disminuye a niveles muy bajos. como -5 V, otro mecanismo llamado ruptura Zener contribuiri con un cambio agudo en la caractenstica. Esto ocurre debido a que existe un fuene campo elictrico en la regi6n de la union que puede superar las fuerzas de union dentro del dtomo y "generar" ponadores. Aunque el. mecanismo de ruptura Zener es un contribuyente si,&icativo s610 en 10s niveles mas bajos de V,, este cambio ripido en la caracteristica a cualquier nivel se denomina regibn Zener, y 10s diodos que: utilizan esta porci6n unica de la caracteristica de una uni6n p-n son 10s diodos Zener. Estos diodos se describen en la secci6n 1.14.

La region Zener del diodo semiconductor descrito se debe evitar si la respuesta de un sistema no dehe ser alterada completamente por el severo cambio en las caractensticas de esta regi6n de voltaje inverso.

El mirrimo potencial de polarizacibn inversa que puede ser aplicado antes de entrar a la region Zener se conoce como voltaje pico inverso (referido simplemente como el valor PZV,por las iniciales en ingl6s de: Peak Inverse Voltage) o PRV, por las iniciales en ing1i.s de: Peak Reverse Voltage).

Si una aplicaci6n requiere de un valor PIV mayor que el de una sola unidad, se deberl conectar en sene un numero de diodos de la misma caracteristica. Los diodos tambikn se conectan de manera paralela para aumentar la capacidad de transpone de comente.

t

Silicio en funcibn de germanio

0 "0

F~gura 1.22 Region Zener.

Los diodos de silicio tienen. en general, un PIV y un valor de comente mas altos, y rangos mas amplios de temperatura que 10s diodos de germanio. Los valores PIV para el silicio pueden encontrarse en la vecindad de 1000 V, mientras que el valor maximo para el germanio esta mas cerca de 10s 400 V. El silicio puede utilizarse para aplicaciones en las cuales la temperatura puede aumentar a cerca de 200 "C (400 O F ) , mientras que el germanio tiene un valor maximo mucho menor (100 OC). Sin embargo, la desventaja del silicio, comparado con el germanio, segun se indica en la figura 1.23, es el mayor voltaje de polarizaci6n directa qne se requiere


Fgun 1.23 Comparacibn de diodos semiconductores de Si y Ge.

para alcanzar la regi6n de conducci6n. este suele ser del orden de 0.7 V de magnitud para 10s diodos de silicio disponibles en el mercado, y 0.3 V para diodos de germanio cuando se redon- dea a la siguiente dtcima. La mayor variation para el silicio se debe, basicamente, al factor q en la secci6n (1.4). Este factor toma pane en la determination de la forma de la curva so10 en niveles de coniente muy bajos. Una vez que la curva empieza su crecimiento vertical, el factor q cae a 1 (el valor continuo del germanio). Esto es evidente por las similitudes en las curvas una vez que el potencial de conduccion se ha alcanzado. El potencial por el cual ocurre este crecimiento se conoce comopotencial de conduccibn de umbral o de encendido. Con frecuencia, la primera letra de un termino que describe una cantidad en particular se usa en la notaci6n para dicha cantidad. Sin embargo, para asegurar un rninimo de confusion con otros ttrminos, como el voltaje de salida (V,, por las iniciales en inglts de: output) y el voltaje de polarization duecta (VF, por la inicial en ingMs de: forward), la notacion VT ha sido adaptada para este libro por la palabra "umbral" (por la inicial en inglts de: threshold).

En resumen:

Obviamente, mientras m8s cercana al eje vertical es la excursion, m b cerca de lo "ideal" esta el dispositivo. Sin embargo. las otras caracteristicas del silicio comparadas con el germanio lo hacen ser el elegido en la mayor parte de las unidades disponibles en el mercado.

Efectos de la temperatura La temperatura puede tener un marcado efecto sobre las caracteristicas de un diodo semiconductor de silicio, segdn se comprob6 mediante un diodo de silicio tipico en la figura 1.24. A pmir de mliltiples experimentos se encontro que:

La corriente de saturacibn inversa serir casi igual a1 doble en magnitudpor cada 10 'C de increment0 en la temperatura.


Flgura 1.24 VariaciOn en las caracteristicas de 10s diodos con el cambio de temperatura.

No es poco frecuente que un diodo de germanio con un i, del orden de 1 o 2 p.4 a 25 OC tenga una comente de fuga de 100 FA = 0.1 mA a una temperatura de 100 OC. Los niveles de comente de esta magnitud en la region de polarization inversa con seguridad cuestionanian la condition deseada de circuito abieno en la region de polarizaci6n inversa. Los valores tipicos de I3 para el silicio son mucho menores que parz el germanio para unos niveles similares de potencia y comente, segun se most16 en la figura 1.23. El resnltado es que afin a mayor temperatura, 10s niveles de I, para 10s diodos de silicio no alcanzan 10s mismos altos niveles que para el germanio, una razon muy importante para qne 10s dispositivos de silicio tengan un nivel significativamente mayor de desarrollo y utilizacidn en el disetio. Fundamentalmente, el equivalente de circuito abierto en la region de polarization inversa es mejor a cnalquier temperatura con silicio en lugar de germanio.

Los niveles de Is aumentan a mayor temperatura con niveles menores del voltaje de umbral, como se muestra en la figura 1.24. Simplemente, al incrementar el nivel de IT en la ecuacion (1.4) obsewe el ripido incremento en la comente del diodo. Desde luego, el nivel de T, tambitn se incrementari en la misma ecuacidn, per0 el mayor valor de I> sobrepasari el menor cambio en porcentaje en TK. Mientras la temperatura mejora las caracteristicas en pola1izaci6n directa, en realidad se convienen en caracteristicas m h "ideales", pero cuando se revisan las hojas de especificacion se encuenm que las temperahwas m L all6 del rango de operaciou normal pueden tener un efecto muy perjudicial en 10s niveles de potencia y corriente m6xima.s del diodo. En la region de pola~izacion inversa, el voltaje de ruptura se incrementa con la temperatura, pero obsewe tambien el incremento no deseado en la coniente de saturaci6n inversa.

Cuando el punto de operation de un diodo se mueve desde una region a otra, la resistencia del diodo tambitn carnbiari debido a la forma no lineal de la curva caractenstica. En 10s siguientes phafos se demostrar6 como el tipo de voltaje o setial aplicado definira el nivel de la resistencia de interts. Se presentah tres niveles diferemes en esta section, pero aparecerh de nuevo cuando se analicen otros dispositivos. Por tanto, es muy importante que su determinacion se comprenda con ciaridad.

1.7 Niveles de resistencia

Resistencia en dc o estiitica La aplicacion de un voltaje dc a un circuit0 que contiene un diodo semiconductor tendri par resultado un punto de operacion sobre la curva caracteristica que no cambid con el tiempo. La resistencia del diodo en el punto de operacibn puede encontrarse con so10 localizar 10s niveles correspondientes de VD e ID coma se muestra en la figura 1.25 y aplicando la siguiente ecuacion:

Los niveles de resistencia en dc en el punto de inflexion y hacia abajo seran mayores que 10s niveles de resistencia que se obtienen para la seccion de crecimiento vertical de las carac- tm'sticas. Coma es natural, 10s niveles de resistencia en la region de polarizacion inversa serin muy altos. Debido a que, par lo regular, 10s ohmetros utilizan una fuente de comente relativamente constante, la resistencia deteminada seri en el nivel de corriente predeteminado (casi siempre unos cuantos miliamperes).

Figura 1.25 Determinaci6n de la resistencia en cic de un diodo en un punto de operaci6n en particular.

EJEMPLO I .I Determine los niveles de resistencia en dc para el diodo de la figura 1.26 en a) ID = 2 mA b) ID = 20 mA c) V D = - l o v

I Fwra 1.26 Ejemplo 1.1

a) En I, = 2 m.4, VD = 0.5 V (de la curva) y


b) En ID = 20 mA, VD = 0.8 V (de la cuma) y

VD 0.8V R - - = - -

D - - 40Q 1, 20 mA

C) En VD = -10 V, ID = -Is = -1 PA (de la curva) y

VD l 0V R - - = - =

D - 10 MQ 1, 1 PA

Es obvio que se sustentan algunos de 10s comentarios anteriores con respecto a 10s niveles de resistencia dc de un diodo.

Resistencia en ac o dintmica A partir de la ecuacion 1.5 y en el ejemplo 1.1 resulta obvio que la resistencia en dc de un diodo es independiente de la forma de la caractenstica en la region que rodea el punto de interis. Si se aplica una entrada senoidal en lugar de una entrada de dc, la situation cambiari por comple- to. La entrada variante desplazara de manera instanthea el punto de operation hacia arriba y abajo en una region de las caractensticas y, por tanto, define un cambio especifico en coniente y voltaje, como lo muestra la figura 1.27. Sin tenet una sefial con variacion aplicada, el punto de operation sena el punto Q que aparece en la figura 1.27, determinado por 10s niveles de dc aplicados. La designacion del punto Q se deriva de la palabra estable (por la inicial en inglCs de: quiescent), que significa "estable o sin variacion".

-.. ...............

Linea langente

............... : h", Q (operaci6n dc)

.........

F m 1.27 Definicibn de la resistencia d inhica o en ac.

Una linea recta dibujada tangencialmente a la c w a a traves del punto Q, como se muestra en la figura 1.28, definiri un cambio en particular en el voltaje, asi como en la coniente que pueden ser utilizados para deterrninar la resistencia en ac o dihmica para esta region en las caracteristicas del diodo. Se debe hacer un esfuerzo para mantener tan pequefio y equidistante como sea posible el cambio en ei voltaje y en la comente a cualquier lado del punto Q. En forma de ecuacion,

donde A significa un cambio finito en la cantidad. (1.6)

Mienuas mayor sea la pendiente, menor sera el valor de AVd para el mismo cambio en Aid y menor sera la resistencia. La resistencia ac en la region de crecimiento vertical de la caracteris- - tics es, por tanto, muy pequefia, mientras que la resistencia ac es mucho m b alta en 10s niveles ~ i ~ a 1.28 Determinacibn de la de coniente bajos. resistencia en ac en un punt0 Q.

1.7 Niveles de resistencia 19

-- ~~ - ~-~

EJEMPLO 1.2 Para las caracteristicas de la figura 1.29: a) Determinar la resistencia en ac en ID = 2 mA. b) Determinar la resistencia en ac en ID = 25 mA. c) Comparar 10s resultados de 10s incisos a y b con las resistencias en dc a cada nivel

AV,, Figura 1.29 Ejemplo 1.2.

30

20

15

I0

5

* 0

a) Para I,, = 2 mA; la lfnea tangente en I,, = 2 mA se dibujo como se muestra en la figura y se eligi6 una excursi6n de 2 mA aniba y abajo de la comente del diodo especificada. En ID = 4 mA; VD = 0.76 V, y en ID = 0 mA; VD = 0.65 V. Los cambios que resultan en la comente y el voltaje son

AI, = 4mA - 0 mA = 4mA

Y AV, = 0.76V - 0.65V = 0.11 V

y la resistencia en ac:

-

> , - - - - - _ _ _ - - _ _ - _ - - - _ - - , -

-

-

b) Para I = 25 mA, la lfnea tangente en ID = 25 mA se dibuj6 como se muestra en la figura D y se eligi6 una excursi6n de 5 mA aniba y abajo de la comente del diodo especificada. En ID = 30 mA, V,, = 0.8 V, y en ID = 20 mA; VD = 0.78 V. Los cambios que resultan en la comente y el voltaje son

1 I }.,', I

J 'b,

AI, = 30rnA - 20mA = 1OmA

AVd = 0.8 V - 0.78 V = 0.02 V

- ~

- - - - - - - - - - - - - - - I l l 1 1 I

0.1 0.2 0.3 0.4 0 5 0.6 0.7 0.8 0.9 1 ii

v,, iv,

y la resistencia ac:


la cual excede por mucho la r, de 27.5 Q. Para ID = 25 mA. VD = 0.79 V y

la cual excede por mucho la r, de 2 R

Se ha encontrado la resistencia dinamica en forma grifica, per0 existe una definicion basica en el ciilculo diferencial que establece:

La derivada de una funcibn en un punto es igual a la pendiente de la linea tangente dibujada en dicho punto.

Por tanto, la ecuacion (1.6), se&n se defini6 en la figura 1.28, consiste, en esencia, encontrar la derivada de la funci6n en el punto Q de operaci6n. Si se encuentsa la derivada de la ecuaci6n general (1.4) para el diodo semiconductor con respecto a la polarizacion diiecta aplicada y luego se inviene el resultado, se tendd una ecuacidn para la resistencia dinrimica o ac en esa regi6n. Es decir, tornando la derivada de la ecuacion (1.4) con respecto a la polarizacion aplicada, se tendri

dl, k - = - (ID + Is) ~ V D TK

siguiendo algunas maniobras biisicas de ciilculo diferencial. En general,ID > Isen la secci6n de pendiente vertical de las caractensticas y

Sustituyendo 0 = 1 para Ge y Si en la seccion de crecimiento vertical de las caractensticas, se obtiene

y a temperatura ambiente

k de tal forma que - - 11,600

- - s 38.93 T~ 298

Invirtiendo el resultado para definir una proportion de resistencia (R = Wr), se obtiene

dV, = 0.026

dl, ID

rd = - (1.7)

GcSi


El significado de la ecuacibn (I .7) debe comprenderse con claridad. fiste implica que la resistencia dinarnica se puede encontrar mediante la sustituci6n del valor de la comente en el punto de operation del diodo en la ecuaci6n. No hay necesidad de tener las caractensticas disponibles o de preocuparse por trazar lineas tangenciales corno se defini6 en la ecuacion (1.6). Sin embargo, es imponante considerar que la ecuacion (1.7) es exacta s61o para valores de I, en la secci6n de crecimiento vertical de la curva. Para valores menores de ID, .rl = 2 (silicio) y el valor obtenido de rd se debe multiplicar por un factor de 2. Para 10s valores pequeiios de ID por abajo del punto de inflexidn de la curva, la ecuacion (1.7) resulta inadecuada.

Todos 10s niveles de resistencia que se han deteminado hasta ahora han sido definidos para la union p-n y no incluyen la resistencia del material semiconductor en si (Ilamada resistencia del cuerpo). y la resistencia que presentan la conexi6n entre el material del semiconductor y el conductor met6lico exterior (Ilamada resistencia del contacto). Estos niveles de resistencia adicionales pueden incluirse en la ecuacidn (1.7) a1 afiadir la resistencia denotada por r, como aparece en la ecuaci6n (1 2). Por tanto, la resistencia r, incluye la resistencia dinamica definida por la ecuaci6n 1.7 y la resistencia r, que reciCn se present6.

ohms (1 .-3)

El factor rB puede tener un rango tipico desde 0.1 R para 10s dispositivos de alta potencia a 2 52 para algunos diodos de baja potencia y prop6sitos generales. Para el ejemplo 1.2 la resistencia ac en 25 mA se calcul6 como 2 Q. Utilizando la ecuaci6n (1.7) se obtiene

La diferencia de aproximadamente 1 Q se debe tomar como una contribution de r,. Para el ejemplo 1.2 la resistencia ac en 2 mA se calcul6 como de 27.5 R. Utilizando la

ecuaci6n (1.7), pero multiplicando por un factor de 2 para esta regi6n (en el punto de inflexi6n de la curva q = 2),

La diferencia de 1.5 Q se debe tomar como una contribucidn debida a rB. En realidad, la determinacion de rd con un alto grado de exactitud de una curva caractenstica

utilizando la ecuaci6n (1.6) es un proceso dificil, y en el mejor de 10s casos 10s resultados deben manejarse con cuidado. En 10s niveles bajos de comente del diodo, el factor r, es lo suficientemente bajo comparado con rd como para permitir que se omita su impacto sobre la resistencia ac del diodo. En 10s niveles altos de comente, el nivel de r, puede acercarse al de rd, per0 debido a que con frecuencia habra otros elementos de resistencia de mucho mayor magnitud en sene con el diodo, a lo largo del libro se supone que la resistencia ac se encuentra determinada s610 por rd y que el impacto de r, se i g n o d a menos que se observe lo contrario. Las mejoras tecnol6gicas de 10s afios recientes sugieren que el nivel de r, continuara disminuyendo en magnitud, y en al@n momento se convertid en un factor que con seguridad no se tomarien cuenta al c o m p a r e con r@

El an6lisis anterior se cent16 s610 en la regi6n de polarizaci6n directa. En la region de polarization inversa se supondra que el cambio en La comente a lo largo de la linea Is es nulo desde 0 V hasta la regi6n Zener, y que la resistencia ac resultante al utilizar la ecuaci6n (I .6) es suficientemente alta como para permitir la aproximacion del circuit0 abierto.

Resistencia en ac promedio Si la seiial de entrada es lo suficientemente grande para producir una g a n excursi6n tal como lo indica la figwa 1.30, a la resistencia asociada con el dispositivo para esta regi6n se le llama resistencia en ac promedio. La resistencia ac promedio es, por definicidn, la resistencia deter-

CapiNlo 1 Diodos semiconductores

figura 1.30 Determinacibn de la resistencia en ac pmmedio entre 10s limites indicados.

minada por una linea recta dibujada entre dos intersecciones establecidas por unos valores maximos y minimos del voltaje de entrada. En forma de ecuaci6n (obdrvese la figura 1.301,

Para la situaci6n indicada por la figura 1.30,

Si la resistencia ac (r,) estuviera determinada por ID = 2 mA, su valor no seria mayor a 5 Q, y si fuera determinada a 17 mA, seria menor. En medio, la resistencia ac haria la transici6n desde un valor alto en 2 mA a1 valor bajo en 17 mA. La ecuaci6n (1.9) defini6 un valor que se considera el promedio de 10s valores ac de 2 a 17 mA. El hecho de que puedautilizarse un nivel de resistencia para tan amplio rango de las caracterfsticas probaa ser bastante 6til en la defini- ci6n de circuitos equivalentes para un diodo en una secci6n posterior.

Tabla resumen La tabla 1.2 se desarroll6 con objeto de reforzar las importantes conclusiones de las ultimas paginas y de hacer enfasis en las diferencias entre 10s diversos niveles de resistencia. Como se indic6 antes, el contenido de esta seccion es el fundamento para gran cantidad de cAlculos de resistencia que se efectuaran en secciones y capitulos posteriores.


TABLA 1.2 Niveles de resistencia

Caracteristicas Delerminacidn Tipo Ecuacibn especiales grafica

DC "D Definida coma unpunfo o R, = - en las caracterisricar

XC AV, 26mV Definida por una Unea 0

-- ' d = - - tangencial en el

dioimica A'd ID punto Q

ac Avd Definida por una lines pmmedio T , = -1 recta enlre 10s lirnites

A'd p u n ~ 0 8 ~ u ~ ~ o de operaci6n

1.8 ClRCUlTOS EQUIVALENTES PARA DIODOS

Un circuito equivalente es una combinacibn de elementos que se eligen en forma adecuada para representar, lo mejor posible, las caracteristicas terminales reales de un dispositivo, sistema o similar en una regibn de operacibn en particular.

En otras palabras, una vez que se define el circuito equivalente, el simbolo del dispositivo puede eliminarse de un esquema, e insertar el circuito equivalente en su lugar sin afectar de forma severa el comportamiento real del sistema. El resultado es a menudo una red que puede resolverse mediante el empleo de ttcnicas tradicionales de analisis de circuitos.

Circuito equivalente de segmentos lineales

Una ticnica para obtener un circuito equivalente para un diodo consiste en aproximar las caracteristicas del dispositivo mediante segmentos lineales, como se muestra en la figura 1.31. Como es natural, al circuito equivalente que resulta se le llama circuiro equivalente de segmen- ros lineales. A partir de la figura 1.3 1 debe resultar obvio que 10s segmentos lineales no resultan ser una duplicaci6n exacta de las caractensticas reales, sobre todo en la region de inflexion de la curva de respuesta. Sin embargo, 10s segmentos resultantes son lo suficientemente cercanos a la cuNa real como para establecer un circuito equivalente, que ofrecera una excelente primera aproximaci6n al comportamiento real del dispositivo. Para la seccion con pendiente del equivalente, el nivel de resistencia ac promed'io que se present6 en la secci6n I .7 es la resistencia que aparece en el circuito equivalente de la figura 1.32, a continuaci6n del dispositivo real. En esencia, define el nivel de resistencia cuando se encuentra en el estado "encendido". El diodo ideal se incluye con el fin de establecer que existe una unica direcci6n de conduction a


Rgura 1.31 Definici6n del circuito equivalente de segmentos lineales mediante el empleo de segmentos de linea recta para aproximar la curva caracteristica.

Figura 1.32 Componentes del circuito equivalente de segmentos lineales

travCs del dispositivo, y se generara una condicdn de polarizaci6n inversa en el estado de circui- to abierto para el dispositivo. Debido a que un diodo semiconductor de silicio no alcanza el estado de conducci6n hasta que VD alcanza 0.7 V con una polarizaci6u directa (se@n se muestra en la figura 1.31), debe aparecer una bateria V, que se opone a la conducci6n en el circuito equivalente segun se muestra en la figura 1.32. La bateria so10 especifica que el voltaje a traves del dispositivo debe ser mayor que el umbral del voltaje de la bateria antes que pueda establecerse la conduccion a travQ del dispositivo en la direccian que dicta el diodo ideal. Cuando se establezca la conduccidn, la resistencia del diodo sera el valor especificado de r,,.

Sin embargo, tenga en cuenta que VTen el circuit0 equivalente no es una fuente de voltaje independiente. Si se coloca nn voltimetro a travis de un diodo aislado encima de una mesa de laboratorio, no se obtendra una lectura de 0.7 V. La baterfa s610 represents el defasamiento horizontal de las caracterkticas que deben excederse para establecer la conducci6n.

Por lo regular, el nivel aproximado de ray puede determinarse a partir de un punto de operaci6n en la hoja de especificaciones (la cual se analizarri en la seccion 1.9). Por ejemplo, para un diodo semiconductor de silicio, si I, = 10 mA (una comente de conducci6n directa en el diodo) a VD = 0.8 V, se sabe que para el silicio se requiere un cambio de 0.7 V antes que haya conduccion y

seghn se obtuvo para la figura 1.30

Circuito equivalente simplificado Para la mayor parte de las aplicaciones, la resistencia ra, es lo suficientemente pequefia como para omitirse en comparaci6n con otros elementos en la red. La eliminaci6n de rav del circuito

1.8 Circuitos equivalentes para diodos

0 VT=0.7V VD

Fagom 1.33 Circuito equivalente simpliiicado para el diodo semiconductor de silicio.

equivalente es la misma que aparece en las caracteristicas del diodo, tal como se muestra en la figura 1.33. Desde luego, esta aproximacion se emplea con frecuencia en el analisis de circuitos semiconductores segrin se demuestra en el capitulo 2. El circuito equivalente reducido aparece en la misma figura. ~ s t e establece que un diodo de silicio con polarization directa en un sistema electr6nico bajo condiciones de dc tiene una caida de 0.7 V a travCs de 61, en el estado de conduction a cualquier nivel de coniente del diodo (desde luego, dentro de 10s valores nominales).

Circuito equivalente ideal Ahora que r , se elimino del circuito equivalente se tomara un paso m&, y se establece que un nivel de 0.7-V puede, a menudo, omitirse, en comparacion con el nivel de voltaje aplicado. En este caso, el circuito equivalente se reduciri a1 de un diodo ideal, tal como lo muestra la figura 1.34 con sus caractensticas. En el capitulo 2 se veri que esta aproximacion suele hacerse sin perjuicio considerable en cuanto a exactitud.

En la industria, una sustituci6n popular para la frase "circuito equivalente de diodo" es modelo de diodo, un modelo que, por definicion, es la representation de un dispositivo, objeto y sistema existente, y asi sucesivamente. De hecho, esta terminologia de sustitucion se em- pleas6 casi de manera exclusiva en 10s capitulos subsecuentes.

Rgura 1.34 Diodo ideal y sus caracteristicas

Tabla resumen

Por claridad, 10s modelos de diodos que se utilizan para el rango de parimetros y aplicaciones de circuito se presentan en la tabla 1.3, con todas sus caracteristicas en segmentos lineales. Cada uno se investigarz4 con mayor detalle en el capitulo 2. Siempre existen excepciones a la regla general, pero es muy cierto que el modelo equivalente simplificado se utilizari con mucha frecuencia en el anilisis de sistemas electr6nicos, rnientras que el diodo ideal es aplicado con mayor regularidad en el anilisis de 10s sistemas de fuente de alimentaci6n donde se localizan 10s mayores voltajes.


TABLA 1.3 Circuitos equivalentes para diodos (modelos)

Tip0 Condiciones Modelo Corocteristicos

Modelo de segmentos lineales

Dispositivo Rrrd " rrr

ideal Err* " "T v,

1.9 HOJAS DE ESPECIFICACIONES DE DIODOS

Los datos acerca de 10s dispositivos semiconductores especfficos suele presentarlos el fabricante de dos maneras. Es comun que consistan s610 de una breve description limitada, a veces de una pagina. De otra forma, es un extenso examen de las caractensticas con sus grrlficas, trabajo artistico, tablas, etc. Sin embargo, en cualquier caso, existen piezas especificas de datos que deben incluirse para una correcta utilization del dispositivo. Estos incluyen:

1. El voltaje direct0 VF (a una comente y temperatura especificadas)

2. La comente directa mixima I, (a una temperatura especificada)

3. La comente de saturation inversa IR (a una comente y temperatura especificadas)

4. El valor de voltaje inverso [PIV o PRV o V(BR), donde BR proviene del ttrmino "mptura" (por la inicial en inglts de: breakdown) (a una temperatura especificada)]

5. El nivel miximo de disipaci6n de potencia a una temperatura en particular

6. Los niveles de capacitancia (seglin se definid en la secci6n 1 .lo)

7. El tiempo de recuperaci6n inverso tr, (como se definirz4 en la secci6n 1.1 1)

8. El rango de temperatura de operation

Dependiendo del tipo de diodo que se considere, tambiin se presentan datos adicionales. como el rango de frecuencia, el nivel de mido, el tiempo de conmutaci6n, 10s niveles de resistencia ttrmica y 10s valores pico repetitivos. Para la aplicaci6n considerada, el significado de: 10s datos, en general, seri claro por sf mismo. Si se proporciona la mkima potencia o el valor nominal de disipacibn, se entiende que este es igual al producto siguiente:

donde ID y V, son la comente y el voltaje del diodo en un punto de operaci6n en particular.

1.9 Hojas de especificaeiones de diodorr

Si se aplica el modelo simplificado para una aplicacidn en particular (un caso frecuente), se puede sustituir VD = V, = 0.7 V para un diodo de silicio en la ecuaci6n (1.10), y determinar la disipacion de potencia resultante para compararla contra el valor de maxima potencia. Es decir,

Figurn 1.35 Caracter is t icas elCctricas d e 10s d i o d o s d e a l to vol taje y ba ja fuga Fairchild BAY73 . BA 129. (Cortesia de Fairchild Camera a n d Ins t rument Corporation.)

A

B

C

D

E

F

G

H

I


DIFL~SION PLANAR DE SILICIO

- ENCAPSULADO DO-35 I

BV ... 125 V (MIN) @ 100 p.4 (BAY731 !

BV ... 200 V (MIN) @ 100 p.4 (BA 129) I

VALORES NOMINALEB MAXIMOS ABSOLUTOS (Nota 1) ~ Ternperaturns

Rango de ternperanria de almaeenamienlo -65°C a +WOQC Temperaura mixima de operaci6o de la mi60 c175OC Temperaura de la cooexi6n +26OeC

Disipaeih de potencia (Nota 2)

Disipaci6o maxima de potencia totd a 25 OC de ambiente

% O N ~ Factorde perdida de disipaci6n de potencia lined (derde 25 OC) 3.33 mWIDC

Voltaje y corriente m&xirnas OD>, 1 0 5 i i i

WIV Voltaje inverso de trabajo BAY73 IOOV -- D ~ A i ",119101*1

BA129 18OV ---- Dl* 0"0,1JI>

lo Comiente rectiticada pmmedio 200 mA ~ IF Comiente directs continua m m . 4 NOTAS

Pico de cornenre direcrarepetitlvo 600 mA concxxoncs dc .ccm cubicno de cobrc ' i C~nexlonrs dorrdnr dlrponibler

i, ,n,J, Pico de comiente de ondadirecta Encapsviado dc vmdrlo rellrdo herm$thcmeno

Aricho de pulro = 1 s I O A 1 PEIO del P ~ ~ Y F I C dcO I 4 grsmor

Arlcho de pulso = 1 fii 4 0 A

CARACTERISTICAS ELI

S~MBOLO

v~

- IR

Bv C

In

CARAC'

Voltaje dir

Comiente I

Volraje de

Capaciranc

-Tiempo dc R, = 1.0 a 100 kR

I I I I I CL = 10 pF, IAN 256

I NOTAS I Estor son vrlores limner robre o r cuale, el Cunczonamscn!~ del dlcdo pvsdc urdsdado. 2 Eslaa son lim~tes de enado cral~lcs. Lnfibrics d e b rcr~onrvlude rohrc ipbcacioner qus lnvolucnn pulror u operncidn con siclo dc t r a b ~ o bajo.

Una copia exacta de 10s datos proporcionados por Fairchild Camera and Instrument Corporation para sus diodos de alto voltaje y baja fuga BAY73 y BA 129 aparece en las figuras 1.35 y 1.36. Este ejemplo representaria la lista extensa de datos y caracteristicas. El tkrmino recrijicador se aplica a un diodo cuando se emplea con frecuencia en un proceso de rectijicacibn. mismo que se describiri en el capitulo 2.

CURVAS CARACTERISTICAS ELECTRICAS T~PICAS a 25 "C temperatura ambiente a menos que se observe lo contrario

VOLTAJE INVERSO CONTRA CORRIENTE INVERSA

CORRIENTE INVERSACONTRA COEFICIENTE DE TEMPERATURA

CAPACITANCIACONTRA VOLTAJE INVERSO

IMPEDANCIA DIKAMICA CONTRA CORRIENTE DIRECTA

V, - Vollale invcrro - volts 7, - Temperaruia ambienre - *C RD - lmpedancia dinarnica - I2

2 0 - 2 300 0 - " - :P 200 M m. .- a a loo

Figura 1.36 Caracteristicas tBrmicas de 10s diodos d e alto voltaje Fairchild BAY73 BA 129. (Cortesia d e Fairchild Camera and Instrument Corporation.)

CORRIENTE RECTIFICADA PROMEDIO Y C8ORRIENTE DIRECTA CONTRA TEMPISRATURA AMBIENTE

500

400

300 2 - - .: zoo 3 q 1 100

0 0 25 50 75 100 125 150 175 200

T, - Temperatura ambienre - "C

1.9 Hojas de especificaciones de diodos

Las Areas especificas de las hojas de datos se resaltaron en gris con una letra de identificacion comspondiente a la descripci6n siguiente:

A: Los voltajes minimos de polarizacidn inversa (PIV) para cada diodo a una comente de saturaci6n inversa especificada.

B: Caracterfsticas de temperatura segun se indican. Observe el empleo de la escala Celsius y un amplio rango de utilizaci6n [recuerde que 32 "F = 0 "C = congelamiento (H,O) y 212 "F = 100 O C = ebullici6n (H,O)].

C: Nivel de disipaci6n de potencia mrixima P, = VD I, = 500 mW. El valor de potencia mkima disminuye a una proportion de 3.33 mW por grado de increment0 en la temperatura arriba de la temperatura ambiente (25 "C), segun se indica con claridad en la curva de phrdida de disipacion de potencia en la figura 1.36.

D: Comente diiecta continua mixima = 500 mA (observe I, en funcion de la temperatura en la figura 1.36).

E: El rango de valores de VF en 1, = 200 mA. Observe que excede VT= 0.7 V para ambos dispositivos.

F: El rango de valores de VFen I, = 1.0 mA. En este caso, observe como 10s limites su- periores se encuentran alrededor de 0.7 V.

G: En VR = 20 V y una temperatura de operacion tipica 1, = 500 nA = 0.5 pA, mientras que a un voltaje inverso mayor I, cae a 5 nA = 0.005 MuA.

H: El nivel de capacitancia entre las terminales es aproximadamente de 8 pF para el diodo BAY73 en VR = V, = 0 V (sin polarizaci6n) y con una frecuencia aplicada de 1 MHz.

I: El tiempo de recuperation inverso es 3 ps para la lista de condiciones de operacion

. .

En algunas de las curvas de la figura 1.36 se utiliza una escala loganantmica. Una breve investigaci6n de la seccidn 11.2 debe ay udar a la lectura de las grificas. Observe, en la figura superior izquierda, la manera en que V, se increment6 desde cerca de 0.5 V a mas de 1 V, mientras IF aumento de 10 pA a mris de 100 mA. En la figura inferior se encuentra que la comente de saturacion inversa cambia un poco con 10s cambios crecientes de VR, per0 permanece en menos de 1 nA a temperatura ambiente hasta VR = 125 V. Sin embargo, como se aprecia en la figura adjunta, la corriente de saturacion inversa se increments con rapidez con el aumento en la temperatura (tal como se pronostic6 antes).

En la fignra superior derecha se observa c6mo disminuye la capacitancia con el incremen- to en el voltaje de polarizaci6n inversa, y en la figura inferior se puede ver que la resistencia ac (rd) es s610 cercana a 1 Q en 100 mA y aumenta a 100 Q en comentes menores de 1 mA (segun se esperaba a partir del antilkis en secciones anteriores).

La comente rectificada promedio, la comente directa pic0 repetitiva y la comente de sobrecarga pico, como aparecen en la hoja de especificaciones, se definen de la manera siguiente:

1. Corrienre rectificada promedio. Una seiial rectificada de media onda (descrita en la sec- ci6n 2.8) tiene un valor promedio definido por Iav = 0.318 $,,. El valor de la comente promedio es menor que las comentes directas continuas o pic0 repetitive, porque una forma de onda de comente de media onda tendra valores instantaneos mucho m h altos que el valor promedio.

2. Corriente directapico reperirivo. kste es el valor maxim0 instanthe0 de la comente directa repetitiva. Observe qne deb'ido a que se encuentra en este nivel durante un breve periodo, su nivel puede ser superior a1 nivel continuo.

3. Corriente de sobrecarga pico. En ocasiones, durante el en- y otros factores similares, ex i s t i h comentes muy alas a uavCs del dispositivo durante breves infervalos de tiempo (que no son repetitivos). Este valor nominal define el valor miximo y el interval0 de tiempo para tales sobrecargas del nivel de comente.

Mientras m h se esta en contact0 con las hojas de especificaciones, &as se volverin mas "amistosas", en particular cuando el impacto de cada partimetro se comprende con mayor claridad para la aplicacion que se este investigando.

1.10 CAPACITANCIA DE TRANSICION Y DIFUSION

Los dispositivos electr6nicos son inherentemente sensibles a las frecuencias muy altas. Casi todos 10s efectos relatives a la capacitancia pueden omitirse a bajas frecuencias, debido a que su reactancia Xc = 1RrlfC es muy grande (equivalente a circuit0 abierto). Sin embargo, esto no se puede ignorar a frecuencias muy altas. Xc seri lo suficientemente pequefio debido a1 alto valor de fpara presentaruna trayectoria de "corto" de bajareactancia. En el diodo semiconductor p-n existen dos efectos de capacitancia que deben considerarse. Ambos tipos de capacitancia se encuentran presentes en las regiones de polarization directa y polarizacion inversa, pero una sobrepasa a la otra de tal manera que en cada region solo se consideran 10s efectos de una sola capacitancia.

En la regibn de polarizacibn inversa se tiene la capacitancia de la regibn de transicihn o de agotamiento (C,), mientros que en la regibn de polarizacion directa se tiene la capacitancia de difGibn (Cd o de almacenahiento.

Recuerde que la ecuacion bbica para la capacitancia de un capacitor de placas paralelas esta definida por C = €Aid, donde r es la permitividad del dielectrico (aislante) entre las placas de h a A separada por una distancia d . En la region de polarization inversa existe una regi6n de agotamiento (libre de portadores) que, en esencia, se comporta como un aislante entre las capas de carga opuesta. Debido a que el ancho de esta regi6n (d) se incrementara mediante el aumento del potencial de polarizacion inversa, la capacitancia de transici6n que resulta dis- minnir&, como lo muestra la f i p r a 1.37. El hecho de que la capacitancia es dependiente del potencial de polarizacion inverso aplicado, tiene aplicacion en numerosos sistemas electr6- nicos. De hecho, en el capitulo 20 se presentari un diodo cuya operation depende totalmente de este fendmeno.

Aunque el efecto descrito tambien se encontrara presente en la region de polarizaci6n directa, Cste es mucho menor que un efecto de capxitancia directamente dependiente de la velocidad a la que la carga es inyectada hacia las regiones justo afuera de la region de agotamiento. El resultado es que niveles crecientes de comente resultarin en niveles crecientes de la capacitancia de difusion. Sin embargo, 10s niveles crecientes de comente resultan en niveles reducidos de resistencia asociada (lo cual se demostrad mas adelante), y la constante de tiempo resultante (T= RC), misma que es rnuy importante en las aplicaciones de alta velocidad, porque no se hace excesiva.

Fwra 1.37 Capacitancia de transicidn y de difusi6n en funci6n de la polarizaci6n apiicada para un diodo de silicio.

1.10 Capacitancia de transition y difusi6n

Rgura 1.38 Se incluye el efecto de la capacitancia de transiciirn ode difusion en el diodo semiconductor.

Los efectos de la capacitancia que se describieron antes se encuentran representados por un capacitor en paralelo con el diodo ideal, se@n se muestra en la figura 1.38. Sin embargo, para 1as aplicaciones de baja o mediana frecuencia (except0 en el irea de potencia), por lo regular, el capacitor no esti incluido en el simbolo del diodo.

1.1 1 TIEMPO DE RECUPERACION INVERSO

Existen ciertas partes de datos que, por lo general, presentan 10s fabricantes en las hojas de especificaciones de diodos. Una de estas cantidades que todavia no se ha considerado es el tiempo de recuperation inverso, y se denota mediante 5,. En el estado de polarizaci6n directa, se mostro antes que existe un gran nhmero de electrones del material tipo n que pasan a travts del material tipo p, y un gran numero de huecos en el tipo n , lo cual es un requisito para la conducci6n. Los electrones en el tipo p y 10s huecos que se difunden hacia el material tip0 n establecen un gran nhmero de portadores minoritarios en cada material. Si el voltaje aplicado se invierte para establecer una nueva situaci6n de polarization inversa, idealmente se desem'a ver que el diodo cambia de forma instantanea, del estado de conduccion a1 de no conduccion. Sin embargo, debido a que un gran nhmero de portadores minoritarios se localizan en cada material, la comente del diodo se invertiri como se muestra en la figura 1.39, y permaneceri en este nivel susceptible de ser medido dwante un tiempo is (tiempo de almacenamiento) que requieren los portadores minoritarios para retomar a su estado de portadores mayoritasios dentro del material opuesto. En esencia, el diodo permaneceri en el estado de circuit0 cerrado con una comente I,nversa determinada por 10s parhetros de la red. En a l g h momenta, una vez que ha pasado esta fase de almacenamiento, la coniente se reducira en nivel hasta llegar a aquel asociado con el estado de no conduccion. Este segundo period0 se denota mediante r, (intewa- lo de transici6n). El tiempo de recuperation inversa es la suma de estos dos intewalos: t,, = is

+ r, . Naturalmente, es una consideracion importante en las aplicaciones de conmutacion de alta velocidad. Casi todos 10s diodos de conmutacion disponibles en el mercado tienen un r,, en el rango de unos cuantos nanosegnndos hasta 1 ps. Sin embargo, hay unidades disponibles con un r_ de solo unos cuantos cientos de picosegundos (10-12).

Cambio de estado (encendido-spasado) 'dimcu I / requcndo en I = r , .

I I

.;,,:, - .

Fwra 1.39 Definici6n del tiempo de recuperaci6n inverso.

1.12 NOTACION DE DIODOS SEMICONDUCTORES

La notacion que mas se suele utilizar para 10s diodos semiconductores se presenta en la figura 1.40. Para la mayor pane de 10s diodos cualquier marca, como un punto o banda, seghn lo muestra la figura 1.40, aparece en el extremo del citodo. La terminologia inodo y c$odo es una herencia de la notacion de bulbos. El hod0 se refiere a un potencial mayor o positivo y el citodo se refiere a una terminal a un potencial mb bajo o negativo. Esta combinaci6n de niveles de polarizaci6n dara por resultado una condici6n de polarizaci6n directa o "encendido" para el diodo. En la figura 1.41 aparecen varios diodos semiconductores disponibles en el mercado. Algunos detalles de la consmcci6n real de dispositivos,como 10s que aparecen en la figura 1.41, se explican en 10s capitulos 12 y 20.

Figura 1.40 Notacion de los diodos semiconductores.

Fwra 1.41 Varios tipos de diodos de union. [a) Cortesia de Motorola Inc.; y b) y c) Cortesia de International Rectiiier Corporation.]

1.13 PRUEBA DE DIODOS

La condiciirn de un diodo semiconductor se puede determinar con rapidez utilizando: 1) un mnltimetro digital (DDM, por las iniciales en inglCs de: digital display meter) con unafuncibn de ver6cacibn de diodos, 2) la seccibn de medicibn de ohms de un multimetro,~ 3 ) un trazador de curvas.

Funcion de verificacion de diodos En la figura 1.42 se ilustra un multimetro digital con capacidad de verificacion de diodos. Observe el pequefio simbolo de diodo en la parte inferior del selector. Cuando se coloca en esta posicion y se conecta como se muestra en la figura I A3a, el diodo debe estar en encendido", y la pantalla indicari el voltaje de polarization directa tal como 0.67 V (para Si). El medidor tiene una fuente intema de coniente constante (cercana a 2 mA) que definira el nivel de voltaje, como se muestra en la figura 1.43b. Una indicacidn OL al conectar como en la figura 1.43a revela un diodo abierto (defectuoso). Si las conexiones se encuentran invertidas, debe resultar una indicaci6n OL debido a la equivalencia de circuit0 abierto que se espera para el diodo. Por tanto, en general, una indication OL en ambas direcciones es indicativa de un diodo abieno o defectuoso.

1.13 Prueba de diodos

Figura 1.42 Multimetro digital con capacidad de verificaci6n de diodos. (Cortesia de Comoutronics Technology. Inc.)

(Ohmetro1 R relarivarnenre baja

~ermina l mja Terminal negra ,.*I 1 1 ,COMl

+ U -

Terminal negra Terminal roja

U +

Figura 1.44 Verificacion de un diodo rnediaa!e un 6hrnetro.

Prueba con un 6hmetro

0.67 V "D

Egura 1.43 Verificacion de un diodo en el estado

(b l de polarizaci6n directa.

En la seccion 1.7 se encontr6 que la resistencia en polarization directa para un diodo semiconductor es bastante baja comparada con el nivel de polarizaci6n inversa. Por tanto, si se mide la resistencia de un diodo utilizando las conexiones que se seiialan en la figura 1.44a, se puede esperar un nivel relativamente bajo. La indicacion resultante en el ohmetro seri una funci6n de la comente establecida por la bateria intema a travks del diodo (a menudo 1.5 V) por el circnito del ohmetro. Mientras mis alta sea la comente, menor sera el nivel de resistencia. Para la situaci6n de polarizaci6n inversa la lectura debe ser bastante alta, reqniriendo, tal vez, de una mayor escala de resistencia en el medidor, segun se indica en la figura 1.44b. Una lectura alta en la resistencia en ambas direcciones indica con claridad una condici6n abierta (dispositivo defectuoso), mientras que una lectura muy baja de la resistencia en ambas direcciones quiz6 indique un dispositivo en corto.

Trazador de curvas El trazador de curvas de la figura 1.45 puede desplegar las caractensticas de una gran cantidad de dispositivos, incluyendo el diodo semiconductor. A1 conectar el diodo en forma adecuada a1 tablero de pruebas en la pane central e inferior de la unidad y ajnstando 10s controles, se puede

P 0 s,,, por dlvlrlbn 0 Rgura 1.46 Respuesta del

trazador de curvas para el diodo de silicio 1N4007.

obtener una imagen en la pantalla como la de la figura 1.46. Observe que la escala vertical es de 1 d l d i v , lo que da por resultado 10s niveles indicados. Para el eje horizontal, la escala es de 100 mvldiv, lo que da por resultado 10s niveles de voltaje que se indican. Para un nivel de 2-mA, como se defini6 para un DDM,el voltaje resultante seria de 625 mV = 0.625 V. Aunque, en principio, el instrumento parece ser muy complejo, el manual de instmcciones y algunos momentos de contact0 revelariin que 10s resultados deseados por lo general se pueden obtener sin mucho esfuerzo y tiempo. El mismo instrumento apareceri en mas de una ocasi6n en 10s capitulos subsecuentes, a medida que se investigan las caracteristicas de diversos dispositivos.

",

1.14 DIODOS ZENER

La region Zener de la figura 1.47 se analiz6 con cierto nivel de detalle en la seccion 1.6. La caractenstica cae de manera casi vertical en un potencial de polaizaci6n inversa denotado como VZ. El hecho de que lacurva caiga abajo y lejos del eje horizontal, en vez de aniba y lejos . para la region positiva VD, revela que la comente en la region Zener tiene una direcci6n opues- ~ i g ~ ~ ~ 1.47 ~ e v i ~ i 6 ~ de la regi6n ta a aquella de un diodo con polaizaci6n directa. Zener

1.14 Diodos Zener 35

Figura 1.48 Direcci6n de la conduccion: a) diodo Zener: b) diodo semiconductor

Figura 1.49 Circuito equivalente de Zener: a) completo: b) aprorimado.

Esta region de caracteristicas unicas se utiliza en el disefio de 10s diodos Zener, 10s cuales rienen el simbolo grafico que aparece en la figura 1.48a. Tamo el diodo semiconductor como el diodo Zener se presentan uno a1 lado de otro en la figura 1.48 con objeto de asegurar que la direction de la conduccion se comprenda con todo detalle junto con la polarizaci6n requerida del voltaje aplicado. El diodo semiconductor, en el estado "encendido", soportara una comen- re en la direccion de la flecha en el simbolo. Para el diodo Zener la direction de la conduccion es ilpuesta a lade la flecha sobre el simbolo, de acuerdo con el comentario en la introducci6n de esta seccion. Observe, a su vez, que la polarization de V, y de VZ son iguales. como si se hubieran obtenido en caso de que cada uno hubiera sido un elemento resistive.

La localizacion de la region Zener puede controlarse mediante la variation de 10s niveles de dopado. Un increment0 en el dopado, que produzca un aumento en el ndmero de impurezas agregadas, disminuira el potencial Zener. Los diodos Zener se encuentran disponibles con potenciales Zener desde 1.8 hasta 200 V, con rangos de potencia desde hasta 50 W. Debido a su capacidad para soportar mayor temperatura y comente. por lo general en la manufactura de 10s diodos Zener se prefiere silicio. El circuito equivalente completo del diodo Zener en la regi6n Zener, incluye una pequeea resistencia dinimica y una bateria igual al potencial Zener, como se muestra en la figura 1.49. Sin embargo, para todas las aplicaciones siguientes se debera suponer como primera aproximacion que las resistencias son de magnitudes mucho mayores que la resistencia Zener equivalente, y que el circuito equivalente es el que se indica en la figura 1.49b.

En la figura 1.50 se muestra un dibujo mas grande de la region Zener con objeto de pemitir una descnpci6n de 10s datos con el nombre Zener que aparecen en la tabla 1.4 para un diodo Fairchild IN961 de 500-mW y 20%. El termino "nominal" asociado con VZ indica que se trata de un valor tipico promedio. Dehido a que se trata de un diodo de 20%, se puede esperar que el

I z , = 32 mA

Figura 1.50 Caracteristicas de prueba de Zener (Fairchild 1N961).

TABLA 1.4 Caracte~Ssticas elkchicas (25'C de temperatura ambiente, a meuos que se observe lo contrario) - -

Voifa/e lmpedancio Impedancia Corrienfe Conienfe Zener C~mrriente d inhica m6xima de inuersa Volfaje reguladora Coeficienfe

nominai, de pmeba, m&ima punfo de inflexi6n m&ima de prueba m&ima de temperaturn ~ i p o "I 'zr ZZT 0 'm 2 ~ x 0 1, IR 0 VR "R 'm tipico Jedec Or) (mA) @I (mA) 0'4 orI (mA) (%IoC)

IN961 I 0 12.5 8.5 700 0.25 10 7 .2 32 1-0.072

36 Capitulo 1 Diodos semiconductores

potencial Zener varie cerca de 10 V ?E 20% o entre 8 y 12 V en su rango de aplicacion. TambiCn se encuentran disponibles diodos de 10% y 5% con las mismas especificaciones. La comente de prueba IZ,es la definida por el nivel f de potencia y Z, es la impedancia dinamica en este nivel de cornente. La maxima impedancia del punto de inflexion ocurre en la comente del puntn de inflexion de I,,. La corriente de saturation inversa se alcanza en un nivel particular de potencia. e IZ , represents la corrjente maxima para la unidad de 20%.

El coeficiente de temperatura refleja el cambio porcentual en V, con respecto a la temperatura. ~ s t a se define por la ecuaci6n

donde AVZes el cambio que resulta en el potencial Zener debido a la variacion de la temperatura. Observe en la figura 1.5 1 que el coeficiente de temperatura puede ser positivo, negativo, o incluso hasta cero para diferentes niveles Zener. Un valor positivo reflejana un incremento en VZ con un aumento en la temperatura, mientras que un valor negativo daria como resultado la disminuci6n en el valor con un incremento en la temperatura. Los niveles de 24 V, 6.8 V. y 3.6 V se refieren a tres diodos Zener que tienen estos valores nominales dentro de la misma familia Zener como el IN961. Naturalmente. la curva para el IN961 de 10 V caeria entre las curvas de 10s dispositivos de 6.8 V y 24 V. Regresando a la ecuaci6n (1.12), T, es la temperatura a la cual se ofrece V, (por lo regular la temperatura ambiente. 25 "C), y T, es el nuevo nivel. El ejemplo 1.3 demostrari el empleo de la ecuaci6n (1.12).

Coefieiente de temperatura contra Irnpedancia dinsmica corilente Zener contra forriente Zener

"..- 0.01 0.05 0 1 0.5 I 5 10 50 100 0.1 0.2 0.5 I 2 5 10 20 50 100

Corrienrr Zener. I, - (mA) Colriente Zener. I , - (mA)

Figura 1.51 Caracteristicas elkctricas para un diodo Zener Fairchild de 500 mW. (Cortesia de Fairchild Camera and Instrument Corporation.)

Deteminar el voltaje nominal para un diodo Zener Fairchild IN961 de la tabla 1.4 a una EJEMPLO 1 3 temperatura de 100 OC.

1.14 Diodos Zener

-- -

Los valores sustituidos a partir de la tabla 1.4 generan

S. debido a1 coeficiente de temperatura positivo, un nuevo potencial Zener, definido por V;, es

V ; = V, + 0.54V

= 1054 V

La va~iacidn en la impedancia dinamica (fundamentalmente, su resistencia en serie) con la comente aparece en la figura 1.5 lb. Una vez mas, el Zener de 10 V surge entre 10s Zeners de 6.8 V y de 24 V. Observe que mientras m&s grande es la col~iente (o mienuas mas aniba se estC en el eje vertical de la figura 1.47), menor sera el valor de la resistencia. Observe igualmente que cuando se cae abajo del punto de inflexi6n de la curva, la resistencia se incrementa a niveles significativos.

La identificaci6n de la terminales y el encapsulado para una variedad de diodos Zener aparece en la figura 1.52. La figura 1.53 es una fotografia de diversos dispositivos Zener. Observe que su aspect0 es muy similar al diodo semiconductor. Algunas &eas de aplicacidn del diodo Zener se examinarin en el capitulo 2.

Figura 1.53 Diodos Zener. (Cortesia de Siemens Corporation.)

1.15 DIODOS EMISORES DE LUZ

El aumento en el uso de pantallas digitales en las calculadoras, relojes y todo tipo de instn- mentos ha contribuido a generar el muy considerable inter& que hoy en dia existe respecto a las esuucturas que emiten luz cuando se polarizan en forma apropiada. En la actualidad, 10s dos tipos que se utilizan con mas frecuencia para llevar a cab0 esta funcion son el diodo emisor de luz (LED, por las iniciales en inglCs de: light emitting diode) y lapantalla de cristal liquido (LCD, por las iniciales en inglts de: liquid crystal display). Debido a que el LED entra


en la familia de 10s dispositivos de union p-n, se estudiara en este capitulo y algunas de sus redes se estudiaran en 10s capitulos siguientes. La pantalla LCD se describe en el capitulo 20.

Como su nombre lo indica, el diodo emisor de luz (LED) es un diodo que emite luz visible cuando se energiza. En cualquier uni6np-n con polarizacion directa existe, dentro de la estructura y en fotma primaria cerca de la union. una recombinacion de huecos y electrones. Esta recombinacion requiere que la energia que posee un electron libre se transfiera a otro estado En todas las uniones p-n de semiconductor, pane de esta energia se emite como calor y otra pane en forma de fotones. En el silicio y el germanio el mayor porcentaje se genera en forma de calor y la luz emitida es insignificante. En otros materiales. como el fosfuro arseniuro de galio (GaAsP) o fosfuro de galio (Gap). el numero de fotones de energia de luz emitida es suficiente para crew una fuente de luz muy visible.

Alproceso de emision de luz mediante la aplicacibn de una fuente de energia eli.ctricu se le llama electroluminiscencia.

Como se muestra en la figura 1.54 con su simbolo grifico, la superticie conductora conectada at material p es mucho mas pequeiia, con objeto de permitir la emision de un numero miximo de fotones de energia luminica. Observe en la figura que la recornbinacion de 10s portadores inyectados debido a la union con polarizacion d'directa genera luz, que se emite en el lugar en que se da la recombinaci6n. Puede haber, desde luego, alguna absorci6n de 10s paquetes de energia de 10s fotones en la superficie misma, per0 un gran porcentaje se encuenua disponible para salir, segun se muestra en la figura.

La apariencia y caractensticas de una limpara subminiatura de estado s6lido de gran eficiencia que fabrica Hewlett-Packard aparece en la figura 1.55. Observe, en la figura 1.55(b). que la comente pic0 directa es de 60 mA con 20 mA de comente directa promedio tipica. Sin embargo, las condiciones de prueba que se enumeran en la figura 1.55(c) corresponden a una comente directa de 10 mA. El nivel de V, bajo condiciones de polarizaci6n directa se indica como V, y se extiende de 2.2 a 3 V. En ouas palabras, se puede esperar una comente de operaci6n tipica de aproximadamente 10 mA a 2.5 V para una buena emisi6n de luz.

Aparecen dos cantidades que aun no se han identificado bajo el encabezado de caractensticas eltctricas lopticas a T, = 25 O C . Estas son la intensidad luminica axial (Iv) y la eficiencia Iuminica (q,). La intensidad de la luz se mide en candelas. Una candela emite un flujo de luz de 4rrlfimenes y establece una iluminaci6n de 1 candela pie en un irea de 1 pie cuadrado a 1 pie de la fuente de luz. Aunque esta description quizi no ofrezca una comprension clara de la candela como unidad de medida, su nivel bien puede compararse entre dispositivos similares. El t6rmino eficncia es, por definicion, una medida de la capacidad de un dispositivo para generar un efecto deseado. Para el LED, este es el cociente del numero de lumenes generados por watt aplicado de energia electrica. Esta eficiencia relativa esti definida por la intensidad

ngura 1.54 a) Proceso de electroluminiscencia en el LED; b) simbolo grafico.

luminica por unidad de corriente, seghn se muestra en la figura 1.552. La intensidad relativa de cada color contra la longitud de onda se muestra en la figura 1.55d.

Debido a que el LED es un dispositivo de unionp-n, tendra una caracteristica en polarizaci6n directa (figura 1.55e) similar alas curvas de respuesta del diodo. Observe el increment0 casi lineal en la intensidad luminica relativa con corriente directa (figura 1.550. La figura 1.55h revela que mientras mL larga es la duraci6n del pulso a una frecuencia en particular, menor

sera la coniente pico permitida (despues de pasar el valor de mptura de $1. La fi, eura 1.55i muestra que la intensidad es mayor a 0" (de cabeza) y la menor a 90" (cuando el dispositivo se obsewa desde un lado).

\ialom m6xirnos abrolutor a TA = 25 'C

Rujo <I<, alto cticieni.iii Poriimetrur 1160 L'nidudei

Disipacidn de potencia 120 Cornenre dircctn promedm 20; 1

Corrienie directa pico 60 Rango de temperatura de operaci6n -55'C a 100°C

y alma~enamiento Tcmperatura de soldadurzi de la conerid* ?30°C duran~e 3 segundos

11.6 mm (0.063 pule) del cuerpo

[ I ] Pirdida desde 50 'C a 0.2 rnAI'C

Simbolo Deicripo'hn Minimo Tipico Mbximo Unidndei Condiciancs de prurbu

I,, Intensidad luminlca 1 .0 5 0 mcd axial

28,,> lncluyendo el Anpulo 80 deg. Nora 1 enrre lor puntos de la mitad dc intensidad luminlca

i o Lon~irud de onda de pico 635 nm Medida en el pico Longitud de onda dominance 628 nm Nola 2

T , Ve!acidad de respuesra 90 ns C Cvpacitancia I I PF V , = 0: f = I Mhz

8,c Reristencla tlirmica 120 'CM' Uni6n a la conexidn citodo a

1 079 mm (031 pule) desde el cuerpo

Voltvje d>recl.o 2.2 3.0 V I, = 10 mA v

i Volrale de nrptura inverso 5 0 I, = lCil&A Eficacia luminica 147 lm/w Xota 5

I 6 . L. L. I! $4 1x:i JL. < I < i l .udI :i intCnl.JdJ 1cninl:~es 1 2 n i l c d L l a ~nte!.~~ddJ .uminlcl ~ 1 ~ ~ 1 .' L: .~ni.:.J JC unl: donljn~nLe )i, .c Jr . r#>~ del J.Z~:=C~A Jr. crorna~;~;~.: Clt \ rcprc.scnl2 la . ~ r ~ c u J Jc ,nz: d r : c I q - c

define el color del disporitivo. 1 La intensidad radmnte. I*. en wartriestereorradianei. se puede encontrar a pmir de laecuaci6n I,, = I,,Iq,,dondelven la intensldad luminica en canclelar y q3 es la eficacia lurninica en llimenesiwatt.

Fwra 1.55 LBmpara subminiatura roja de estado solido de alta eficiencia de HewlettPackard: a) apariencia: b) valores nominales rnhimos absolutes: c> caracteristicas elCctricasIboticas: . . d) intensidad relativa contra longitud de onda: e) corrientedirecta contra voltaje directo: f ) intensidad luminica relativa contra corriente directa; g) eficiencia relativa contra corriente oico: h) corriente -. pic0 mixima contra duracibn del pulso; I) intensidad luminica relativa contra desplazamiento angular (Cortesia de Hewlett-Packard Corporation.)

$ - Duracih del pulro - us

Hoy en dia, las pantallas de visualization LED se encuentran disponibles en muchos ta- maiios y formas diferentes. La region de emision de luz esta disponible en longitudes desde 0.1 a 1 pulgada. Los numeros pueden crease por segmentos como 10s que se ejemplifican en la figura 1.56. Al aplicar una polarizacion directa al segment0 apropiado de material tip0 p, se puede desplegar cualquier nfimero del 0 al 9.

Fqua 1.56 Pantalla visual de segmentos Litronix.

Lapantalla de visualizaci6n de lafigura 1.57 ofrece ocho digitos y se utiliza en calculadoras. Existen tambiCn lamparas LED condos conexiones que contienen dos LED, de tal forma que una inversion en la polarizacidn cambiari el color de rojo a verde o vicevena. Actualmente, 10s LED se encuentran disponibles en rojo, verde, amarillo, nasanja y blanco; el blanco con azul estari disponible pronto. En general, 10s LED operan a niveles de voltaje desde 1.7 hasta 3.3 V, lo cual 10s hace por completo compatibles con 10s circuitos de estado solido. Tienen un tiempo de respuesta ripido (nanosegundos) y ofrecen buenas relaciones de contraste para la visibilidad. El

requerimiento de potencia suelen ser de 10 hasta 150 mW con un tiempo de vida de 100.000 horas o m b . Su construction de semiconductor le aiiade un significativo factor de fortaleza.

Rgura 1.57 Pantalla visual para calculadora con ocho digitos y signo. (Cortesia de Hewlett-Packard Corporation.)

1.16 ARREGLOS DE DIODOS: CIRCUITOS INTEGRADOS

Las caractensticas linicas de 10s circuitos integrados se presentwan en el capitulo 12. Sin embargo, se ha alcanzado una platafoma en la introduction de circuitos electronicos que permite por lo menos hacer un examen superficial a 10s meglos de diodos en circuitos integrados. Se encontrara que el circuito integrado no es un dispositivo 6nico con caractefisticas totalmente diferentes a aquellas que se analizarin en estos capitulos introductorios. Simplemente es una ticnica que permite una reduccidu significativa en el t a m ~ o de 10s sistemas electronicos. En otras palabras, dentro del circuito integrado se encuentran sistemas y dispositivos discretos que estuvieron disponibles mucho tiempo antes que el circuito integrado como se le conoce actualmente, se convirtiera en una realidad.


Un arreglo posible aparece en la figura 1.58. Observe que 10s ocho diodos son intemos en el arreglo de diodos Fairchild FSA1410M. Esto es, en el encapsulado mostrado en la figura 1.59 existe un arreglo de diodos en una placa unica de silicio que tiene todos 10s inodos conectados a la terminal 1 y 10s citodos de cada uno alas terminales 2 a1 9. Observe. en la misma figura, que la terminal 1 puede determinarse como la que esti del lado izquierdo de la pequefia proyecci6n o ceja del encapsulado si se mira desde abajo hacia el encapsulado. Los otros ndmeros siguen despues en secuencia. Si solo se utiliza un diodo, solamente se utilizarian las terminales I y 2 (o cualquier otro nlimero del3 a1 9).

ARREGLO MONOLITICO PLANAR DE DIODOS AISLAIIOS DEL AIRE

Rango de rernpervtura de almacenamiento -55°C a +20OSC Wixima temperarvra de operaciljn de la uniSn +150DC Temperaturn en la conexlljn +260°C

Disipacih de potencia (Nota 2) Mixima disipaci6n en la undn a 25 "C de ambiente 400 mW

Por encapsulado a 25 "C de vmbientr 600 mW Facror dc pCrdida de disipaci6n lineal (deide 25 T) en la uni6n 3.2 mWI"C

Encapsulada 4.8 mWPC

Corriente g voltaje m6ximos WlV Voltaje inverso de vabajo 55 V

lr Comiente direcra continua 350 mV i ,,~oh,G~z,gd, Coriente de onda dc pico direct"

Ancho de pulso = 1 .O i I .O A Ancho de pulso = 1.0 bs 2.0 A

I D I ~ G R A M A DE C O N E X ~ ~ N I FSA I? IOM I

Vcr dia~mma de barc dsl encapsulndo TO-96

CARACTER~STICAS ELECTRICAS (25 'C de temperatura ambiente a menos que se erpeciiique lo contrario) -

I

"r Volwje dlrec~o (Now 3) 1.5 1 V 1 I, = 500 mA 1 . 1 V I, = 200rnA

S~MBOLO 1 CARACTERIST~CA M ~ N I M O ~ A X ~ M O UNIDADES , CONDICIONES DE PRUEBA

Bv L 27. Voltale de ruprura 60 1 V 1 1 , = 1 0 b A

C

v~ 1'.

AV, 1 lgualdad de vollaje directo I i 15 1 mV 1 1, = IUmA --

, ,

NOTAS. ; I ~ r t o r vrlomr wn vrlore~ limltcs rob= cun~cr I= widr eel d r r e m ~ n o rslrb.tanos pvodcn icr drnvdvr

2 Estor ion limitcs cnablr, dc lo3 esrado,. LZ frbrrcrdcbc rcr ron,ulmdz para nplicaciones quc involucren op.mcm6n con pulra o un crcla dr rrrbajo bijo 1 3 YFsc mxde ulih>anda un pulw h 8 rns

Capacirancia I 1 5.0 I PF I v , = o . ~ = I M H ~

ln

F@ra 1.58 Arreglo monolitico de diodos. (Cortesia de Fairchild Camera and Instrument Corporation.)

1.16 Arreglos de diodos: circuit05 integrados

Voltale pico directo

Tiempo de recuperaci6n inverso

Tiempo de recuperacibn direct0 1 40 1 ns 1 1, = 500mA.t,< 10 ns

I 4.0

10 1 ns 1, = Ir = 10 - 200 d I I

V I, = 5MlmA.r,< l 0 n r

I ! 1 R , = IOORRec. aO.1 I. 1

La farma dei airlador de Figura 1.59 Descripci6n del separaci6n

encapsulado TO-96 para el arregio Plano de moniaie , puede v&ar de diodos FSA1410M. Todas las

dimensiones se encuentran en Notas: pulgadas. (Cortesia de Fairchild mi". Vidno Conexiones de Kovar. baiiadai en oro Camera and instrument ! u ! u u [ 1 ! [ ~ Encaprulado ieiiado hermCr~carnente Corporation.) Peso dei encapsulado: 1.32 gramor

Los diodos restantes se quedm'an "colgando" y no afectarian la red a la cual so10 estm'an conectadas las terminales 1 y 2.

Ouo arreglo de diodos aparece en la figura 1.60. En este caso el encapsulado es diferente, per0 la secuencia de numeraci6n aparece en el diagrama de base. La terminal 1 es la que esta directamente arriba de la pequefia muesca cuando el dispositivo se observa con las terminales hacia abajo.

TO-I 16-2 Desc"pc16n

1- 0.785"- I Diaorarnar de base

1 FSA2500M

Ver derc"pci6n del encapsulado TO-I 16-2 Noros: Aieaci6n 42. lerminales erranadas Terminales baiiadar en or" dispanibiei Encaosulado de ceramlca sellado

Figura 1.60 Arreglo monolitico de diodos. Todas las dimensiones se encuentran en pulgadas, (Cortesia de Fairchild Camera and Instrument Corporation.)

1.17 A N ~ I S I S POR COMPUTADORA

La computadora se ha convertido en una pane integral de la industria electrdnica, de tal manera que las capacidades de esta "herramienta" de uabajo se deben presentar en la primera oportunidad posible. Para aquellos estudiantes sin experiencia previa en computaci6n, existe a1 principio un temor muy comun hacia este poderoso sistema que parece complicado. Tomando esto en cuenta, el analisis por computadora de este libro fue disefiado para hacer que el sistema por computadora resulte mas "amistoso", mediante la revelaci6n de la relativa facilidad con que se puede aplicar para llevar a cab0 algunas tareas muy utiles y especiales con una cantidad minima de tiempo y un alto grado de exactitud. El contenido se escribio suponiendo que el lector no tiene experiencia previa en computation ni tampoco contact0 con la terminologia que se utilizar8. Tampoco existe sugerencia alguna en cuanto a que el contenido de este libro sea suficiente para permitir una comprension completa de 10s "c6mos" y 10s "porquts" que surgi- r6n. El proposito aqui es meramente presentar algo de la terminologia, analizar algunas de sus capacidades, revelar las posibilidades disponibles, tocar algunas de las limitaciones y demostrar su versatilidad con un numero de ejemplos cuidadosamente seleccionados.

En general, el anasis por computadora de 10s sistemas electr6nicos puede tomar uno de dos mttodos: utilizando un lenguaje tal como el BASIC, Fortran, Pascal, o C, o utilizando un paquete de programacibn como PSpice, MicroCap 11, Breadboard, o Circuit Master, por nom- brar unos cuantos. Un lenguaje, a Eaves de su notacion simb6lica, construye un puente entre el

Capihllo 1 Diodos semicooductores

usuario y la computadora, el cual permite un diiilogo entre 10s dos con el fin de establecer las operaciones que deben llevarse a cabo.

El lenguaje que se usa en este libro es el BASIC, y se eligio debido a que emplea una cantidad de palabras y frases famihares de la lengua inglesa que revelan, por si mismas, la operacion que se desarrollara. Cuando se utiliza un lenguaje para analizar un sistema, se desarrolla unprograma que define, en forma secuencial, las operaciones que se llevaran a cabo, en su mayor pane, siguiendo el mismo orden con que se realiza el mismo anilisis efectuando 10s cilculos a rnano. Al igual que ocurre con el mitodo de calcular a mano, un paso incorrect0 y el resultado que se obtiene careceri por completo de significado. Obviamente, 10s programas que se desanollan con tiempo y aplicacion son medios m b eficaces para obtener una soluci6n. Una vez que se establecen en su "mejor" forma, se pueden catalog= y utilizar posteriormente. La ventaja m L importante del mktodo de 10s lenguajes radica en que el programa puede adap- tarse con objeto de satisfacer todas las necesidades especiales del usuario. Permite que este liltimo haga "movimientos" especiales que daran por resultado la obtencion de datos en forma impresa, de manera informativa e interesante.

El mdtodo altemo que se describio antes utiliza un paquete de computadora para llevar a cab0 la investigation deseada. Un paquete de programacion es un programa escrito y probado durante cierto tiempo, que se diseiia para realizar un tipo de anilisis o sintesis en particular de manera eficiente y con un alto nivel de exactitud.

El paquete en si no puede ser alterado por el usuario y su aplicacion esti limitada alas operaciones que se integan al sistema. Un usuan'o debe ajustar su deseo de informacion de salida al rango de posibilidades que ofrece el paquete. Ademis, el usuario debe capnuar informacion, tal y como lo exige eel paquete, o de lo contrario 10s datos pueden ser malinterpretados. El paquete de pro,pmacion que se eligi6 para este libro es PSpice.* En la actualidad, PSpice se encuentra disponible en dos formas: DOS y Wmdows. El formato DOS fue el primer0 que se inuodujo y es el m& popular boy en dfa. Sin embargo, la version Windows cobra cada vez in& aceptacion conforme 10s usuarios conocen sus capacidades. Es como todo: una vez que se logra dominarun mktodo que hara el trabajo por nosotros, se genera menos entusiasmo por tomar el tiempo para aprender otro metodo del que se obtendrrin resultados similms. Sin embargo, 10s autores confiman que conforme se conoce m& la version Wmdows, 6sta ofrece algunas caractensticas interesantes que bien vale la pena investigar. La versi6n de DOS que se usa en este texto es la 6.0 y la de Windows es la 6.1. En MicmSi , ubicada en irvme, California, se encuenuan disponibles copias para evaluaci6n. En la f i , ~ 1.61 aparece una fotografia de un paquete de Cenuo de Diseiio completo con la version CD- ROM 6.2. TambiCn se encuenua disponible en discos flexibles de 35". Una version m% compleja, que se denomina SPICE, esti encontrando una amplia gama de aplicaciones en la industria.

Por tanto. en general, un paquete de programaci6n esti "empacado" para realizar una serie de cdculos y operaciones, y para ofrecer 10s resulrados en un fonnato definido. Un lenguaje

Fwra 1.61 Paquete de diseAo PSpice. (Cortesia de MicroSim Corporation.)

~ - - - - - - -

'PSpice er una marca regisuada de MicroSirn Carparation.

1.17 Andisis por computadora

permite un mayor nivel de flexibilidad, pero tambitn omite 10s beneficios que brindan las numerosas pruebas y la investigacion exhaustiva que se suelen realizar para desarrollar un paquete "confiable". El usuario debe definir cuil mCtodo satisface mejor sus necesidades del momento. Obviamente, si existe un paquete para el anilisis o sintesis que se desea realizar, debe considerarse antes de optar por las muchas horas de trabajo que se requieren para desarrollar un programa confiable y eficiente. Ademis, es posible adquirir 10s datos que se necesitan para un anilisis en particular de un paquete de programacidn y luego buscar un lenguaje para definir el formato de salida. En muchos aspectos, 10s dos mttodos van de la mano. Si alguien continuamente tiene que depender del anilisis por computadora, es necesario que conozca el uso y las limitaciones tanto de 10s lenguajes como de 10s paquetes. La decision en cuanto a con qui lenguaje o paquete conviene familiarizarse es, basicarnente, una funcion del irea de investigacion. Sin embargo, por fortuna, el conocimiento fluid0 de un lenguaje o un paquete especffico ayudari a1 usuario a familiarizarse con otros lenguajes y paquetes. Existen similitudes en propositos y procedimientos que facilitan la transicion de un mttodo a otro.

En cada capitulo se h a r h algunos comentarios respecto a1 anilisis por computadora. En algunos casos aparecera un programa BASIC y una aplicacion PSpice, mientras que en otras situaciones solo se aplicari uno de 10s dos. Conforme surja la necesidad de entrar en detalles, se proporcionari la infomaci6n necesaria para permitir cuando menos una comprensi6n superficial del anilisis.

PSpice (version DOS) Este capitulo aborda las caractensticas del diodo semiconductor en particular. En el capitulo 2 el diodo se investiga utilizando el paquete PSpice. Como un primer paso dirigido bacia tal anilisis, se presenta ahora el "modelo" para el diodo semiconductor. La descripcion en el manual PSpice incluye un total de 14 parametros para definir sus caractensticas terminales. Estos incluyen la comente de saturation, la resistencia en sene, la capacitancia de la conexion,

D I el voltaje de ruptura inverso, la corriente de tuptura inversa, y muchos otros factores que en 2 U

caso necesario pueden especificarse para el disefio o andisis que vaya a realizarse. 0 0

(+I 'I (-1 La especificaci6n de un diodo en una red tiene dos componentes. El primer0 especifica la ubicacion y nombre del modelo, el otro incluye 10s parimetros que se mencionan antes. El

figura 1.62 ~ t i ~ ~ ~ t ~ ~ de pspice formato para definir la ubicacion y el nombre del modelo del diodo es el siguiente para el para la captura de diodos en la diodo de la figura 1.62: descripcibn de una red.

2 3 w w

DI V

+ -

nombre nodo nodo nombre del modelo

Observe que el diodo se especifica mediante la literal D al principio del renglon seguida por la identificacion que se asigna al diodo en el esquema. La secuencia de 10s nodos (puntos de conexion para 10s diodos) define el potencial en cada nodo y la direction de la conducci6n para el diodo de la figura 1.62. En otras palabras, la conducci6n se especifica a partir del nodo positivo y hacia el nodo negativo. El nombre del modelo es el nombre que se asigna a la descripcion del parametro que sigue. El mismo nombre de modelo puede aplicarse a cualquier numero de diodos en la red, como D2, D3, y asi sucesivamente.

Los parametros se especifican cuando se usa una instruccibn MODEL que tiene el formato siguiente para un diodo:

MODEL DI D(IS = 2E - 15) Y -+

nombre especificaciones del modelo de parametro

La especificacion se inicia con 10s datos MODEL seguido por el nombre del modelo segun se especificd en la descripci6n de la ubicaci6n y la literal D para especificar un diodo.


Las especificaciones del parimetro aparecen en partntesis y deben utilizar la notaci6n que se especifica en el manual PSpice. La coniente de saturation inversa se encuentra listada como IS y se le asigna un valor de 2 x 10-15 A. Se eligi6 este valor debido a que, por lo general, resulta en un voltaje de diodo de cerca de 0.7 V para niveles de coniente de diodo que con frecuencia se encuentran en las aplicaciones que se analizan en el capitulo 2. De esta manera, del analisis manual y par computadora se obtendrin resultados relativamente cercanos en cuanto a magnitud. Si bien en el listado anterior se especific6 un parimetro, la lista puede incluir 10s 10 parametros que aparecen en el manual. Para 10s dos enunciados anteriores, es en particular importante seguir el formato segun se definio. La ausencia de un punto antes de MODEL o la omision de la letra D en el mismo rengl6n invalidaran por completo el registro.

Andisis del centro de diseiio PSpice en Windows Cuando se utiiiza el PSpice para Windows, el usuario dihuja la red en un esquema en lug% de capturar renglon por renglon empleando 10s nodos de referencia. Por tanto, una fuente para cada elemento debe encontrarse disponible para colocarlos en la pantalla. Primero. se debe establecer una pantalla de esquemas (siguiendo un procedimiento de instalaci6n que se deja a criterio del usuario), y luego se selecciona la opci6n Draw (Dibuja) desde la barra de menues. Una vez seleccionado, aparecera una lista de opciones de las cuales se elige Get New. Part (Seleccionar una nueva parte). Apareceri una caja de diilogo; se selecciona Browse (Hojear), lo cud lleva a la caja de diilogo de Get Part (Traer parte). Se escoge la biblioteca evalslb del listado de libre- rias y se recorre la lista de Panes p a r t ) hasta que se encuentra DIN4148. Cuando se hace "click, la Description (Description) superior revelari que se trata de un diodo. Se hace "click en OK y apareceri un simbolo de diodo en la pantalla de esquemas. Despues que se mueve el diodo a la posicion deseada. un "click" adicional dejari el d i d o y a5adirA las etiquetas D l y DIN414S. Cuando se haga "click" con el bo th derecho del apuntador (mouse), se completa la secuencia de colocacicin del diodo. Si se deben cambiar 10s parrimetros del diodo, simplemente de hace "click" una vez (y solo una vez) a1 simbolo del diodo en el esquema y luego se hace "click" otra vez en La opcion de Edici6n (Edit) en la b m a de mend. Se elige el Modelo (Model) y luego Edtar Modelo Ejemplificado (Edit Instance Model) (debido a que se desea establecer parametros para una sola aplicacion) y una caja de diilogo del Editor de Modelos (Model Editor) aparecera con 10s parhetros del diodo. Los cambios en el modelo del diodo se pueden llevar a cab0 en la caja de diilogo para ser utilizados en la aplicaci6n real. Si no se observa la pantalla, lo anterior puede resultar algo dificil de seguir y comprender. Lo mejor seria obtener el modelo para su evaluation, inicializar la pantalla y realizar las operaciones en el orden indicado. En el siguiente capitulo se presentara una red real que ayudari en el proceso de revisi6n.

5 1.2 Diodo ideal

1. Describa, con sus propias palabras, el significado de la palabra ideal cuando se aplica a un dispositivo o a un sistema.

2. Describa. con sus propias palabras, las caracte"sticas del diodo ideal y c6mo se detenninan 10s estados "encendido" y "apagado" del dispositivo. Es decir, describa por quC son adecuados 10s equivalentes de circuito cerrado y circuito abieno.

3. iCuil es la diferencia m8s importante enue las caractehticas de un simple intenuptor y aquellas de un diodo ideal?


PROBLEMAS

4. Con sus propias palabras, defina semiconductor, resist!vidad, resistencia de volumen y resistencia de contacros hhmicos.

5. a) Utilizando la tabla 1 .l, determine la resistencia de una muestra de silicio que tiene un &a de 1 cm' y una longitud de 3 cm.

b) Repita el inciso a si la longitud es de 1 cm y el &ea de 4 cm'. c) Repita el inciso a si la longitud es de 8 cm y el hea de 0.5 cm'. d) Repita el inciso a para el cobre y compare 10s resultados.

6. Dibuje laesmcturaat6mica del cobre y analice par que es un buen conductor y como su estructura es diferente del gemanio y del silicio.

7. Defina, con sus propias palabras. un material intnnseco, un coeficiente de temperatura negativo y una union covalente.

8. Consulte su biblioteca de referencia y mencione Ires matenales que tengan un coeficiente de temperatura negativo y Ires que tengan un coeficiente de temperatura positivo.

§ 1.4 Niveles de energia

9. ;Cu*nta energia en joules se necesita para mover una carga de 6 C a traves de una diferencia en potencial de 3 V'?

10. Si se requieren 48 eV deenergia paramover unacarza atraves de una diferenciade potencial de 12 V, determine la carga involucrada.

11. Consulte su biblioteca de referencia y precise el nivel de Eg para Gap y ZnS, dos matenales semiconductores de valor practice. Ademas. determine el nombre escrito para cada material.

1.5 Materiales extrinsecos: tipo n y tipo p

12. Especifique la diferencia entre 10s materiales semiconductores tipo ,I y tip0 p.

13. Explique la diferencia entre las impurezas donoras y aceptoras.

14. Describa la diferencia entre 10s portadores mayoritarios y minoritarios.

15. Dibuje la esmctura at6mica del silicio e insene una impureza de arsenic0 como se mostr6 para el silicio en la figura 1.9.

16. Repita el problema 15, pero insene una impureza de indio.

17. Consulte su biblioteca de referencia y localice otra explicacion para el flujo de huecos contra el de electrones. Utilizando ambas descripciones,sefiale con sus propias palabras,el pmceso de iaconduc- cion de huecos.


18. Explique, con sus propias palabras, las condiciones establecidas por las condiciones de polarizaci6n directa e inversa en un diodo de unionp-n, y la manera en que se afecta la corriente resultante

19. Describa,como recordara los estados de polarizacion directa e inversa en el diodo de uni6np-n. Es decir, jc6mo recordari cud potencial (positivo o negativo) se aplica a cud terminal?

20. Utilizando la ecuacion (I A), precise la comente del diodo a 20 'C para un diodo de silicio con Is = 50 nA y una polarizaci6n directa aplicada de 0.6 V.

21. Repitaelproblema20 para T = 100 "C (punto de ebullici6n del agua). S ~ p o n g a q u e I ~ se increment0 a 5.0 M.

22. a) Utilizando la ecuacion (1.4), determine la corriente del diodo a 20 'C para un diodo de silicio con I> = 0.1 p4 a un potencial de pola1izaci6n inversa de -10 V.

b) iEl resultado es el esperado? 'Par qut?

23. a) Grafique la funci6n y = ex para x desde 0 hasta 5. b) cud es el valor de y = ex para x = O? c) Basbdose en 10s resultados del inciso b, ipor qu6 es importante el factor-l en la ecuaci6n ( I A)?

24. En la region de polarizaci6n inversa la corriente de saturaci6n de un diodo de silicio es de aproximadamente 0.1 pA (T = 20 'C). Determine su valor aproximado si la temperatura se increments 40 OC.

25. Compare las caractensticas de un diodo de silicio y uno de germanio y determine cuil preferiria utilizar para la mayor pane de las aplicaciones pricticas. Proporcione algunos detalles. Refierase a caracteristicas de fabricante y compare las caracteristicas de un diodo de germanio y uno de silicio de valores miximos similares.

26. Determine la caida de voltaje direct0 a travh del diodo cuyas caracteristicas aparecen en la figura 1.24 a temperaturas de -75 "C, 25 'C, 100 'C y 2W 'C y una coniente de 10 mA. Para cada temperatura precise el nivel de la coniente de saturacion. Compare 10s extremos de cada una y haga un comentario sobre la relacion de ambos.

Capftulo 1 Diodos semiconductores


27. Determine la resistencia estatica o dc del diodo disponible en el mercaao ae la figura 1.19 con una comente directa de 2 mA.

28. Repita el problema 26 con una corriente directa de 15 mA y compare 10s resultados.

29. Determine la resistencia estitica o dc del diodo disponible en el mercado de la figura 1 .I9 con un voltaje inverso de -10 V.;C6mo se compara con el valor determinado para un voltaje inverso de -30 V?

30. a) Determine la resistencia dinamica (ac) del diodo de la figura 1.29 con una corriente directa de 10 mA utilizando la ecuacion ( I .6).

b) Precise la resistencia dinimica (ac) del diodo de la figura 1.29 con una corriente directa de 10 mA utilizando la ecuaci6n ( I .7).

C ) Compare las soluciones de 10s incisos n y b.

31. Calcule las resistencias dc y ac para el diodo de la figura 1.29 con una corriente directa de 10 mA y compare sus magnitudes.

32. Utilizando la ecuacion ( I .6). determine la resistencia ?c con una corriente de 1 mA y 15 mA para el diodo de la figura 1.29. Compare las soluciones y desarrolle una conclusi6n general respecto a la resistencia ac y a 10s crecientes niveles de comente del diodo.

33. Utilizando la ecuaci6n (1.7). determine la resistencia ac con una corriente de 1 mA y 15 mA para el diodo de la figura 1.19. Modifique la ecuacion cuando sea necesario para 10s niveles bajos de corriente de diodo. Compare con las soluciones que obtuvo en el problema 32.

34. Determine la resistencia ac promedio para el diodo de la figura 1.19 para la region entre 0.6 y 0.9 V.

35. Determine la resistencia ac para el diodo de la figura 1.19 a 0.75 V y compare con la resistencia ac promedio obtenida en el problema 34.

1.8 Circuitos equivalentes para diodos

36. Encuentre el circuito equivalente de segmentos lineales para el diodo de la figura 1.19. Utilice un segment0 de lfnea recta que interseque el eje horizontal en 0.7 V y que mejor se aproxima a la curva para la regi6n mayor a 0.7 V.

37. Repita el problema 36 para el diodo de la figura 1.29

5 1.9 Hojas de especificaciones de diodos

* 38. Grafique IF contra VF utilizando escalas lineales para el diodo Fairchild de la figura 1.36. Observe que ia grifica que se presenta utiliza una escala logaritmica para el eje vertical (las escalas logm'tmicas se cubren en las secciones 11.2 y 11.3).

39. Comente el cambio en el nivel de capacitancia con el aumento en el potencial de polarizaci6n inversa para el diodo BAY73

40. jCambia significativamente en magnitud la coniente de saturaci6n inversa del diodo BAY73 pan potenciales de pola1izaci6n inversa en el rango de -25 V a -100 V?

* 41. Detennine para el diodo de la figura 1.36 el nivel de IR a temperatura ambiente (25 "C) y en el punto de ebullici6n del agua (100 'C) , iEs significativo el cambio? iCasi se duplica el nivel por cada increment0 de 10 'C en la temperatura?

42. Para el diodo de la figura 1.36 determine la resistencia en ac m&xima (dinarnica) con una coniente diiecta de 0.1 mA, 1.5 mA y 20 mA. Compare 10s niveles y comente silos resultados respddan las conclusiones derivadas en las primeras secciones de este capitulo.

43. Utilizando las caractensticas de la figura 1.36, determine 10s niveles mAximos de disipacidn de potencia para el diodo a temperatura ambiente (25 'C) y 100 'C. Suponiendo que V,permanece fijo a 0.7 V, jcomo ha cambiado el nivel miximo de I , enue 10s dos niveles de temperatura?

44. Haciendo uso de las caractensticas de la figura 1.36, determine la temperatura en la cud la comente del diodo seri del50'0 de su valor a temperatura ambiente (25 'C).

Problemas

- ~-

5 1.10 Capacitancia de transicion y difusi6n

* 45. a) Con referencia a la figura 1.37, determine la capacitancia de transicion con potenciales de pola~izacidn inversa de -25 V y -10 V. iCu5l es la proporcion del cambio en la capacitancia al cambio en el voltaje?

b) Repita el inciso a para potenciales de polarization inversa de -10 V y -1 V. Determine la proporcicin del camhio en capacitancia al cambio en el voltaje.

c) iCdmo se comparan las proporciones detenninadas en 10s h y b? iQue le indica a usted acerca de cud rango tendri m h heas de aplicacion practica?

46. Refiriendose a la figura 1.37. determine la capacitancia de difusih a 0 V y a 0.25 V.

47. Describa, con sus propias palabras,como difieren las capacitancias de difusion y de transicion

48. Determine la reactancia ofrecida por un diodo descrito con las caracteristicas de la figura 1.37, a un potencial directo de 0 2 V y a un potencial inverso de -20 V si la frecuencia que se aplica es de 6 MHz.

5 1.1 1 Tiempo de recuperation inverso

49. Dibuje la forma de la onda para i en la red de la figura 1.63 si rI = 2rr y el tiempo total de recuperacion inverso es de 9 ns.

50. Las siguientes caracterisfcas estin especificadas para un diodo Zener en particular: V Z = 29 V, VR = 16.8 V, I, = 10 mA. 1, = 20 @ y I,, = 40 mA. Dibuje la curva caracteristica de la manera que tiene en la figura 1.50.

* 51 iA qut temperatura tendra el diodo Zener IN961 10 V Fairchild un voltaje nominal de 10.75 V? (Sugerencia: Observe 10s datos de la tabla I A)

52. Determine el coeficiente de temperatura de un diodo Zener de 5 V (caracterizado a 25 'C) si el voltaje nominal cae a 4.8 V a una temperatura de 100 'C

53. Utilizando las curvas de la figura 1.51a. iqui nivel de coeficiente de temperatura esperariapara un diodo de 20 V? Repita para un diodo de 5 V. Suponga una escala lineal entre 10s niveles de voltaje nominal y un nivel de comente de 0.1 mA.

54. Determine la impedancia d inhica p a n el d i d o de 24 V a 1, = 10 mA para la figura 1.51h. Observe que se trata de una escala logan'tmica.

* 55. Compare 10s niveles de impedancia dinarnica para el diodo de 24 V de lafigura 1.51b a 10s niveles de comente de 0.2 m.4, 1 mA, y 10 mA. iC6mo se relacionan 10s resultados a la forma de las caracteristicas en esta region?

5 1.15 Diodos emisores de luz

56. Refiindose a la figura 1.55e. jcua parecena ser un valor apropiado de VT para este dispositivo? iComo se compan con el valor de VT para el silicio y el germanio?

57. Utilizando la informacidn que se proporciona en la figura 1.55, determine el voltaje directo a traves del diodo si la intensidad luminica relativa es de 1.5.

* 58. a) iCua es el porcentaje de incremento en la eficiencia relativa de la figura 1.55 si la comente pic0 crece de 5 a 10 mA?

b) Repita el inciso a para 30 a 35 mA (el mismo increment0 en comente). c) Compare el porcentaje de incremento de 10s incisos a y b. iEn quC punto de la curva diria

usted que se gana poco al seguir aumentando la comente pico?


* 59. a) Refiritndose a la figura 1.55h. determine la coniente pic0 tolerable mbima, si el periodo de la duracion del pulso es de 1 ms. la frecuencia es de 300 Hz y la miximacorriente dc tolerable es de 20 mA.

b) Repita el inciso a para una frecuencia de 100 Hz 60. a) S i la intensidad luminicaen un desplazamiento angular de 0" es de 3.0 mcd para el dispositivo

de la figura 1.55, ja qut angulo serk de 0.75 mcd? b) LA quC angulo cae la ptrdida de intensidad luminica debajo del nivel de 50%?

* 61. Dibuje la curva de ptrdida de comente para la comente directa promedio del LED rojo de alta eficiencia de la figura 1.55a como se detennin6 para la temperatura. (Observe 10s valores maximos promedio.)

--

'Los astenscas indican problemas m6s dificiles

Aplicaciones de diodos 2

La construccion, caracteristicas y modelos de los diodos semiconductores se analizaron en el capitulo 1. El objetivo principal del presente capitulo es desarrollar un amplio conocimiento practico sobre el diodo en una variedad de configuraciones utilizando 10s modelos adecuados para el &sea de aplicaci6n. Una vez que concluya este capitulo, se comprendera con claridad el patron bhico de componamiento de 10s diodos en las redes de dc y ac. Los conceptos que aprenda en este capitulo aparecerh demanera recurrente en 10s subsiguientes. Por ejemplo, 10s diodos se utilizan a menudo en la descripcion de la construcci6n bisica de 10s transistores y en el anilisis de las redes de transistores en dc y ac.

El contenido de este capitulo revela uua face'ta interesante y muy positiva del estudio de un campo tal como el de 10s dispositivos electr6nicos y 10s sistemas; una vez que se comprende con claridad el comportamiento basico de un dispositivo, se pueden determinar su funci6n y respuesta en una variedad infinita de configuraciones. El rango de aplicaciones no tiene fin; sin embargo, las caractensticas y 10s modelos no sufren cambio alguno. El analisis abarcara desde el que emplea las caracteristicas reales del diodo hasta el que utiliza, casi exclusivamente, modelos aproximados. Es importante que la funci6n y respuesta de varios elementos dentro de un sistema electr6nico se comprendan sin tener que repasar de forma continua procedimientos matemiticos prolongados y tediosos. Por lo general, esto se lleva a cab0 a traves del p;oceso de aproximaci6n. el cual por si mismo se puede considerar un arte. Si bien 10s resultados que se obtienen a1 utilizar las caracteristicas reales pueden diferir un poco de aquellos en 10s que se requiere una serie de aproximaciones, tenga en cuenta que tambitn las caracteristicas obtenidas de la hoja de especificaciones pueden ser un poco dis- tintas alas que se obtengan del uso real del dispositivo. En otras palabras, las caracteristicas de un diodo semiconductor IN4001 pueden variar de un elemento a otro dentro de un mismo lote. La variacion puede ser ligera, per0 a menudo sera suficiente para validar las aproximaciones utilizadas en el analisis. Tambiin se deben considerar 10s otros elementos de la red. iEs la resistencia nominal de 100 R exactamente igual a 100 R? LEI voltaje aplicado es exactamente igual a 10 V o quiza 10.08 V? Todas estas tolerancias contribuyen a la creencia general en cuanto a que una respuesta determinada mediante un conjunto adecuado de aproximaciones, quizi resulte tan "exacta" como una en la que se utilizan las caractensticas en su totalidad. En este libro el enfasis se centra en el desarrollo de un conocimiento practico de un dispositivo, mediante la utilization de las aproximaciones adecuadas, evitando asi un nivel innecesario de complejidad matemitica. Sin embargo, tambiin se proporcionan detalles suficientes con objeto de permitir que quien lo desee, estC en condiciones de realizar un analisis matematico minucioso.

Normalmente, la carga aplicada tendri un impact0 importante en el punto o regi6n de opera- ci6n del dispositivo. Si el analisis se debe llevar a cab0 de manera grafica, se pnede dibujar una linea recta sobre las caracteristicas del dispositivo que represente la carga aplicada. La intersecci6n de la recta de carga con las caracteristicas determinari el punto de operation del sistema. Par razones obvias, a este analisis se le llama analisis mediante la recta de carga. Aunque la mayor pane de las redes de diodos que se analizan en este capitulo no utilizan el sistema de la recta de carga, la ttcnica se usa de manera frecuente en 10s capitulos siguientes, y esta introduccidn ofrece la aplicacion mas simplificada del mhodo. Permite de igual forma una validation de la aproximacion de la ttcnica descrita a lo largo del resto del capitulo.

Considere la red de la figura 2.1 que ntiliza un diodo, el cual tiene las caractensticas de la figura 2.lb. ObsCrvese en la figura 2.1 a que la "presi6nS que proporciona la bateria tiene como objetivo establecer una comente a travCs del circuit0 en serie, de acuerdo con el sentido de las manecillas del reloj. El hecho de que esta comente y la direcci6n de conducci6n definida del diodo sean "semejantes", indica qne el diodo esta en estado "encendido" y que se establece la

+ conduccion. La polaridad resnltante a travts del diodo sera coma se seaala, y el primer cuadrante (VD e ID positivos) de la figura 2.lb sera la region de inter&, es decir, la regi6n de

- polarization directa. A1 aplicarla ley de voltaje de Kirchhoff a1 circuito en sene de la figura 2.la dari par resultado

Las dos variables en la ecuaci6n (2.1) (VD e ID) son las mismas que las variables de 10s ejes del diodo de la figura 2.lb. Esta sirnilitud permite una graficacion de la ecuaci6n (2.1) sobre las mismas caractensticas de la figura 2.lb.

Las intersecciones de la recta de carga sobre las caracteristicas pueden determinarse con facilidad si se considera que en cnalquier lugar del eje horizontal ID = 0 A y que en cualquier lugar del eje vertical VD 'D 0 V.

Si se establece VD = 0 V en la ecuacion (2.1) y se resuelve para ID, se tiene una magnitud de ID sobre el eje vertical. Par tanto, con VD = 0 V la ecuaci6n (2.1) se convierte en

Figura 2.1 Configuraci6n de diodo en serie: a) circuito; coma lo indica la figura 2.2. Si se esrablece I - 0 A en la ecuaci6n (2.1) y se resuelve para VD, b) caracteristicas.

4- se tiene la magnitud de VD sobre el eje vertical. Par tanto, con ID = 0 A la ecuaci6n (2.1) se convierte en

E = VD + I$

como lo se~iala la figura 2.2. Una linea recta dibujada entre 10s dos puntos definiri una recta de carga como la descrita en la figura 2.2. Si se cambia el nivel de R (la carga). cambiari la interseccion sobre el eje vertical. El resultado sera un cambio en la pendiente de la recta de carga, y en un punto de interseccion diferente entre la recta de carga y las caracteristicas del dispositivo.

Ahora se tiene una recta de carga definida par la red y nna curva de caractensticas definida par el dispositivo. El punto de interseccion entre las dos es el punto de operation para este

Capitulo 2 Aplicaciones de diodos

Punlo Q , .

Recta dr c a r p (red)

Figurn 2.2 Dibujo de la recta de carga y la seleccion del punto de operacioo

circuito. Mediante el sencillo dibujo de una linea recta hacia abajo hasta el eje horizontal puede determinarse el voltaje del d i d o VD , mientras que una lhea horizontal a paRir del punto de inter- secci6n y hasta el eje venical dax%el iivel de ID . La coniente ID es en realidad la comente a travts de toda la config&aci6n en serie de la figura f . l a . En general, al punto de operaci6n se le llama punto estable (abreviado "Q-pt", par las palabras en inglks de: Quiescent P o i n n y refleja sus cualidades de "estable y sin movimiento" segdn se definio para una red de dc.

La soluci6n que se obtiene por la intersecci6n de las dos curvas es la misma que podria conseguirse mediante la soluci6n matematica de las ecuaciones simultheas (2.1) y (1.4) [ID = I , ( e K V a i T ~ - I)]. Puesto que la curva para un diodo tiene caracteristicas no lineales, las matemsticas involucradas requeridan del uso de tknicas no lineales que es6n fuera de las necesidades y objetivo de este libro. El analisis de la recta de carga descrito antes ofrece una soluci6n con un minimo de esfuerzo, y una description "pictorica" de la razdn par la cual se obtuvieron 10s niveles de soluci6n para VDQ e IDQ . Los siguientes dos ejemplos demostrarin las tecnicas que se presentaron, las cuales ofrecen una facilidad relativa con la que puede dibujarse la recta de caqa utilizando las ecuaciones (2.2) y (2.3).

Determinar para la configuracion de diodos en serie de la figura 2.3a usando las caractensticas EJEMPLO 2.1 de diodo de la fizura 2.3b:

la) (b)

Figura 2.3 a) Circuito: b) caracteristicas.

2.2 Anslisis mediante la recta de carga

l o v a) La ecuacidn (2.2): ID = - 10 rnA

R v,=ov 1 k R

La ecuaci6n (2.3): VD = Eli, = o~ = 10 V La recta de carga resultante aparece en la figura 2.4. La interseccidn entre la recta de carga y la curva caracteristica define el punto Q como

El nivel de VD es una estimacidn y la exactitud de 1, esti limitada par la escala elegida. Un grado mas alto de exactitud requeriria de una grifica mucho mis grande.

b) VR = 1 8 = IDQR = (9.25 mA)(1 kR) = 9.25V

0 V , = E - V D = l O V - 0 . 7 8 V = 9 3 2 V La diferencia en 10s resultados se debe a la exactitud con la cual se pueda leer la grafica. Es ideal cuando 10s resultados que se obtienen de una u otra manera son 10s mismos.

f igm 2.4 Soluci6n al ejemplo 2.1

EJEMPLO 2 2 Repetir el analisis del ejemplo 2.1 con R = 2 W2.

Solucion

La ecuaci6n (2.3): VD = E 1 I , . o A = 10 V La recta de carga resultante aparece en la figura 2.5. Obsirvese la pendiente reducida y 10s niveles de corriente del diodo para las cargas crecientes. El punto Q resultante esti definido par

V = 0.7 V DQ -

'DQ z 4.6 mA

b) VR = IRR = I R = (4.6 mA)(2 kR) = 9 2 V De

con VR = E - VD = 10 V - 0.7 V = 9 3 V La diferencia en 10s niveles se debe, una vez m b , a la exactitud con la cual se pueda leer la a-ca. Es cierto que 10s resultados ofrecen una magnitud esperada para el voltaje VR.

VDo z 0.7 V (El

Figura 2.5 Solucinn a1 ejemplo 2.2

Como se observa en 10s ejernplos anteriores, la recta de carga esta determinada solo por la red aplicada, mientras las caractensticas estin definidas para el dispositivo elegido. Si se recurre al modelo aproximado para el diodo y no se cambia la red, la recta de carga seri exactamente la misma que se obtuvo en 10s ejemplos anteriores. De hecho, 10s siguientes dos ejemplos repiten el analisis de 10s ejemplos 2.1 y 2.2 mediante el empleo del modelo aproximado para permitir una comparaci6n de 10s resultados

Repetir el ejemplo 2.1 usando el modelo equivalente aproximado para el diodo semiconductor' EJEMPLO 2 3 de silicio.

Se dibuja de nuevo la recta de carga segdn se muestraen lafigura 2.6, con la mismainterseccion como se defini6 en el ejemplo 2.1. Las caracterkticas del circuit0 equivalente aproximado para el diodo tambiin se han trazado en la misma grifica. El punto Q resultante:

Figura 2.6 Soluci6n al ejemplo 2.1 usando el modelo aproximado del diodo.

2.2 Anilkis mediante la recta de carga

Los resultados que se obtienen en el ejemplo 2.3 son muy interesantes, porque el nivel de I es exactamente el mismo que el del ejemplo 2.1 empleando una curva de caractensticas De

que resulta mucho m h ficil dibujar que la que aparece en la figura 2.4. El nivel de VD = 0.7 V contra 0.78 V del ejemplo 2.1 tiene una diferencia en magnitud del orden de las cent&imas, pero es cierto que estin en la misma vecindad, si se comparan sus magnitudes con las de 10s otros voltajes en la red.

EJEMPLO 2.4 Repetir el ejemplo 2.2 usando el modelo equivalente aproximado para el d'iodo semiconductor de silicio.

La recta de carga se dibuja de nuevo como lo indica la figura 2.7, con la misma intersecci6n definida en el ejemplo 2.2. Las caractedsticas del circuit0 equivalente aproximado para el diodo tambiCn se dibujaron en la misma grrifica. El punto Q resultante:

n i v

Rgura 2 7 Soluci6n al eiemplo 2.2 utilizando el modelo aproximado del

VDo z 0 . 7 V diodo.

En el ejemplo 2.4 10s resultados que se obtienen tanto para VD como para IDQ son 10s mismos que 10s que resultaron empleando las caractensticas compfetas en el ejemplo 2.2. Los ejemplos anteriores demuestran que 10s niveles de comente y voltaje que se obtuvieron a1 utilizar el modelo aproximado, son muy cercanos a 10s que resultaron a1 utilizar las caracteristicas completas. Esto sugiere, como se verri al aplicarlo en las proximas secciones. que el uso de las aproximaciones adecuadas puede dar como resultado la obtenci6n de soluciones que son muy cercanas a la respuesta real con un nivel reducido de incertidumbre acerca de la reproduc- ci6n adecuada de las caractensticas, eligiendo a su vez una escala lo suficiente grande. Los resultados indicarh las cond'iciones que deben ser satisfechas para poder aplicar el equivalente ideal de forma adecuada.

EJEMPLO 2 5 Repetir el ejemplo 2.1 usando el modelo del diodo ideal

En la figura 2.8 se mostro c6mo la recta de carga continha siendo la misma, per0 ahora las caracterfsticas ideales se intersecan con la recta de carga en el eje vertical. Por tanto, el punto Q estri definido por

v = 0 v I = 10 mA

, Recta de carsa \

v , o ~ o v

ngum 2.8 Soluci6n al ejernplo 2.1 usando el modelo del diodo ideal.

Los resultados son lo suficientemente diferentes para las soluciones del ejemplo 2.1 como para causar una incertidumbre acerca de su exactitud. ES cierto que ofrecen alguna indicacidn acerca del nivel de voltaje y comente que deben esperarse para ouos niveles de voltaje de la red, pero el esfuerzo adicional de incluir el equivalente de 0.7 V, muestra que el metodo del ejemplo 2.3 es mas apropiado.

Por tanto, el uso del modelo del diodo ideal debe reservarse para aquellas ocasiones cuando la funcion de un diodo sea mas importante, que 10s niveles de voltaje que pueden variar en dkcimas de un volt, y en las situaciones donde 10s voltajes aplicados son de manera considerable mas grandes que el voltaje de umbral V,. En las siguientes secciones se usara en foma casi exclusiva el modelo aproximado, ya que 10s niveles de voltaje que resulten s e r h sensibles alas variaciones que se aproximan a V,. TambiCn en secciones posteriores se us& el modelo ideal con mayor frecuencia debido a que 10s voltajes aplicados Serb un poco m h altos que V , y 10s autores desean asegurarse que la funci6n del diodo quede comprendida en forma correcta y clara.

2.3 APROXIMACIONES DE DIODOS

En la seccion 2.2 se indic6 que 10s resultados que se obtuvieron a1 emplear el modelo equivalente de segmentos lineales fueron muy cercanos, si no iguales, a la respuesta obtenida al utilizar las caractensticas de manera completa. De hecho, si se consideran todas las posibles variaciones debidas alas tolerancias, temperaturas, y asi Sucesivamente, se podna considerar una solucidn "tan exacta" como la otra. Debido a que el uso del modelo aproximado genera 10s resultados que se desean desputs de un tiempo y esfuerzo reducidos, seri entonces el sistema empleado en este libro, a menos que se especifique lo contraria. Recuerde lo siguiente:

Elpropbsito basic0 de este libro es desarrohr un conocimiento general acerca del comportamiento, capacidades y areas posibles de aplicacibn de un dispositivo, de manera que minimice [a necesidad de extensos desarrollos matemirticos.

El modelo equivalente de segmentos lineales completo se present6 en el capitulo 1, y no se utilizo en el analisis de la recta de carga debido a que rav suele ser mucho menor que 10s otros elementos en serie de la red. Si rav fuera cercano en magnitud a 10s otros elementos en serie de la red, el modelo equivalente completo podrfa aplicarse de la misma f o m a como se describio en la secci6n 2.2.

Con la finalidad de preparar el anilisis que se presentara, se desarrollo la tabla 2.1 para repasar las caractensticas m b importantes, 10s modelos y las con+ciones de aplicacion de 10s modelos aproximados e ideales de los diodos. Aunque el diodo de silicio se usa en forma casi

2.3 Aproximaciones de diodos

TABLA 2.1 Modelos de diodo semiconductor aproximado e ideal

Modelo ideal iSi o Gel

exclusiva debido a sus caracteristicas de temperatura, todavfa se utiliza el diodo de germanio, y par tanto se incluye en la figura 2.1. De la misma manera que el diodo de silicio, un diodo de germanio se aproxima mediante un equivalente de circuit0 abierto para 10s voltajes menores que V,. Entrari a1 estado "encendido" cuando V, 2 = V, = 0.3 V.

Tenga en cuenta que el 0.7 V y el 0.3 V en 10s circuitos equivalentes no son fuentes independienres de energia, pero esthn ahi 610 para que recuerde que existe un "precio que debe pagarse" par encender un diodo. Un diodo aislado en la mesa de laboratorio no indicara 0.7 V o 0.3 V si se coloca un voltimetro en sus terminales. Los fabricantes especifican la caida de voltaje a travts de cada uno cuando el dispositivo se encuentra en "encendido", y detallan que el voltaje del diodo debe ser par lo menos del nivel que se indica antes que la conduccion pueda establecerse.


En las siguientes secciones se demostrari el impact0 de 10s modelos de la tabla 2.1 sobre el analisis de las configuraciones.de 10s diodos. Para las situaciones en que se emplee el circui- to equivalente aproximado. el simbolo del diodo apareceri como lo seriala la figura 2.93 para 10s diodos de silicio y de germanio. Si las condiciones son las que podrian usarse en el modelo del diodo ideal. el simbolo del diodo aparecerii como lo indica la figura 2.9b.

2.4 CONHGURACIONES DE DIODOS EN SERIE CON ENTRADAS DE DC

En esta secci6n se usara el modelo aproximado para investigar una variedad de configuraciones de diodos en serie con entradas de dc. Dicho contenido establece 10s fundamentos en el analisis de diodos que se aplicarin en las secciones y capitulos siguientes. El procedimiento descrito podri aplicarse a redes con cualquier numero de diodos y en una variedad de configuraciones.

Primero, paracada configuration debe determinarse el estado de cada diodo. iCua1es diodos se encuentran en "encendido" y cuales en "apagado"? Una vez que esto se hace. se puede sustituir el equivalente adecuado como se defini6 en la section 2.3 y detenninar 10s parametros restantes de la red determinada.

En general, un diodo esta en estado "encendido" si la com'ente establecidapor las fuentes aplicadas es tal que su direccibn concuerda con Iaflecha del simbolo del diodo, y V D 2 0.7 V p a r a el silicio y V D 2 0 3 V para el germanio.

Para cada configuracidn, se reemplazarin mentalmenre 10s diodos por elementos resistivos y se observani la direccion resultante de la corriente, de acuerdo como se establece debido a 10s voltajes aplicados ("presion"). Si la direccion resultante es "similar" a la flecha del simbolo del diodo. ocurrira la conduccion a traves del diodo y el dispositivo estari en estado "encendido". La descripci6n anterior depende de que la fuente suministre un voltaje mayor que el voltaje de "encendido" (VT) de cada diodo.

Si un diodo esti en estado "encendido", se puede colocar una caida de 0.7-V a trav6s del elemento. o dibujar de nuevo la red con el circuito equivalente VTcomo se definio en la tabla 2.1. Con el tiempo, probablemente se preferiri incluir la caida de 0.7-V a traves de cada diodo en "encendido" y dibujar una linea a usves de cada diodo en estado "apagado" o abierto. Inicialmente el metodo de sustitucion se utilizara con el fin de asegurar que se detenninen el voltaje y 10s niveles de corriente adecuados.

El circuito en serie de la figura 2.10, descrito brevemente en la seccion 2.2. se necesitari para demostrar la aproximacion descrita en 10s parrafos anteriores. Primero, el estado del diodo se determina de forma mental a1 reemplazar el diodo con un elemento resistivo, como lo indica la fizura 2.1 1. La direccion resultante de I coincide con la flecha en el simbolo del diodo, y dado que E > V, el diodo se encuentra en estado "encendido". Se dibuja de nuevo la red como lo sefiala la figura 2.12 con el modelo equivalente apropiado para el diodo de silicio con polarizaci6n directa. Observese para una futura referencia, que la polaridad de V, es la misma que la que resultaria si de hecho el diodo fuera un elemento resistivo. El voltaje resultante y 10s niveles de comente son 10s siguientes:

Figura 2.9 a) Notacion del modelo aproximado: b) notacion del modelo ideal.

Figura 2.10 Configuraci6n con diodo en serie.

Figura 2.11 Determinaciirn dei estado del diodo de la figura 2.10.

Figura 2.12 Sustitucion del modelo equivalente para el diodo en estado "encendido" d i la figura 2.10.

2.4 Configuraciones de diodos en serie con entradas de dc

Figura 2.13 lnvirtiendo el diodo Figura 2.14 Determinacicin del de la iigura2.10. estado del diodo de la figura 2.13.

Figure. 2.15 Sustituci6n del modelo equivalente para el diodo en estado "apagado" de la f i~ura 2.13.

En la figura 2.13 el diodo de la figura 2.10 se invirti6. El reernplazo mental del diodo por un elemento resistive se$n la figura 2.14 indicari que la direccion resultante de la corriente no coincide con la flecha del simbolo del diodo. El diodo esti en estado "apagado", lo que genera el circuito equivalente de la figura 2.15. Debido al circuito abierto, la comente del diodo es de 0 A y el voltaje a trav6S de la resistencia R es la siguiente:

El hecho de que VR = 0 V estableceri E volts a travis del circuito abierto, como se definio por la ley de voltaje de Kuchhoff. Siernpre se tomari en cuenta que bajo cualesquiera circunstan- cias,valores instantheos de dc,ac,pulsos,etc.,debera satisfacerselaley de voltaje de Kichhoff.

. . EJEMPLO 2.6 Para la configuracion de diodos en sene de la figura 2.16, determinar VD, VR e ID.

+ "D - Debido a que el voltaje establece una comente en la direccion de las manecillas del reloj para coincidir con la flecha del simbolo y que el diodo esti en estado "encendido",

+l' :v + VD = 0.7 V ' T 2.2 1in v,, - V = E - V, = 8 V - 0.7V = 7 3 V R

Figura 2.16 Circuito para el ejernplo 2.6.

EJEMPLO 2.7 Repetir el ejemplo 2.6 con el diodo invertido

Soluci6n 7 1 * = O A

+ A1 eliminar el diodo, resulta que la direcci6n de Ies opuesta a la flecha en el simbolo del diodo, E 2.2 kn v,, y que el equivalente del diodo es el circuit0 abierto sin importar que modelo se utilice. Debido

- a1 circuito abierto, el resultado es la red de la figura 2.17, donde ID = 0 A. Esto es porque VR = 18, VR = (0)R = 0 V . Aplicando la ley de voltaje de Kircbhoff alrededor del lazo cerrado genera

I E - V . . - V . = O

F i r a 2.17 Deterrninaci6n de las cantidades desconocidas para el Y

62 Capitulo 2 Aplicaciones de diodos

ObsCwese en el ejemplo 2.7 el alto voltaje a travts del diodo a pesar de que se encuentra en estado "apagado". La comente es cero, per0 el voltaje es significative. Con el fin de repasar, debe recordarse el analisis siguiente:

1. Un circuito abierto puede tener cualquier voltaje a traves de sus terminales, pero la comente siempre sera igual a 0 A.

2. Un circuito cerrado tiene una caida de 0 V a travis de sus terminales, per0 la corriente estara limitada por la red que la rodea.

En el siguiente ejemplo es imponante la notaci6n de lafigura 2.18 para el voltaje aplicado. Se trata de una notacion comun en la industria, con la que el lector debe familiarizarse. Dicha notaci6n y otros niveles definidos de voltaje se trataran con mayor profundidad en el capitulo 4.

4 Figura 2.18 Notacihn de la fuente.

Para la configuraci6n de diodo en sene de la figura 2.19, determinar V,, VR e I,. EJEMPLO 2.8

Figua 2.19 Circuito del diodo en serie para el ejemplo 2.8.

A pesar de que la "presi6nV establece una comente con la misma direccion que el simbolo de la flecha, el nivel del voltaje aplicado resulta insuficiente para "encender" el diodo de silicio. El punto de operaci6n sobre las caractensticas se seiiala en la figura 2.20, y establece el equivalente del circuito abierto como la aproximacion adecuada. El voltaje resultante y 10s niveles de coniente son por tanto 10s siguientes:

I , = OA

V, = I$ = I$ = (OA) 1.2kQ = OV

V, = E = 0 5 V

2.4 Configuraciones de diodos en serie con entradas de dc

~- ~~p

EJEMPLO29 . Determinar Vo e ID para el circuit0 en sene de la figura 2.21

1 Figura 2.21 Circuito para el

F ejemplo 2.9.

Un enfoque similar que se aplico en la figura 2.6 revelara que la corriente resultante tiene la misma direccion que las flechas de 10s simbolos de ambos diodos, y que la red de la figura 2.22 es el resultado, porque E = 12 V > (0.7 V + 0.3 V) = 1 V. N6tese la fuente redibujada de 12 V y la polaridad de Vo a traves de la resistencia de 5.6 kQ. El voltaje resultante

'I"" F

5.6 kR Ve - Rgura 2.22 Determinacihn de las

cantidades desconocidas para el ejemplo 2.9.

EJEMPLO 2.10 Determinar ID, V D , y V , para el circuit0 de la figura 2.23.

Figura 2.23 Circuito para el ejemplo 2.10.

Solucion

Al eliminar 10s diodos y a1 determinar la direccion de la comente resultante I generari el circuito de la figura 2.24. Existe una similitud en la direccion de la comente para el diodo de silicio, pero no asi para el diodo de geqanio. La combinaci6n de un corto circuito en sene con un circuito abierto siempre genera como resultado un circuito abierto e ID = 0 A, como lo seriala la figura 2.25.

- i- I = O

\,,\,,\\-,~,,~,,\~

+ 2 5 , 6 k C 2 V 0

+ E 12 V 5.6 m v,,

- - t

Figura 2.24 Determinacihn del estado de 10s diodos d e la figura 2.23.

Rgura 2.25 Sustitucihn del &ado equivaiente para el diodo abierto.

Capihllo 2 Aplicaciones de diodos

La pregunta que pemanece es: iqui sustituir en lugar del diodo de silicio? Para el anilisis que seguiri y para 10s capitulos subsecuentes, s610 debe recordarse que para el diodo practico real ID = 0 A, VD = 0 V (y viceversa), como se describi6 para la situacibn sin polarizaci6n en el capitulo 1. Las condiciones descritas por I, = 0 A y V,, = 0 V se indican en la figura 2.26.

v , = 0 V i = O A +

r,, = o A ' ~ 1 + 5.6 kn V- ' 5 _ Rgura ias para cantidades el 2.26 circuit0 Determinaci6n desconocidas del ejempio 2.10. de

La aplicaci6n de la ley de voltaje de Kirchhoff en la direcci6n de las manecillas del reloj da

E - V - V - V = O Dl D1 0

Y VDi = E - V D , - V , = 1 2 V - 0 - o = 1 2 ~

con Vo = OV

- -

Determinar I, V , , V2 y Vo para la configuration de dc en serie de la figura 2.27. EJEMPLO 2.11

d F w r a 2.27 Circuito para el E, = -5 V ejempio 2.11.

Las fuentes se dibujan de nuevc y la direction de la corriente se indica en la figura 2.28. El diodo est6 en estado "encendido" y la notacion que aparece en la figura 2.29 esta incluida para indicar este estado. Obsdrvese que el estado ''encendido" se anota s610 mediante V, = 0.7 V

Rgura 2.28 Determinacidn del estado del diodo Figura 2.29 DeterminaciBn de las cantidades desconocidas para la red de la figura 2.27. para la red de la figura 2.27.

2.4 Configuraciones de diodos en sene con entradas de dc

adicional en la figura. Esto elimina la necesidad de dibujar de nuevo la red y evita cualquier confusion que pueda generarse por la aparicion de otra fuente. Como se se1ial6 en la inuoduc- ci6n de esta seccion, es probable que esta sea la ruta y notacion que se tomari, una vez que se establece un nivel de confiabilidad en el anilisis de las configuraciones de 10s diodos. Con el tiempo, el anilisis completo se desarrollari so10 refiritndose a la red original. Recuerde que puede indicarse un diodo con polarization inversa. solo con una linea a travts del dispositivo. La comente resultante a travts del circuit0 es.

y 10s voltajes son

Vl = IR, = (2.07 mA) (4.7 W2) = 9.73 V

V, = IR, = (2.07 mA) (2.2W2) = 455 V

La aplicacion de la ley de voltaje de Kirchhoff a la section de salida en la direccion de las manecillas del reloj generari un resultado

Y Vo = V, - E, = 4.55 V - 5 V = -0.45 V

El signo de menos indica que Vo tiene una polaridad opuesta a la que aparece en la figura 2.27.

2.5 CONFIGURACIONES EN PARALELO Y EN SERIE-PARALELO

Los mttodos aplicados en la section 2.4 se pueden extender al analisis de las configuraciones en paralelo y en serie-paralelo. Para cada area de aplicacion, so10 se igualan las series secuenciales de pasos aplicados a las configuraciones de diodos en sene.

EJEMPLO 2.12 Determinar V,,, I, , ID , e I,? para la configuration de diodos en paralelo de la figura 2.30.

*

- F- 2.30 Red para el - ejemplo 2.12.

Para el voltaje aplicado, la "presion" de la fuente es para establecer una comente a travks de cada diodo en la misma direccion que se muestra en la figura 2.31. Debido a que la direction de la comente resultante es igual a la de la flecha en cada simbolo de diodo, y que el voltaje aplicado es mayor que 0.7 V, ambos diodos estin en estado "encendido". El voltaje a traves de 10s elementos en paralelo es siempre el mismo y

Caplhllo 2 Aplicaciones de diodos

Figura 2.31 Determinacion de las 0- - cantidades desconocidas para La

red del ejemplo 2.12.

La comente

Suponiendo diodos de caractensticas similares, se tiene

El ejemplo 2.12 demostr6 una razon para colocar diodos en paralelo. Si la comente nominal de 10s diodos de la figura 2.30 es s610 de 20 mA, una comente de 28.18 mA daiiaria el dispositivo si apareciera s610 en la figura 2.30. A1 colocar dos en paralelo, la comente esta limitada a un valor seguro de 14.09 mA con el mismo voltaje terminal.

- - ~~ --

Determinar la comente I para la red de la figura 2.32.

A1 dibujar de nuevo la red como lo indica la figura 2.33, se seiiala que la direccion de la corriente resultante es como para encender el diodo D, y apagar el diodo D,. La comente resultante I es entonces

SI U

,fl~{ I R =2.2 LR

E,l-Tv 2 1 4 V

Figura 2.33 Determinacidn de las cantidades desconocidas para

I la red del ejemplo 2.13.

1 + R

E , = 20 V 2.2 kn

2.5 Configuraciones en paralelo y en serie-paralelo

EJEMPLO 2.13

R ejemplo 2.13. Si

I!

Dl

D:

E, = 4 V - Figura 2.32 Red para el

- ~- -

EJEMPLO 2.14 Determinar el voltaje Vo para la red de la figura 2.34.

Inicialmente, pareceria que el voltaje aplicado "encenders" ambos diodos: sin embargo. si ambos estAn en "encendido", la caida de 0.7-V a traves del diodo de silicio no seri igual a 10s 0.3 V a traves del diodo de germanio como se requiere, por el hecho de que el voltaje a traves

si de elementos paralelos debe ser el mismo. La accion resultante se puede explicar solo con notar que cuando la fuente se enciende incrementara de 0 V a 12 V en un periodo, aunque quizri se podria medir en milisegundos. Durante el increment0 en que se establece 0.3 V a travis del diodo de germanio. Cste "prender? y mantendri un nivel de 0.3 V. El diodo de silicio nunca tend16 la oportunidad de capturar su 0.7 V requerido, y por tanto permaneceri en su estado de

2.2 kc2 i vo

circuit0 abierto como lo indica la fizura 2.35. El resultado:

1 V,, = 12V - 0.3V = 11.7V

Figura 2.34 Red para el ejemplo 2.14.

Figura 2.35 Determination de Va para la red de la figura 2.34.

EJEMPLO 2.15 Determinar las col~ientes I,, I, e I,, para la red de la figura 2.36.

R , Soluci6n

El voltaje aplicado (presi6n) es como para encender ambos diodos, como se O ~ S ~ N @ por las direcciones de corriente resultante en la red de la figura 2.37. Notese que el uso de la notacion abreviadapara 10s diodos "encendido" y que la solucion se obtienen a travis de una aplicacion de tknicas aplicadas alas redes dc en serie-paralelo.

Figura 2.36 Red para el ejemplo 2.15.

1 - - - - - - - _ - _ _ _ _ _ _ i a Rgura 2.37 Determlnacibn de las

5.6 kn cantidades desconocidas para el - Vi + eiemplo 2.15.


La aplicacion de la ley de voltaje de Kirchhoff alrededor de la malla indicada en la direcci6n de las manecillas del reloj produce:

En el nodo a de la pane inferior ID: + 1, = I,

Y I " = I, - - I, = 3.32 mA 0.212 mA = 3.108 mA

2.6 COMPUERTAS AND/OR

Ahora, las herramientas de anilisis estin a la disposition, y la oportunidad de investi, ear una Si

configuration de computadora, que demostrari el rango de aplicaciones de este dispositivo ( I ) E = ' O v+ relativamente sencillo. El analisis estari limitado a la detenninacion de 10s niveles de voltaje, y no se incluiri un analisis detallado de ilgebra booleana o de logica positiva y negativa.

La red que se analizara en el ejemplo 2.16 es una compuerta OR para logica positiva. Esto , o v es, el nivel de 10-V de la figura 2.38 tiene asignado un "1" para el algebra booleana, en tanto

; ; I " ",

D: que una entrada de O-V tiene asignado un " 0 . Una compuena OR es tal, que el nivel de voltaje de salida sera de 1 si alguna o ambas entradas son 1. La salida es de 0 si ambas entradas estan en el nivel 0 .

El anilisis de las compuertas AND/OR se realiza con ficiles mediciones a1 utilizar el Rf w kQ equivalente aproximado para un diodo, en lugar del ideal, debido a que puede estipularse que el voltaje a travts del diodo debe ser 0.7 V positivos para el diodo de silicio (0.3 V para el de Figura 2.38 Cornpuerta lbgica germanio) para cambiar al estado "encendido". OR positiva.

En general, el mejor metodo es el de establecer un sentido "intuitive" para el estado de 10s diodos mediante la observaci6n de la direcci6n y la "presi6n" que establecen 10s potenciales aplicados. El anilisis verificari o negara las suposiciones iniciales.

- -

Determlnar Vo para la red de la figura 2 38

Obstrvese que en principio so10 existe un potencial aplicado; 10 V en la terminal 1. La terminal 2 con una entrada de 0 V es esencialmente un potencial de tierra, como se indica en lo que se dibuj6 de nuevo de la red de la figura 2.39. La figura 2.39 "sugiere" que D, esti prohablemente en estado "encendido" debido a 10s 10 V aplicados, mientras que Dz con su lado "positivo" en 0 V esta quiz5 en "apagado". La suposici6n de estos estados dara por resultado la configura- ci6n de la figura 2.40.

El siguiente paso es s610 para verificar que no existen contradicciones en las suposiciones. Esto es. observar que la polaridad a travts de D, es tal como para encenderlo y que la polaridad a travds de D, es tal como para apagarlo. Para D, el estado "encendido" establece Vo en Vo = E -V,= 1 0 ~ - 0 . 7 ~ = 9 3 ~ . ~ 0 n 9 . 3 e n e l l a d o d e l c & t o d o ( - ) d e ~ , y enel ell ad ode la no do (+), D, est5 definitivamente en estado "apagado". La direcci6n deia corriente y la trayectoria continua resultante para la conducci6n reafirman la suposici6n de que D, esta conduciendo. Las suposiciones se confirman por 10s voltajes y la comente resultante, y se puede asumir que el anilisis inicial es correcto. El nivel de voltaje de salida no es de 10 V como se definio para una entrada de I. pero el 9.3 V es lo suficientemente grande para ser considerado un nivel 1. Por tanto. la salida es un nivel 1 con s610 una enuada, lo cud sugiere que se trata de una

2.6 Compuertas AND/OR

EJEMPLO 2.1 6

F~gura 2.39 Red dibujada de nuevo de la figura 2.38.

Figura 2.40 Estados del diodo asumidos para la figura 2.38.

compuena OR. Un anilisis de la misma red con dos entradas de 10-V dari par resultado que ambos diodos esten en estado "encendido" y con una salida de 9.3 V. Una entrada de 0-V en ambas entradas, no proporcionari el 0.7 V requerido para encender 10s diodos y la salida seri de 0 debido a1 nivel de salida de 0-V. Para la red de la figura 2.40 el nivel de comente se encuentra determinado par

- -

EJEMPLO 2.1 7

Figura 2.41 Compuerta logica AND positiva.

-- - - -

Determinar el nivel de salida para la compuerta Iogica AND positiva de la figura 2.41

Solucian

Observese en este caso que la fuente independiente aparece en la terminal conectada a tierra de la red. Debido a razones que pronto serin obvias, se elige el mismo nivel que el nivel logico de la entrada. La red esti dibujada en la figura 2.42 con las suposiciones iniciales respecto a 10s estados de 10s diodos. Con 10 V del lado del catodo de Dl se asume que D, se encuentra en estado "apagado", aunque exista una fuente de 10-V conectada a1 dnodo de D, a travts de la resistencia. Sin embargo, recuerde que se mencion6 en la introducci6n de esta seccion que el empleo del modelo aproximado servirh de ayuda para el analisis. Para Dl ide d6nde vendri el 0.7 V, si 10s voltajes de entrada y fuente se encuenuan en el mismo nivel y creando "presio- nes" opuestas? Se supone que D, se encuentra en estado "encendido" debido a1 bajo voltaje del lado del citodo y la disponibilidad de la fuente de 10-V a travts de la resistencia de 1-kR.

Para la red de la figura 2.42 el voltaje en V,, es de 0.7 V, debido a que el d i d o D, esti polarizado directameute. Con 0.7 V en el hado de Dl y 10 V en el citodo, D, est6 definitivamente en estado "apagado". La comente I tendri la direction que se indica en la figura 2.42 y una magnitud igual a

F w 2.42 Sustituci6n de 10s estados asumidos para 10s diodos de la figura 2.41.


Para el periodo TI2 + T, la polaridad de la entrada vi es como se indica en la figura 2.45, y la polaridad resultante a travts del diodo ideal produce un estado "apagado" con un equivalente de circuito abierto. El resultado es la ausencia de una trayectoria para el flujo de carga y vo = iR = (0)R = 0 V para el periodo TI2 + T . La entrada vi y la salida v, se dibujaron juntas en la figura 2.46 con el prop6sito de establecer una comparaci6n. Ahora, la seiial de salida vcJ tiene un kea neta positiva aniba del eje sabre un periodo complete, y un valor promedio detenninado por

I Vdc = 0.318vm ]medm onda

Figura 2.46 Senal rectificada de media onda.

Al proceso de eliminaci6n de la mitad de la seiial de entrada para establecer un nivel dc se le llama rectificacibn de media onda.

El efecto del uso de un diodo de silicio con V, = 0.7 V se seiiala en la figura 2.47 para la regi6n de polarizaci6n duecta. La seiial aplicada debe ser ahora de por lo menos 0.7 V antes de que el diodo pueda "encender". Para 10s niveles de vi menores que 0.7 V el diodo aun esti en estado de circuito abierto y vo = 0 V, como lo indica la misma figura. Cuando conduce, la diferencia entre vo y vi se encuentra en un nivel fijo de V, = 0.7 V y vo = vi - V,. segun se indica en la figura. El efecto net0 es una reduccion en el i4rea arriba del eje, la cual reduce de manera

T '

Defasamienm dcbido s Vi

ngura 2.47 Efecto d e VTsobre la sefial rectificada de media onda.


natural el nivel resultante de voltaje dc. Para las situaciones donde V, >> V,, la ecuacion 2.8 puede aplicarse para deteminar el valor promedio con un alto nivel de exactitud.

Si vm es suficientemente mas grande que VT, la ecuaci6n 2.7 es a menudo aplicada como una primera aproximacion de V,,.

a) Dibujar la salida vo y deteminar el nivel dc de la salida de la red de la fisura 2.48 EJEMPLO 2.18 b) Repetir el inciso a si el diodo ideal es reemplazado por un diodo de silicio. c) Repetir 10s incisos a y b si V,,, se increments a 200 V, y comparar las soluciones utilizando

las ecuaciones (2.7) y (2.8).

Solucion

a) En esta situation el diodo conducira durante la parte negativa de la entrada segfin se muestra en la figura 2.49, y vo aparecera como se sefiala en la misma figura. Para el periodo completo, el nivel dc es

El signo negativo indica que la polaridad de la salida es opuesta a la polaridad definida de la figura 2.48.

Flgura 2.49 vn resultante para el circuit0 del ejemplo 2.18.

b) Utilizando un diodo de silicio, la salida tiene la apariencia de la figura 2.50 y

La caida resultante en el nivel dc es de 0.22 V o cerca del 3.5%. c) Ecuacion (2.7): Vdc = -0.318Vm = -0.318(200V) = -63.6V

la que es una diferencia que, en efecto, puede ignorarse para la mayor parte de las aplicaciones. 1 ' ZOV- 0 .7V= 1 9 3 V Para el inciso c el desvio y la caida en la amplitud debido a V, no seria discernible en un osciloscopio tipico si se despliega el patron completo. figura 2.50 Efecto de V;sobre

la salida de la figura 2.49.

2.7 Entmdas senoidales; rectification de media onda 73

El valor del voltaje pico inverso (PIV, por las iniciales en ingMs de: Peak Inverse Voltage) (o PRV, par las iniciales en inglts de: Peak Reverse Voltage) del diodo es muy imponante en el disetio de sistemas de rectification. Recuerde que se trata del valor del voltaje que no debe excederse en la region de polarizacion inversa, pues de otra forma el diodo entrara en la region de avalancha Zener. El valor PIV requerido para el rectificador de media onda puede determinarse a partir de la figura 2.5 1, la cual muestra el diodo de lafigura 2:43 con polarizacion inversa con un voltaje mAximo aplicado. Al aplicar la ley de voltaje de Kirchhoff, parece muy obvio que el valor PIV del diodo debe ser igual o mayor a1 valor del pico del voltaje aplicado. Par tanto,

rccriiicadoi de media onda (2.9)

V(PIV) +

Figura 2.51 Deterrninaci6n del valor

+ de PIV que se requiem para el rectificador de media onda.

2.8 RECTIFICACION DE ONDA COMPLETA

Puepte de diodos El nivel de dc que se obtiene a partir de una entrada senoidal puede mejorar a1 100% si se utilizaun proceso que se llama rectijicaci6n de onda completa. La red mas familiar para llevar a cabo tal funcion aparece en la figura 2.52 con sus cuatro diodos en una configuracion en forma de puente. Durante el periodo t = 0 a TI2 la polaridad de la entrada se muestra en la figura 2.53. Las polaridades resultantes a travts de 10s diodos ideales tambitn se sefialan en la figura 2.53 para mostrar que D, y D, estin conduciendo. en tanto que D , y D, se hallan en estado "apagado". El resultado net0 es la configuraci6n de la figura 2.54, con su coniente y polaridad indicadas a traves de R. Debido a que 10s diodos son ideales, el voltaje de carga vo = v; , s e g ~ n se muestra en la misma figura.

Flgura 2.52 Puente rectlflcador de onda completa

7 1 + T r 2

FWra 2.53 Red de la figura 2.52 / para el periodo 0 + 712 del voltaje de entrada v,. Figura 2.54 Trayectoria de conduccion para la region positiva de v,.


Para la region negativa de la entrada 10s diodos conductores son D, y D,, generando la configuracion de la figura 2.55. El resultado importante es que la polaridad a travts de la resistencia de carga R es la misma que en la figura 2.53, estableciendo un segundo pulso positivo, como se indica en la figura 2.55. Despuks de un ciclo completo los voltajes de entrada y de salida apareceran seglin la figura 2.56.

Figura 2.55 Trayectoria de conducci6n para la region negativa de v,.

Rgura 2.56 Formas de onda de entrada Y sal~da para un -

1 rectificadoide onda cornpleta.

Debido a que el Area arriba del eje para un ciclo completo es ahora doble, en comparacidn con la obtenida para un sistema de media onda, el nivel de dc tarnbiin ha sido duplicado y

Si se emplea diodos de silicio en lugar de 10s ideales coma se indica en la figura 2.57, una aplicacion de la ley de voltaje de Kirchhoff alrededor de la trayectoria de conduccidn resultaria

v - v - v - V - 0 I T 0 T -

Y V" = vi - 2VT

El valor pica para el voltaje de salida vo es, par tanto,

Para las situaciones donde Vm >> 2VT, puede aplicane la ecuacion (2.1 1) para el valor promedio con un nivel relativamente alto de precisidn.

I - 2 Fwra 2.57 Determinaci6n de

Vomh para 10s diodos de silicio en la configuration puente.

Si Vm es lo suficiente m& grande que 2V,, entonces la ecuacion (2.10) a menudo se aplica como una primera aproximaci6n para V,,.

2.8 Rectification de onda completa

A. ?\ PIV El PIV que se requiere para cada diodo (ideal) puede determinarse a pmir de la figura

2.58 que se obtuvo en el pic0 de la region positiva de la sefial de entrada. Parala malla indicada el voltaje maximo a traves de R es Vm y el valor PIV se define por

Figura 2.58 Determination dei PIV que se requiere para ia Transformador con derivaci6n central configuraci6n puente.

Un segundo rectificador de onda completa muy popular aparece en la figura 2.59 con solo dos diodos, per0 requiere de un transformador con derivaci6n central (CT, por las iniciales en ingles de: Center Tapped) para establecer la seiial de entrada a uavks de cada seccion del secundario del uansfonnador. Durante la porcion positiva de v, aplicada a1 primario del transformador. la red aparece como se muestra en la figura 2.60. D, asume el equivalente del corto circuito y D, el equivalente del circuito abierto, segun se determino por 10s voltajes secunda- rios y las direcciones de corriente resultantes. El voltaje de salida aparece en la figura 2.60.

Rgura 2.59 Transformador con derivation central para un

D* rectificador de onda completa.

Figura 2.60 Condiciones de la red para la regi6o positiva de v,.

Durante la porci6n negativa de la entrada, la red aparece como lo indica la figura 2.61, invirtiendo 10s papeles d= 10s diodos, pero manteniendo la misma polaridad para el voltaje a

Figura 2.61 Condiciones de la red para la regi6n negativa de v,.


uavCs de la resistencia de carga R. El efecto neto es una salida igual a la que aparece en la figura 2.56 con 10s mismos niveles de dc.

PIV

'IV = Vsecundano + '8 Figura 2.62 Determinacidn del = v, + vm nivel de PIV para 10s diodos del

transformador con derivacion

(2,13) central para un rectiiicador de transformador CT. reclificador de onda cornplera onda completa.

La red de la figura 2.62 ayudara a determim el PIV neto paracada diodo de este rectificador de onda completa. La insertion del voltaje mhimo del voltaje secundario y el Vm de acuerdo con lo establecido para la red adjunta dara por resultado

Determinar la forma de onda de salida para la red de la figura 2.63 y calcular el nivel dc de EJEMPLO 2.19 salida y el PIV que se requiere para cada diodo.

;:: - V , + ". 2: -. ,

Figura 2.63 Red puente para el ejemplo 2.19

La red aparecera como en la figura 2.64 para la regi6n positiva del voltaje de enuada. El redibujo de la red generarfi la configuraciirn de la figura 2.65, donde vo = jvi o VOme = $Vimll = $(lo V) = 5 V, como lo indica la figura 2.65. Para la parte negativa de la enuada la funci6n de 10s diodos seri intercambiada y vo aparecerA seglin la figura 2.66.

Figurn 2.64 Red de la figura 2.63 para la regi6n positiva de v,.

Figum 2.65 Red redibujada de la figura 2.64

El efecto de remover dos diodos de la confi,waci6n puente fue, por tanto, reducir el nivel de dc disponible a1 siguiente:

1 "' Vdc = 0.636(5 V) = 3.18V

o al disponible de un rectificador de media onda con la misma entrada. Sin embargo, el PN - *

T T r " I -

seglin se determino en la figura 2.58 es igual al voltaje maim0 a traves de R, el cual es de 5 V i o la mitad de lo que se requiere para un rectificador de media onda con la rnisma entrada. Rgura 2.66 Salida resultante

para el ejemplo 2.19

2.8 Reetificacibn de onda completa 77

Existe una variedad de redes de diodos que se llaman recortadores y tienen la capacidad de "reconar" una porcidn de la serial de entrada sin distorsionar la pane restante de la forma de onda altema. El rectificador de media onda de la secci6n 2.7 es un ejemplo de la forma mas simple de un reconador de diodo, una resistencia y un diodo. Dependiendo de la orientation del diodo, la region positiva o negativa de la serial de entrada es "reconadz".

Existen dos categorias generales de reconadores: en serie y enparalelo. La configuracion en serie es donde el diodo est6 en serie con la carga, mientras que en paralelo tiene un diodo en una trayectoria paralela a la carga.

En serie La respuesta de la configuraci6n en serie de la figura 2.67a a una variedad de fomas de onda altemas se ilustra en la figura 2.67b.Aunque se present6 al principio como un rectificador de media onda (para fomas de onda senoidales), no existen limitaciones sobre el tip0 de seiiales que pueden aplicarse a un reconador. La adicion de una fuente de dc como la que se muestra en la figura 2.68 puede tener un efecto pronunciado sobre la salida de un reconador. El anilisis inicial se limitari a 10s diodos ideales, y se reservara el efecto de V , a un ejemplo posterior.

(b)

Figura 2.67 Recortador en serie.

te dc.

No existe un procedimiento general para el ansisis de las redes como las del tipo que se presenta en la figura 2.68, per0 existen cienas ideas que deberin considerme mientras se tra- baja en la solution.

I . Hacer un dibujo mental de la respuesta de la red basandose en la direccibn del diodo y en 10s niveles de voltaje aplicados.

Para la red de la figura 2.68, la diiecci6n del diodo sugiere que la seiial v, debe ser positiva para encenderlo. La fuente dc requiere mas a6n que el voltaje v, sea mayor que V volts para encender el diodo. La regi6n negativa de la serial de enuada estA "presionando" al diodo hacia

Capitulo 2 Aplicadones de diodos

el estado "apagado", soportado mas atin por la fuente dc. En general, se puede estar muy seguro que el diodo esta en circuito abierto (estado "apagado") para la region negativa de la sefial de entrada.

2. Determinar el voltaje aplicado (voltaje de transicion) que causara un cambia en el estado del diodo.

Para el diodo ideal. latransicion entre 10s estados ocunird en el punto sobre las caracteristicas donde v, = 0 V e id = 0 A. A1 aplicar la condition id = 0 y v, = 0 a la red de la figura 2.68 -, - se genera la configuraci6n de la figura 2.69, donde se reconoce que el nivel de vi que causara una transicion en el estado es , ,. - ~ ..

v Figura 2.69 Determinacibn dei nivei v de transici6n para el circuito de la figura 2.68. + .

Para un voltaje de entrada mayor que V volts el diodo esta en estado de corto circuito, mientras

gado".

. J t R ; que para 10s voltajes de entrada menores que Vvolts esta en estado de circuito abierto o "apa- -

3 . Estnr consciente continuamente de las terminales definidas y la polaridad de vo. Figura 2.70 Deterrninacion de u".

Cuando el diodo se encuenua en estado de corto circuito, coma el que se muestra en la figura 2.70, el voltaje de salida vo se puede determinar mediante la aplicacion de la ley de voltaje de Kirchhoff en la direccion de las manecillas del reloj:

A ", !

vI - V - vo = 0 (direccion de las manecillas del reloj) I A".

4 . Puede ayudar el dibujar la seiial de entrada arriba de la seiial de salida y 1 , , Y I 1 , ' I

determinar 10s valores instantitneos de la entrada. 1 1 1 1

I , ' I

Posteriormente, es posible dibujar 10s voltajes de salida a partir de 10s puntos de datos resultantes de vo, como se demostro en la figura 2.71. Tenga en cuenta que a un valor instantaneo de vi la entrada puede ser tratada coma una fuente dc de dicho valor y el valor de dc

1;;" " 1 I"/ 1 + correspondiente (el valor instantaneo) de la salida determinada. Par ejemplo, para el caso v, =

f VnZ en la figura 2.68, se analizarila red que aparece en lafigura 2.72. Para Vm > V el diodo est i - en estado de corto circuito y para vo = Vm - V, como en la figura 2.71.

Para vi = Vlos diodos cambian de estado y para vi = -V,, v, = OV, y la curva completa para ~ g u r a 2.71 Determinacibn de 10s vo puede dibujarse como se muestra en la figura 2.73. niveles de v,

., I u, = V(lcs diodos cambia" de ertado)

F m 2.72 Deterrninacion de % cuando v, = V,. figura 2.73 Dibujo de v,

2.9 Recortadores 79

EJEMPLO 220 Determinar la forma de la onda de salida para la red de la figura 2.74

0

+

R

- Rgura 2.74 Recortador en serie 0

O para el ejemplo 2.20.

La expenencia anterior sugiere que el diodo estarli en estado "encendido" para la region positiva de v,, especialmente cuando se obsema el efecto de ayuda de V = 5 V. La red aparecera como lo seiiala la figura 2.75 y vo = vj + 5 V. Sustituyendo id = 0 para vd = 0 para 10s niveles de transicion, se obtiene la red de la figura 2.76 y v, = -5 V.

-1- Fira 2.75 v, con diodo en estado "encendido".

5V i d = O A

", R v 0 = v n = ; $ =ip = ( O ) R = O V Rmra 2.76 Determinaci6n del nivel

- de transicion para el recortador de la o iigura 2.74.

Para 10s valores de vi mas negativos que -5 V, el diodo entrarli en estado de circuito abierto, mientras que para 10s voltajes mas positivos de -5 V el diodo estarri en estado de corto circuito. Los voltajes de entrada y de salida aparecen en la figura 2.77.

F m 2.77 Dibujo de v, para el ejemplo 2.20.

El analisis de las redes de reconadores con las entradas de onda cuadrada es en realidad mlis ficil que las redes con entradas senoidales, debido a que solo deben considerarse dos niveles. En otras palabras, la red puede analizarse como si tuviera dos entradas de nivel dc con la salida resultante vo graficada en el marco adecuado de tiempo.


Repetir el ejemplo 2.20 para la onda cuadrada de entrada de la figura 2.78. EJEMPLO 221

-10 Figura 2.78 Sefial que se aplica para el ejemplo 2.21.

Para v, = 20 V (0 -+ Tl2) generara la red de la figura 2.79. El diodo esta en estado de corto circuit0 y vo = 20 V + 5 V = 25 V. Para vl = -10 V dari como resultado la figura 2.80, colocando el diodo en estado "apagado" y vo = i,R = (0)R = 0 V. El voltaje resultante de salida aparece en la figura 2.81.

F w r a 2.79 v, a v , = +20 V. Figura 2.80 % a 5 = -10 V. figura 2.81 Dibujo de vo para el ejernplo 2.21.

O b s i ~ e s e en el ejemplo 2.21 que el recortador no s61o recorto unicamente 5 V de la excursi6n total de la seiial sino que increment6 el nivel dc de la seiial por 5 V.

La red de la figura 2.82 es la mis sencilla de las configuraciones de diodos, en paralelo con la salida para las mismas entradas de la figura 2.67. El an4lisis de las configuraciones en paralelo es muy similar a la que se aplica a las configuracioaes en sene, como se demostrari en el siguiente ejemplo.

Figura 2.82 Respuesta de un recortador en paralelo.

2.9 Recortadores

EJEMPLO 222 Determinar vo para la red de la figura 2.83

- Figura 2.85 DeterminaciAn del nivel de transicion para el ejemplo 2.22.

' 1 Figura 2.83 Ejemplo 2.22

La polaridad de la fuente dc y la diieccion del diodo sugieren que el diodo esta en estado "encendido" para la regi6n negativa de la sefial de entrada. Para esta region la red aparecera como lo sefiala la figura 2.84, donde las terminales definidas para vo requieren que vo = V = 4 V.

I v 4v + - Rgura 2.84 %para la regihn c. o negativa de v,.

El estado de transicion puede determinarse a partir de la figura 2.85, donde la condicion de id = 0 A para vd = 0 V se ha impuesto. El resultado es que v; (la transicion) = V = 4 V.

Debido a que la fuente dc se encuentra obviamente "presionando" a1 diodo para permanecer en estado de circuito cerrado, el voltaje de entrada debe ser mayor a 4 V para que el diodo estk en estado "apagado". Cualquier voltaje de entrada menor que 4 V genera16 un diodo en corto circuito.

Para el estado de circuito ab'ieno la red aparecera segun se muesua en la figura 2.86, donde vo = vi. Completando el dibujo de vo resulta la forma de onda de la figura 2.87.

", 4 " ; v ~ 4 v z

FiguIa 2.87 Dibujo de v, para el Figura 2.86 Determinacibn de vo ejemplo 2.22.

para el estado abierto del diodo.

Para examinar 10s efectos de V, sobre el voltaje de salida, el siguiente ejemplo especifica- ra un diodo de silicio, en lugar del equivalente del diodo ideal.

82 Capitdo 2 Aplicaciones de diodos

Repetir el ejemplo 2.22 usando un diodo de silicio con V, = 0.7 V.

El voltaje de mansicion suele determinarse en primera instancia a1 aplicar la condition de id = 0 A cuando 1~~ = VD = 0.7 V, y obteniendo la red de la k u r a 2.88. Al aplicar la ley de voltaje de Kirchhoff alrededor del lazo de salida en el sentido de las manecillas del reloj, se encuentra que

VI

- vTF0.7" v - 4 v - Figura 2.88 Determinacibn del nive~ de o o transicibn para la red de la figura 2.83.

Para 10s voltajes de entrada mayores que 3.3 V, el diodo estari en circuit0 abieno y vo = v,. Para 10s voltajes de entrada menores que 3.3 V, el diodo estari en estado "encendido" y resultari la red de la figura 2.89, donde

fig- 2.89 Determinaci6n de vo - - - para el diodo de la fiqura 2.83 en o o estado "encendido".

La forma de onda resultante de salida aparece en la figura 2.90. Notese que el hnico efecto da VT fue disminuir el nivel de transition desde 3.3 V a 4 V.

No hay duda de que incluir 10s efec:os de VTccmplicaran el analisis un poco, per0 una vez que el ansisis se comprende con el diodo ideal, el procedimiento, incluyendo 10s efectos de V,, no ser4n tan dificiles.

Resumen Una variedad de recottadores en serie y en paralelo con 10s resultados de salida para las entradas senoidales se presentan en la figura 2.91. Obdmese en particular la respuesta de la hltima configuraci6n. con su capacidad de recortar una seccion positiva o negativa como se determi:ne por la magnitud de sus fuentes de dc.

2.9 Recortadores

-

EJEMPLO 2 2 3

pKd

Recortadores en sene simples (diodos ideales)

POSlTIVO

Recortadores en sene polarizados (diodos ideales)

Recortadores en paralelo simples (diodos ideales) pu +., . ? +TTT ,,\"' ,. .f,." "0 ,a,.". ,. . . r - - " -vm d -e

Recortadores en paralelo polarimdos (diodos ideales)

Rgwa 2.91 Circuitos de recorte.


2.10 CAMBIADORES DE NIVEL

Una red de cambiadora de nivel es la que "cambia" una serial a un nivel de dc diferente. La red debe tener un capacitor, un diodo y un elemento resistivo; per0 tambien puede usar una fuente de dc independiente para introducir un cambio de nivel de dc adicional. La magnitud de R y C debe elegirse de tal forma que la constante de tiempo z = RC es lo suficiente grande para asegurar que el voltaje a travCs del capacitor no se descarga de manera significativa, durante el intervalo en que el diodo no esti conduciendo. A traves de todo el analisis se asumira que para propositos pricticos, el capacitor se cargari o descargara totalmente en cinco constantes de tlempo.

La red de la figura 2.92 cambiara el nivel de la sefial de entrada a cero volts (para diodos ideales). La resistencia R puede ser una resistencia de c q a o una combination en paralelo de la resistencia de carga y una resistencia diseiiada para ofrecer el nivel deseado de R.

-v Figura 2.92 Cambiador de nivel.

Durante el intervalo 0 -t TI2 la red aparecera como lo indica la figura 2.93; con el diodo en estado "encendido" efectivamente hace corto circuito el efecto de la resistenciaR. La constante de tiempo RC resultante es tan pequeiia (R se determina por la resistencia inherente de la red) que el capacitor se cargara a V volts ripidaniente. Durante este intervalo el voltaje de salida esta directamente a traves del "corto circuito" y vo = 0 V.

Cuando la entrada cambia a1 estado -V, la red aparecera como lo indica la figura 2.94, con el equivalente de circuito abierto para el diodo determinado por la sefial aplicada y el voltaje almacenado a traves del capacitor, ambos "presionando" la comente a traves del diodo desde el citodo hacia el inodo. Ahora que R se encuentra de regreso en la red, la constante de tiempo determinada por el producto RC es lo suficiente grande para establecer un periodo de descarga 5 ~ m u c h o mayor que el periodo TI2 + T, y puede asumirse sobre una base aproximada que el capacitor mantiene toda su carga y, por tanto, el voltaje (debido a que V = QIC) durante este periodo.

Debido a que vo esti en paralelo con el diodo y la resistencia. tambitn puede dibujarse en la posicion altema que se indica en la figura 2.94. La aplicacion de la ley de voltaje de Kirchhoff alrededor del lazo de entrada dari por resultado

El signo negativo se debe a que la polaridad de 2Ves opuesta a la polaridad definida por v,,. La forma de onda de salida que resulta aparece en la figura 2.95 junto con la seiial de entrada. La seiial de salida "cambia de nivel" a 0 V durante el intervalo de 0 a Tl2, per0 mantiene la misma excursion de voltaje total (2V) que la entrada.

Para una red de cambio de nivel:

La excursibn de voltaje total de la seiial de salida es igual a la excursibn de voltaje total de la seiial de entrada.

Este hecho es una excelente herramienta para verificar el resultado que se obtiene. En general, 10s siguientes pasos pueden ser iitiles cuando se analizan redes cambiadoras

de nivel.

I . Iniciar el analisis de las redes cambiadoras de nivel medianre la consideracibn de la parre de la seRal de enrrada que dara polarizacibn direcra a1 diodo.

F~gura 2.93 Diodo en "encendido' y el capacitor cargando a Vvolts.

Figura 2.94 Deterrninacihn de v, con el diodo en "apagado".

Figura 2.95 Dibujo de v, para la red de la figura 2.92.

85 2.10 Cambiadores de nivel

La insuucci6n anterior puede requerir de saltar un intervalo de la seiial de entrada (como se demostrara en el siguiente ejemplo), per0 el anilisis no se ampliari con una medida innecesa- ria de investigacion.

2. Durante e lperhdo en donde el diodo estir en estado "encendido", se asumirh que el capacitor se cargarb de manera instantanea a1 nivel de voltaje que determine la red.

3. Se supondrir que duranre el periodo en que el diodo estb en estado "apagado" el capacitor se mantendra en el nivel de voltaje que se establece.

4 . A trav&s de todo el anhlisis debe mantenerse un continuo cuidado de la posicibn y la polaridad de referencia para vo, para asegurar que 10s niveles correctos de v,, se esran obteniendo.

5. Tener en mente la regla general de que la excursibn total de voltaje de salida debe ser igual a la excursibn de voltaje de la serial de entrada.

EJEMPLO 224 Determinar v,, para la red de la figura 2.96 para la entrada que se indica.

Fi* 2.97 Determinacion de vo y Vc con el diodo en estado "encendido".

J KVL

Firmra 2.98 Determinaci6n de v.

Figura 2.96 Senal que se aplica y red para el ejemplo 2.24

Obstrvese que la frecuencia es de 1000 Hz,que resulta en un periodo de 1 ms y un intervalo de 0.5 ms entre niveles. El andisis comenzarh con el periodo t , -+ t2 de la seiial de entradadebido a que el diodo estA en estado de corto circuito segbn recomendaciones del comentario 1. Para este intervalo la red aparecerh como lo seiiala la figura 2.97. La salida es a travts de R , per0 tambitn directarnente a travts de la bateda de 5 V si se sigue la conexi6n directa entre las terminales definidas para vo y las terminales de la bateda. El resultado es vo = 5 V para este intervalo. La aplicaci6n de la ley de voltaje de Kuchhoff alrededor del lazo de entrada dara por resultado

Por tanto, el capacitor se cargari hasta 25 V, como se estableci6 en el comentario 2. En este caso, el diodo no hace corto circuito en la resistencia R, pero un circuito equivalente Thtvenin de la porcion de la red que incluye la batena y la resistencia generari R, = 0 Q con E,, = V = 5 V. Para el periodo t2 + t, la red aparecerh como lo indica la figura 2.98.

El equivalente de circuito abierto para el diodo eliminari que la batena de 5 V tenga cualquier efecto sobre vo, y la aplicaci6n de la ley de voltaje de Kuchhoff alrededor del lazo exterior de la red dari por resultado

- " con el dlodo en estado "apagado". y v,, = 35 V


La constante de tiempo de la red de descarga de la figura 2.98 esti determinada por el product0 RC y tiene la magnitud de ,

T = RC = (100 kQ)(O.l pF) = 0.01 s = 10 ms

El tiempo total de descarga es por tanto de 5 T = 5(10 ms) = 50 ms.

Debido a que el intemalo r,+ tj durara solo 0.5 ms, es cierto que resulta buena la aproximacion de afirmar que el capacito; mantendri su voltaje durante el periodo de descarga entre 10s pulsos de la serial de entrada. La salida resultante aparece en la figura 2.99 junto con la sefial de entrada. Obstmese que la excursion de voltaje de salida de 30 V iguala a la excursion del voltaje de entrada como se observa en el paso 5.

Figura 2.99 v , y vo para el cambiador de nivel de la figura 2.96.

Repetir el ejemplo 2.24 usando un diodo dc silicio con V, = 0.7 V. EJEMPLO 225

Para el estado de corto circuit0 la red toma ahora la apariencia de la figura 2.100, y vo puede -

determinarse por la ley de voltaje de Kirchhoff en la secci6n de salida.

+5V - 0.7V - v = 0

Para la seccion de entrada la ley de voltaje de Kirchhoff dari por resultado

Ahora, para el periodo r , + r, la red aparecerri como la figura 2.101, siendo el dnico cambio el voltaje a travts del capacitor. La aplicacion de la ley de voltaje de Kirchhoff genera

Figura 2.101 Determinaci6n de ve con el diodo en estado abierto.

2.10 Cambiadores de nivel

Figura 2.100 Determinacibn de vo y Vccon el diodo en estado "encendido".

La salida resultante aparece en la figura 2.102, cornprobindose el enunciado de que las excursiones de voltaje de entrada y salida son iguales.

Figura 2.102 Dibujo de v, para el cambiador de nivel de la figura 2.96

1, I , ij i, r con un diodo de silicio.

En la figura 2.103 se rnuestran varios circuitos de cambio de nivel y su efecto en la sefial de en&. Aunque todas las formas de onda que aparecen en la fi,wa 2.103 son ondas cuadradas, las redes de carnbio de nivel trabajan de la misma manera para las sefiales senoidales. Un mttodo para el anilisis de las redes de cambio de nivel con entradas senoidales es, el de reemplazar la sefial senoidal por una onda cuadrada con 10s mismos valores pico. La salida resultante tendri una forma envolvente para la respuesta senoidal, como lo indica la figura 2.104 para la red que aparece en la parte inferior derecha de la figura 2.103.

Redes de cambia de nivel

Figurn 2.103 Circuitos cambiadores de nivel con diodos ideales (57. 5RC> Ti2).


Figura 2.104 Red de cambio de nivel con una entrada senoidal.

2.1 1 DIODOS ZENER

El anilisis de las redes que utilizan diodos Zener es muy similar a1 que se aplica al aniilisis de diodos semiconductores de las secciones anteriores. Primero debe determinarse el estado del diodo seguido por una sustituci6n del modelo adecuado, y una determinacion de las otras cantidades desconocidas de la red. A menos que se especifique lo connario, el modelo Zener utilizado para el estado "encendido" seri como el que indica la figura 2.105a. Para el estado "apagado" de acuerdo con su definicion para un voltaje menor que V, per0 mayor que 0 V con la polaridad que se indica en la figura 2.105b, el equivalente Zener es el circuito abierto que aparece en la misma figura.

"encendida" "apsgado" F w 2.105 Equivalentes de diodo Zener para 10s estados

(a) (bl a) "encendido" y b) "apagado".

Vi y R fijas Las redes mas simples del diodo Zener aparecen en la figura 2.106. El voltaje de dc aplicado es fijo, asi como la resistencia de carga. El anilisis puede hacerse fundamentalmente en dos pasos.

I . Determinar el estado del diodo Zener mediante su eliminaci6n de la red y calculando el voltaje a tmvks del circuito abierto resultante.

La aplicacion del paso 1 a la red de la figura 2.106 generari la red de la figura 2.107, donde una aplicacion de la regla del divisor del voltaje resultara

Si I/ 2 V,, el diodo Zener esta en estado "encendido" y se puede sustituir el modelo equivalente de la figura 2.105a. Si V < V,, el diodo esta en "apagado" y se sustituye la equivalencia de circuito abierto de la figura 2.105b.

I3gura 2.106 Reguiador Zener b8sico.

I3gura 2.107 Determinacidn del estado del dicdo Zener.

2.11 Diodos Zener 89

[ R 2. Sustihtir el circuit0 equivalente adecuado y resolverlo para las incignitas + R J T ~ deseadas.

T I I.. Para la red de la figura 2.106 el estado "encendido" dara por resultado la red equivalente

de la figura 2.108. Puesto que 10s voltajes a travCs de 10s elementos paralelos deben ser 10s

T RL v, 1 : mismos, se encuentra que P...

* La coniente del diodo Zener debe determinarse por la aplicacion de la ley de comente de

Figura 2.108 Sustituci6n del Kirchhoff. Esto es equivalente Zener para la situation "encendido". IR = Iz + IL

donde v v, v; - VL 1 ---4 e I - - =

L - R - RL R R

La potencia disipada por el diodo Zener esta determinada pol

el cud debe ser menor que la Pm especificada para el dispositivo. Antes de continua, es muy importante darse cuenta de que el primer paso se utilizo s61o

para deteminar el estado del diodo Zener. Si el diodo Zener estA en estado "encendido", el voltaje a travCs del diodo no es de V volts. Cuando el sistema se enciende, el diodo Zener se encendera tan pronto como el voltaje a travks de el sea de V, volts. Se "atarc en este nivel y nunca alcanzara un nivel m b alto de Vvolts.

Los d idos Zener se utilizan con mayor frecuencia en las redes reguladoras o como un voltaje de referencia. La figura 2.106 es un regulador sim-ple disefiado para mantener un voltaje fijo a travks de la carga RL. Para 10s valores de voltaje aplicado mayores que el que se requiere para encender el diodo Zener, el voltaje a travCs de la carga se mantendrA en V, volts. Si el d i d o Zener se emplea como un voltaje de referencia, ofrecerh un nivel para compararlo en funci6n de otros voltajes.

EJEMPLO 226 a) Para la red de diodo Zener de la figura 2.109, determinar VL, V,, IZ y PZ. b) Repetir el inciso a con RL = 3 W2.

+ 1.2 kn V'

P, = 30 m W -

- Fera 2.109 Regulador de diodo Zener para el ejernplo 2.26.

a) Siguiendo el procedimiento sugerido, la red se redibuja como lo indica la figura 2.1 10. La aplicaci6n de la ecuaci6n (2.16) da


Rgura 2.110 Determinacibn de V para el regulador de la figura 2.109.

Dado que V = 8.73 V es menor que V, = 10 V, el diodo esta en estado "apagado", como se muestra en las caractensticas de la figura 2.1 11. Sustituyendo el equivalente de circuit0 abierto resultara la misma red queen la figura 2.110, donde se encuentra que

VL = V = 8.73 V 8.73 V

VR = Vi - VL = 16 V - 8.73 V = 727 V

I, = OA

Y P, = vg, = V , (0 A) = 0 W

b) Aplicando la ecuacion (2.16) ahora resulta

Debido a que V = 12 V es mayor que V - 10 V, el diodo esti en estado "encendido" y la red de 2. -

la figura 2.1 12 seri el resultado. La apllcacidn de la ecuaci6n (2.17) genera

de tal forma que I, = 1, - 1, [Ec. (2.1 8)]

= 6 mA - 3.33 m.4

= 2.67 m A

La potencia disipada

P, = V g , = (10 V)(2.67 mA) = 26.7 m W

la cual es menor que la especificada P,, = 30 mW

I3gura 2.1 11 Punto de operacibn resultante para la red de la figura :1.109.

I 1 Figura 2.112 Red de la figura - - 2.109 en estado "encendido".

2.1 1 Diodos Zener

Vi fijo, R, variable Debido a1 voltaje VZ, existe un rango de valores de resistencias (y por tanto, de corriente de carga) que asegurari que el dispositivo Zener esti en estado "encendido". Una resistencia de carga RL muy pequefia generari un voltaje VL a travCs de la resistencia de carga menor que VZ y el dispositivo Zener estari en estado "apagado".

Para determinar la resistencia de carga minima de la figura 2.106 que encenderi el diodo Zener, simplemente se calcula el valor de R, y dara como resultado un voltaje de carga V L = Vz Esto es,

Resolviendo R,, se tiene

Cualquier valor de resistencia de carga mayor que el RL que se obtiene de la ecuacion (2.20) asegurari que el diodo Zener esti en estado "encendido" y que el diodo puede ser reemplazado por su fuente equivalente V,.

La condition d e f ~ d a por la ecuacion (2.20) establece el R, minimo, pero a su vez especifica el I, miximo como

Una vez que el diodo estd en estado "encendido", el voltaje a travCs de R permanece constante en

e 1, permanece fija en

La coniente Zener

resultando un I, minim0 cuando I, es un miximo, y un IZ miximo cnando I, es un valor minimo debido a que IR es constante.

Dado que I, estA limitada a I,, como se especifico en la hoja de datos, afecta el rango de R, y por tanto de I,. Sustituyendo IZM por IZ establece el lL minimo como

y la resistencia de carga mhima como

a) Para la red de la figura 2.113. determinar el rango de RL y de I , que resultara queV RL

EJEMPLO 227 se mantenga en 10 V.

b) Determinar el valor de la disipacion mixima en watts del diodo.

Figura 2.113 Regulador devoltale para el e~ernpto 2.27. . .

Solucion

a) Para determinar el valor de R, que encenderi el diodo Zener, se aplica la ecuacion (2.20):

El voltaje a travts de la resistencia R se determina por medio de la ecuaci6n (2.22):

VR = V , - V,= 50V - IOV = 40V

y la ecuacion (2.23) ofrece la magnitud de IR:

El nivel minimo de I , se determina desputs con la ecuaci6n (2.25):

I L ~ , " = I , - Iz,, = 40 n1A - 32 mA = 8 mA

con la ecuacion (2.26) se determina el valor maximo de R,:

Una grifica de V, en f~ncion de R, aparece en la figura 2.1 14a y para V, en funcion de I, en la figura 2.114b.

Fwra 2.114 VL en funcibn de R, e l , para el regulador de la figura 2.1 13

2.1 1 Diodos Zener

RL fija, Vi variable Para 10s valores fijos de RL en la figura 2.106, el voltaje V, debe ser lo suficientemente grande para encender el diodo Zener. El voltaje de encendido minima V ) = V, mln esta determinado por

El valor maximo de Vj est6 limitado par la coniente Zener maxima IZM. Debido a que I,, = IR-IL,

(2.28)

Debido a que 1, esti fijo en VJRL y que I,, es el valor maxima de I,, el miximo Vi se define par

- y , -'R, + '2

(2.29)

EJEMPLO 2.28 Determinar el rango de valores de Vj que mantendran el diodo Zener de la figura 2.1 15 en estado "encendido".

Figura 2.115 Regulador para el ejemplo 2.28.

Solucion

Ecuacion (2.28): IRd, = I,, + I , = 60 mA + 16.67 mA

zov - - - - - - -mi Ecuacion (2.29): = IRmh R + Vz . ,(<*; Z,'.'+t , , $.$::,.$, g; ..+r-.

I;.,&!;~$:.J I = (76.67 mA)(0.22 kR) + 20 V

,(.&, ?,&,*

= 16.87 V + 20 V ",

Figura '.'16 de I/, Se presenta en la figura 2.116 una gikica de V, en funcion de Vj. para el regulador de la ligura 2.115.


Los resultados del ejemplo 2.28 revelan que para la red de la figura 2.115 con una RL fija, el voltaje de salida permanecera fijo en 20 V para un rango de voltaje de entrada que se extiende desde 23.67 V hasta 36.87 V.

La entrada podn'a aparecer como lo indica la figura 2.1 17 y la salida permaneceria constante en 20 V, como aparece en la figura 2.1 16. La forma de onda en la figura 2.1 17 se obtiene alfiltrar una salida de media onda o de onda completa rectificada, proceso descrito con mayor detalle en un capitulo postelior. Sin embargo, el efecto net0 es el de establecer un voltaje de dc estable (para un rango definido de V;) como se sefiala en la figura 2.1 16 de una fuente senoidal con un valor promedio de 0.

Pueden establecerse dos o mas niveles de referencia a1 colocardiodos Zener en sene como lo indica la figura 2.1 18. Mienuas Vi sea mayor que la suma deV,, y V,,, ambos diodos se encontrarin en estado "encendido" y estarh disponibles tres voltajes de referencia.

Tambien pueden utilizarse dos diodos Zener conectados en sus citodos (espalda con espalda) como un regulador de ac, como lo indica la figura 2.1 19a. Para la sefial senoidal vi, el circuito aparecera como en la figura 2.1 19b en el instante vi = 10 V. La regi6n de operaci6n de cada diodo se indica en la figuraadjunta. Obdwese queZ, esta en una regi6n de bajaimpedancia, mientras que la impedancia de 2, es muy grande, la que corresponde a la representacidn de circuito abierto. El resultado es vo = v, cuando vi = 10 V. La entrada y salida continuaran dupli- candose mutuamente hasta que vi alcance 20 V. Entonces Z, se encendera (como un diodo

Figura 2.1 17 Forma de onda * generada mediante una senal

20-v Zener

-22 v

0

n g u n 2.119 Regulaci6n de ac senoidal: a) regulador ac senoidal de 4C-V de pic0 a pico; b) operaci6n del circuito a v, = 10 V.

rectificadafiltrada. o

Figun 2.118 Establecimiento de tres niveles de voltaje de referencia.

+ +

2.1 1 Diodos Zener

Zener), mientras que 2, estA en una region de conduccion con un nivel de resistencia lo suficiente pequeiio comparado con la resistencia de 5-W2 en serie para considerarlo como un circuito cerrado. La salida resultante para el rango completo de vise indica en la figura 2.1 19(a). Obsewese que la forma de onda no es purarnente senoidal, per0 su valor rms es menor que el asociado con una seiial pico completa de 22-V. La red esti limitando en forma efectiva el valor m s del voltaje disponible. La red de la figura 2.119a puede arnpliarse a la de un generador simple de onda cuadrada (debido a la accion de recorte) si la serial de vi se incrementa a quiza 50-V pico con Zener de 10-V, como lo se6ala la figura 2.120 con la forma de onda de salida resultante.

10-v + Zener

Fwra 2.120 Generador simple de onda cuadrada.

2.12 CIRCUITOS MULTIPLICADORES DE VOLTAJE

Los circuitos multiplicadores de voltaje se utilizan para mantener el voltaje pic0 de un transfonnador relativamente bajo, ya que elevan el voltaje de salida pic0 a dos, tres, cuatro o m b veces el voltaje pico rectificado.

Doblador de voltaje

La red de la figura 2.121 es un doblador de voltaje de media onda. Durante el medio ciclo de voltaje positivo a travCs del transformador, el diodo del secundario D l conduce (y el diodo D, esti en corte), cargando el capacitor C , hasta el voltaje pico rectificado (V,,,). El diodo D, es idealmente un circuito cerrado durante este medio ciclo, y el voltaje de entrada carga a1 capacitor C, hasta Vm con la polaridad mostrada en la figura 2.122a. Durante el medio ciclo negativo del voltaje del secundario, el diodo D l esta en corte y el diodo D, conduce carga al capacitor C2. Dado que el diodo D, actlia como un corto circuito durante el medio ciclo negativo (y el diodo D, abierto), Seden sumarse 10s voltajes alrededor del lazo externo (vease la figura 2.122b):

de la cual


Durante el medio ciclo negativo (vCase la figura 2.124b) el diodo D2 conduce carga a1 capacitor C2, en tanto que el diodo D, no esta conduciendo. Si no hay consumo de comente en la carga del circuito, el voltaje a travOs de 10s capacitores C , y C , es 2Vm Si hay consumo de coniente de carga en el circuito, el voltaje en 10s capacitores C , y C2 es el mismo que a traves de un capacitor alimentado por un circuito rectificador de onda completa. Una diferencia es la capacitancia efectiva de C , y C? en sene, que es menor a la capacitancia de C, y C, solos. El valor menor del capacitor ofreceri una acci6n de filtrado m h pobre que el circuito de filtrado con un solo capacitor.

El voltaje pico inverso a travCs de cada diodo es 2Vm asi como Lo es para el circuito de filtro con capacitor. En resumen, 10s circuitos dobladores de voltaje de media onda y de onda completa ofrecen el doble del voltaje pico del secundario del transfonnador, y no se requiere un transformador con derivaci6n central sino linicarnente un valor PIV de 2Vm para 10s diodos.

Triplicador y cuadruplicador de voltaje La figura 2.125 muestra una extensi6n del doblador de voltaje de media onda, el qne desarrolla tres y cuatro veces el voltaje pic0 de entrada. Resultara obvio para el patr6n de la conexi6n del circuito la fonna en que 10s d idos y capacitores adicionales se pueden conectar de tal fonna que el voltaje de salidapuede ser de cinco, seis, siete, y as< sucesivamente, veces el voltaje pic0 bhico (Vm).

Triplieador @V,) +

Figura 2.125 Triplicador y cuadruplicador de voltaje.

Durante la operaci6n el capacitor C , se carga a traves del diodo Dl a un voltaje pico, V,, durante el medio ciclo positivo del voltaje del secundario del transfonnador. El capacitor C2 se carga al doble del voltaje pico 2Vm desarrollado por la suma de 10s voltajes a travts del capacitor C, y el transfonnador, durante el medio ciclo negativo del voltaje del secundario del transfonnador.

Durante el medio ciclo positivo, el d i d o D3 conduce y el voltaje a traves del capacitor C , carga a1 capacitor C, al mismo voltaje pic0 de 2V,. En el medio ciclo negativo, 10s diodos D, y D, conducen con el capacitor Cjr cargando C, a 2Vm.

El voltaje a travts del capacitor C2 es 2Vm, a travCs de C , y C, es de 3Vm, y a travCs de C2 y C, es de 4V, Si se utilizan secciones adicionales de diodo y capacitor, cada capacitor sera cargado con 2Vm. La medici6n desde la parte superior del devanado del transfonnador (figura 2.125) ofreceri mdltiplos nones de Vm en la salida, mientras que si la medicion es desde la parte inferior del transformador el voltaje de salida ofrecera mdltiplos pares del voltaje pic0 V,.

El valor del voltaje nominal de salida del transformador es unicamente V,, miiximo, y cada diodo en el circuito debe tener un valor nominal de 2V, para PIV. Si la carga es pequeiia y 10s capacitores tienen poca fuga, pueden desarrollarse de dc voltajes dc muy altos mediante este tip0 de circuito, utilizando muchas secciones para aumentar el voltaje de dc.

2.13 A N ~ S I S POR COMPUTADORA

PSpice (version DOS)

El analisis por computadora de este capitulo empezara por determinar las cantidades desconocidas para la red de la figura 2.27 (ejemplo 2.11) utilizando la version DOS de PSpice. El primer paso consiste en dibujar de nuevo la red como lo indica la figura 2.126, identificar 10s nodos y etiquetarlos en un orden lirgico. La tierra se elige como el nivel de referencia y se le asigna la etiqueta 0. El diodo de silicio esti especificado entre 10s nodos 2 y 3. El voltaje de salida del ejemplo 2.1 1 esta del nodo 3 a tierra. El voltaje V, se localiza entre 10s nodos 1 y 2 y V, entre 10s nodos 3 y 4.

r' 'i+ Figura 2.126 Dibujar de nuevo la Aichivo de entrada

4 iigura 2.27 para el an&lisis PSpice.

La information de la red se captura en la compntadora en un archivo de entrada como se muestra en bloques en la figura 2.127. La primera entrada debe ser una linea de titulos para Dereripi6n

identificar el analisis que se desarrollara. El siguiente conjunto de entradas es una descnpcion de la red utilizando 10s nodos elegidos y el formato que requiere PSpice para cada elemento. La ultima entrada debe ser la instruction END exactamente en el formato que se indica. La omision del punto invalidara completamente el archivo de entrada.

1 1 2 1 Insoueeioaes

El archivo de entrada para la red de la figura 2.126 se presenta en la figura 2.128. La linea para an6lisis

del titulo especifica el circuit0 de diodo para la red de la figura 2.1 26 como el circuit0 que debe L__1

Iastrucci6n END analizarse. La primera linea de la descripci6n de la red especifica la fuente de dc de 10-V. Para todas las fuentes dc la primera linea debe ser la literal V, seguida por el nombre de la fuente. El

E I nombre es so10 una elecci6n de letras ylo numeros para identificar la fuente en la estructura de figura 2.127 componentes de la red. Despuis se captura el nodo con el lado positivo de la fuente seguido por la polaridad un archivo de entrada.

negativa. Se captura la magnitud de la fuente como se indic6.

Diode circuit for network of Pig. 2 . 1 2 6 VEl 1 0 1 0 v R1 124.7K Dl 2 3 DI R 2 3 4 2 .2K v s 2 o 4 sv .MODEL DI D(IS-2E-15) .DC VE1 1W 10V 1V .PRINT DC V ( 3 ) I ( D 1 ) V ( 1 , 2 ) V ( 3 ! 4 ) V ( 2 , 3 ) .OPTIOIJS NOPAGB

La siguiente entrada en el archivo es un elemento resistivo que requiere una literal R para empezar el rengl6n seguido por el nombre elegido (en este caso so10 el ndmero 1 para referir el subindice en la red de la figura 2.126). La "presi6nm de la fuente de 10-V sugiere que la corriente resultante harri a1 nodo 1 positivo respecto al nodo 2, de ahi el orden de 10s nodos en el ar- chive de entrada. La magnitud de la resistencia se especific6 como de 4.7 kn.

El formato para la entrada del diodo se present6 en el capitulo 1. ObsC~ese la entrada en el rengldn 3 de la descripcion de la red y la del modelo del diodo en el rengl6n 6. Recuerde que

F w 2.128 Archivo d e entrada para la red de la figura 2.126.

2.13 Misis par computadora

comparado con el 0.7 V y utilizado en el ejemplo 2.1 1. Del capitulo 1 recuerde que el voltaje del diodo es una funci6n de una variedad de parametros, como la corriente de saturaci6n inversa, el nivel de corriente, la temperarura. y asi sucesivamente; pero no puede especificarse solo como 0.7 V a menos que se elimine el uso de todo el modelo.

En general, 10s resultados son exactos con 10s que se obtuvieron en el ejemplo 2.1 1. como deben ser si se aplica el cuidado adecuado para ambos mitodos. El primer contacto con cualquier tecnica nueva, como el analisis PSpice que se presenta en esta secci6n. es natural que dejarh preguntas y dudas acerca de su aplicaci6n. Sin embargo, se debe estar consciente que la intenci6n de este libro es presentar a1 lector \,arias metoaos de computacior~, y no necesariamente el detalle que se requiere para desarrollar el anilisis por su propia cuenta para una variedad de configuraciones. Esto no quiere decir que la descripcion anterior no sea suficiente para intentar varias configuraciones de diodos. sino solo que pueden surgir preguntas que requieran un curso sobre el tema o por lo menos la disponibilidad del manual PSpice. Lo anterior es el tipo de anilisis PSpice que se presentari a lo largo de este libro. Debe tenerse presente que PSpice es uno de 10s paquetes aplicados con mayor frecuencia en la comunidad educational, y que cualquier conocimienro acerca de su aplicacion sera valioso en cualquier sistema de analisis por computadora que se pueda elegir.

Anaisis del centro de diseno de PSpice para Windows Ahora, PSpice para Windows se aplicarh a la misma red de la figura 2.126 para permitir una comparacion entre 10s metodos y las soluciones. Como se describio en el capitulo 1, la aplicacion de la version para Windows tiene como resultado un dibujo de la red en una pantalla esquematica. En 10s siguientes pha fos se presentaran las bases para dibujar una red sobre la pantalla. Sin duda se haran algunas referencias a 10s manuales cuando se intenten otras configuraciones; sin embargo, esta descripcion lo llevari a Waves de las bases sin demasiada dificultad. Se podri hacer referencia a la red terminada de la figura 2.130 mientras se avanza a traves de la presentacion.

En general, es mas facil dibujar la red si la malla se encuentra sobre la pantalla y se hace el requerimiento de que todos 10s elementos se hallan sobre dicha malla. Con mayor importancia, se asegurara de que todas las conexiones Sean establecidas entre 10s elementos. La pantalla al principio puede inicializarse a1 elegir Options (Opciones) en la barra de men6 seguido por Display Options (Desplegar Opciones). La caja de dialog0 de Display Options permitira hacer todas las elecciones necesarias respecto a1 tipo de pantalla que se desee. Para estos propositos se eligira Grid On, Stay on Grid y un Grid Size de 0.1" (Malla activa, Pennanecer en la Malla y un Tamaiio de Malla de 0.1 "). Las opciones restantes se dejan para investigar. Una vez que se especifique con una pequeiia x en las cajas adecuadas, al dar O K se inicializari la pantalla con las especificaciones que se desean.

Primero se coloca la resistencia R, en la posicion adecuada a1 dar "click a Draw (dibujar) en la h a m de menu seguido por Get New Part (seleccionar una pane nueva) y Browse (hojear). La caja de diilogo de Get Part apareceri, y si se recorre la biblioteca hasta que aparece analogslb, se da "click" en la libreria analogslb y apareceri un listado de altemativas bajo el encabezado de Part (pane). Recomendolo hasta ver R, se hace "click" en R y luego OK, y apareceri una resistenciaen la pantalla. La secuencia entera puede reducirse con teclearR en la caja de dialog0 de Add Part (aiiadir parte) y dando "click" en OK; sin embargo, la secuencia superior permite un primer acercamiento a una lista importante de bihliotecas y opciones. La resistencia aparecera en fonna horizontal. lo que es perfecto para R, . Se mueve la resistencia a una posici6n 16gica. se le da "click" a1 bot6n izquierdo del mouse, y la resistencia R, esta en posici6n. N6tese la forma en que se "adhiere" a la estruchira de la malla.

Ahora, se tiene que colocar R,, pero R, es vertical en la figura 2.126. Al presionar Ctr l y R de manera simultinea_ puede guar la resistencia 90°, permitiendo su colocaci6n en la forma vertical adecuada. Puesto que no hay m h resistencias en el diagrams, s610 se hace "click al b o t h derecho del mouse y el proceso se completa. Las etiquetas R1 y R2 e s t h de manera correcta, per0 10s valores son incorrectos.

2.13 Anhlisis por computadora

Los elementos ahora necesitan ser conectados a1 elegir Draw y luego Wire (cable). Apa- recera entonces un lapiz que puede dibujar las lineas deseadas de la siguiente manera. Se mueve el lapiz a1 principio de la linea y se oprime el bo th izqnierdo del mouse. Luego se dibuja la linea y se hace "click" una vez mas a1 boton izquierdo al final de la linea. Si so10 se debe dibujar una linea, el proceso puede teminarse al oprimir el boton derecho del mouse. Si deben dibujarse lineas adicionales, so10 se presiona la barra espaciadora desputs de terminar una linea y se dibuja la siguiente linea.

EGND El sistema debe tener tierra para actuar como punto de referencia para 10s voltajes de 10s

nodos. La tiema (EGND, por las palabras en inglCs de: Earth GrouND) es parre de la biblioteca portslb y puede colocarse de la misma manera que 10s otros elementos de la red.

VIEWPOINT Los voltajes de 10s nodos pueden desplegarse sobre el diagrama desputs de la simulaci6n

utilizando VIEWPOINTS (puntos de vista) que estan en la biblioteca specialslb de la caja de diilogo Get Part. So10 se coloca la flecha del simbolo VIEWPOINT en el punto donde se desea el voltaje respecto a la tierra. Puede colocarse un VIEWPOINT en cada nodo de la red si es necesario. Ahora, la red esta completa como lo indica la figura 2.130.

i- EL 5 10V E2 -- 5" Figura 2.130 Respuesta

-T T+ de Windows para la red de i la figura 2.126.

ASIGNACION DE NODOS Cuando 10s elementos son capturados como en la p m e anterior, la probabilidad es que

10s nodos asociados con cada elemento no concuerden con las referencias de 10s nodos asig- nadas de la figura 2.126. Sin embargo, esto pnede cambiarse al oprimir el Examine Netlist (examinar la lista neta) bajo el encabezado Analysis (anilisis). El resultado es un listado de 10s elementos de la red y el valor numkrico asignado a cada nodo. Esta lista puede cambiarse para igualar la de la figura 2.126 con una simple secuencia de inserci6niborrado para cada referencia de 10s nodos. Para este analisis las referencias de 10s nodos se cambiaron para igualarlas a la figura 2.126.

Ahora, la red esta lista para el anilisis. Para acelerar el proceso, se oprime Analysis (ani- h i s ) y se elige Probe Setup (inicializacion de la prueba). Se elige Do Not Auto-Run R o b e (no autoejecutar la pmeba) debido a que Probe no es apropiada para este analisis. Es una opcion que se presentari en un capitulo posterior cuando se manejen las cantidades que cambian con el tiempo, la frecuencia o cualquier otra variable importante. Desputs se procede con OK-AnalysisSimulate (Ok, analisis, sirnulacion) para llevar a cab0 el anaisis. Si se desarro- Ila correctamente, una caja de diilogo de PSpice aparecera indicando que el anaisis en dc se termin6. Se sale de la caja y el diagrama tendra la corriente y el voltaje de 10s nodos como en la figura 2.130. La coniente del circuit0 de 2.07 mA concuerda con la solucion en DOS, y el voltaje de 10s nodos en -0.46 V es muy cercano a la soluci6n DOS de -0.45 V.

2.13 Anfdisis por computadora

El archivo de salida puede observarse con la secuencia Analysis-Examine Output (analisis, examinar salida). Varias de las partes importantes del archivo de salida aparecen en la figura 2.131. Obstrvese que las asignaciones de 10s nodos del Schematics Netlist (lista esquemitica neta) concuerda con las referencias de 10s nodos de la fizura 2.126. Los parametros de

***' CIRCUrr DEsmPlTON

......................**......**......1....,........*.....*.....~......- ..'.. ' S * W r t ~

Ow** SMALL WNAL BIAS SOLW'ION m T U R E = 27 .W DEG C ............. "...........L..1.............*....,..*..*....*............... ..... NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGe

VOLTAGE SOUIlCE CURRENTS NAME CURRBNT

v-El -2.- v-F.2 2.ossE-03 v-V6 2.ossE-cG

TOTAL~DLSSIPATION 3.IQEM W A '

**** O P B U W G POINT 3NR)PMATION TEMPF.RANRE - 2 7 . W DEG C

NAME D-DI MODa DlN4148-X m 2 . 0 1 ~ 3 M 119fal

Rgura 2.131 Archivo de salida para el analisis PSpice (Windows) del circuit0 de la figura 2.126

10s diodos se repiten bajo el listado Diode MODEL PARAMETERS (parametros de modelos de diodos). La SMALL SIGNAL BIAS SOLUTION (soluci6n de pequefia seiial de polarization) incluye todos 10s voltajes de 10s nodos con la comente listada a continuaciirn como las VOLTAGE SOURCE CURRENTS (comentes de las fuentes de voltaje). La OPERATING POINT INFORMATION (infonnaci6n del punto de operacidn) revela que I, es de 2.07 mA y que el voltaje a travts del diodo es de 0.749 V en lugar de10.7 V utilizado en la solucion manual, una posible razon para la ligera diferencia en el voltaje de 10s nodos listado aniba.


Ahora, se completb el analisis utilizando la version parawindows de PSpice. A1 principio. puede parecer que se hace mucho mas trabajo antes de llegar a la soluci6n para Windows en comparacibn con la solucibn para DOS. Sin embargo, se debe dar al sistema de Windows una oponunidad para demostrar su versatilidad mientras se empiezan a examinar sus otras caracteristicas. Con el tiempo, desde luezo uno se vuelve m i s adepto a la construction de la red: y tambiin, el resultado es una red dihujada con todos 10s voltajes de 10s nodos importantes y las comentes deseadas impresas en el diagrama.

3 2.2 Anaisis mediante la recta de carga PROBLEMAS

1. a) Utilizando las caracteristicas de la fifura 2:132b. determine I,. V, y V,. para el circuito de la fiyura 2.132a.

b) Repita el incisc u usando el modelo aproximado para el diodo y compare 10s resultados. c) Repita el inaso u utilizando el modelo ideal para el diodo y compare 10s resultados.

+ VD - 5 ,

Id)

Figura 2.132 Problemas 1, 2.

Figura 2.133 Problemas 2.3.

2. a) Usando las caracteristicas de la figura 2.132b. determine I, y V , para el circuito de la figura " "

2.133. b) Repita el inciso a con R = 0.47 kQ. + V, - c) Repita el inciso a con R = 0.18 kR.

3. Determine el valor de R para el circuito de la f i p a 2.133 que resultara para una coniente del diodo de 10 mA si E = 7 V. Utilice las caracteristicas de la figura 2.132b para el diodo.

4. a) Usando las caractensticas aproximadas para el diodo de Si, determine el valor de V,.l, y VR, E i c l 2.2 LR + 1, para el circuito de la figura 2.1?4. -

b) Desarrolle el mismo analisis del inciso o utilizando el modelo ideal para el diodo. c) ~Sugieren 10s resultados que se obtuvieron en 10s incisos a y b que el modelo ideal

puede ofrecer una buena aproximacion para la respuesta real bajo alsunas condiciones? Figura 2.134 Problema 4.

Problemas 105

5 2.4 Configuraciones de diodos en sene con entradas de dc

5. Determine la corriente I para cads una de las configuraciones de la figura 2.135 utilizando el modelo equivalente aproximado para el diodo.

n g u m 2.135 Problema 5

6. Determine V, e ID para las redes de la figura 2.136.

- (a) (bl Figura 2.136 Problemas 6.52.

* 7. Determine el nivel de V,, para cada una de las redes de la fizura 2.137.

Figura 2.131 Problema 7.51.

* 8. Determine Vo e ID para las redes de la figura 2.138

Figura 2.138 Problema 8.

Capihllo 2 Aplicaciones de diodos

* 9. Determine V y V para las redes de la figura 2.139 "1 ":

ngura 2.139 Problema 9.

5 2.5 Configuraciones en paralelo y en seneparalelo

10. Determine Vo e ID para las redes de la figura 2.140.

C*)

Figura 2.140 Problemas 10.53

* 11. Determine Vo e I para las redes de La fi, vura 2.141

(a) (b)

Figura 2.141 Problema ll.

Problemas

* Figura 2.144 Problema 18.

d -5 v


Figura 2.148 Problemas 22.23. 24.

12. Determine Vo, , Vo2, e I para la red de la figura 2.142.

* 13. Determine Vo e I , para la red de la figura 2.143.

Figura 2.142 Problema 12. Figura 2.143 Problemas 13,54.

5 2.6 Compuertas AND/OR

14. Determine Vo para la red de la figura 2.38 con 0 V en ambas entradas.

15. Determine Vo para la red de la figura 2.38 con 10 V en ambas entradas.

16. Determine V,, para la red de la figura 2.41 con 0 V en ambas enmdas.

17. Determine Vo para la red de la figura 2.41 con 10 V en arnbas entradas.

18. Determine Vo para la compuerta Iogica OR de la figura 2.144.

19. Determine Ve para la compuerta Iogica AND de la figura 2.145.

20. Determine el nivel de Vo para la compuerta de la figura 2.146.

21. Determine el nivel de Vo para configuraci6n de la figura 2.147.

F w r a 2.146 Problema 20. Figura 2.147 Problema 21.

5 2.7 Entradas senoidales; rectificacion de media onda

22. Suponiendo un diodo ideal, dibuje v;, v, e L para el rectificador de media onda de la figura 2.148. La entrada tiene una forma de onda senoidal con una frecuencia de 60 Hz.

* 23. Repita el problema 22 con un diodo de silicio (V , = 0.7 V).

* 24. Repita el problema 22 con una carga aplicada de 6.8 kQ como lo indica la fisura 2.149. Dibuje v, e i,.

25. Para la red de la figura 2.150, dibuje vo y determine Vdc.

F w r a 2.149 Problema 24. Figura 2.150 Problema 25.


* 26. Para la red de la figura 2.151, dibuje vo e i,

Fignra 2.151 Problema 26

* 27. a) Dado Pm_ = 14 mW para cada diodo de la figura 2.152, determine el valor mdximo de corrienre de cada diodo (utilizando el modelo equivalente aproximado).

b) Determine lms, para V, msx= 160 V, c) Determine la comente a travCs de cada diodo para V,ma, utilizando 10s resultados del inciso b. d) iEs laconiente determinadaenel inciso c menor queel valor miximo determinado enel inciso a? e) Si s61o estuviera presente un diodo, determine la coniente del diodo y cornpirela con el valor

miximo.

Rgura 2.152 Problema 27.

§ 2.8 Rectificacion de onda completa

28. Un puente rectificador de onda cornpieta con una enuada senoidal de 120-V rms tiene una resistencia de carga de 1 kQ. a) Si se utilizan diodos de silicio, j cuu es el voltaje dc disponible en la carga? b) Determine el valor PIV que se requiere de cada diodo. c) Encuentre la corriente &ima a uavts de cada diodo durante la conducci6n. d) iCuAl es el valor de potencia que ser requiere de cada diodo?

29. Determine vo y el valor PIV que se requiere para cada diodo de la configuraciiin de la figura 2.153


* 30. Dibuje vo para la red de la figura 2.154 y determine el voltaje de dc disponible.

-c Figun 2.154 Problema 30.

* 31. Dibuje vo para la red de la figura 2.155 y determine el voltaje de dc disponible.

Rgun 2.155 Problema 31

§ 2.9 Recortadores

32. Dibuje vo para cada red de la figura 2.156 para la entrada que se indica

Rgun 2.156 Problema 32.

33. Dibuje vo para cada red de la figura 2.157 para la entrada que se indica.

(a)

Figun 2.157 Problema 33.


* 34. Dibuje v<, para cada red de la figura 2.1 58 para la entrada que se indica

Figura 2.158 Problema 34

* 35. Dibuje i.,, para cada red de la figura 2.159 para la entrada que se indica.

Rgura 2.159 Problerna 35

36. Dibuje i, y v,, para la red de la figura 2.160 para la entrada que se indica


5 2.10 M i a d o r e s de nivel

37. Dibuje vo para cada red de la figura 2.161 para la entrada que se indica

Rgura 2.161 Problema 37

- -

Ideal v' +(=

Problemas

-- -

38. Dibuje vo para cada red de la figura 2.162 para la entrada que se indica. 'Serfa una buena aproxi- maci6n considerar que se trata de un diodo ideal para ambas configuraciones? ~ P o r que?

l a ) l b )


* 39. Pan la red de la figura 2.163: a) Calcular 5r . b) Comparar 5Tcon la mitad del period0 de la seiial aplicada C) Dibujar v , ~ .

b: . . -10

f = 1 kHz Problema 39

* 40. Diseiiar un circuit0 cambiador de nivel para llevar a cabo la funcion que se seiiala en la figura 2.164.

2 0 v

Figura 2.164 Problema 40,

* 41. Diseiiar un cucuito cambiador de nivel para llevar a cabo la funcion que se indica en la figura 2.165.



2.1 1 Diodos Zener

* 42. a) Determinar VL. IL e I , para la red de la figura 2.166 si R, = 180 R. b) Repita el inciso a si RL = 470 R. C) Determine el valor de RL que establecera las condiciones miximas de potencia para el diodo

Zener. d) Determine el valor minimo de RL para asegurar que el d i d o Zener estA en estado "encendido".

; j 1 - ngum 2.166 Problema 42.

* 43. a) DiseRe la red de la figura 2.167 para rnantener VL en 12 V para una variaci6n en la carga (I,) desde 0 hasta 200 mA. Esto es, determine R y VZ.

b) Determine P,msLpara el diodo Zener del inciso a.

* 44. Para la red de la figura 2.168, determine el rango de V, que rnantendri VL en 8 V y no excedera el valor mBximo de potencia del diodo Zener.

45. Disefiar un regulador de voltaje que mantendrd un voltaje de salida de 20 V a travCs de una carsa de 1 kR con una entrada que tendri una variaci6n entre 30 y 50 V. Esto es. determine el valor adecuado de Rs y la comente maxima IZ,.

46. Dibuje la salida de la red de la figura 2.120 si la entrada es una onda cuadrada de 50 V. Repita para una onda cuadrada de 5-V.

9 2.12 Circuitos multiplicadores de voltaje

47. Determine el voltaje disponible del doblador de voltaje de la figura 2.121 si el voltaje del secundario del transformador es de 120 V (rmsj.

48. Determine 10s valores PIV que se requieren por 10s diodos de la tigura 2.121 en terminos del voltaje pico del secundaxio V m .

5 2.13 Anaisis por computadora

49. Escriba el archivo de entrada para PSpice (DOS) para determinar las comentes I , , I? e lD2 de la figura 2.36 (ejemplo 2.15).

50. Utilizando PSpice (DOS), escriba el archivo de entrada para determinar Vo para la red de la figura 2.38.

51. Escriba el archivo de entrada PSpice (DOS), para determinar Vo para la red de la figura 2.137b.

52. Desarrolle un anrilisis para la red de la figura 2.136b utilizando PSpice (Windows).

53. Desarrolle un anaisis para la red de la figura 2.140b usando PSpice (Windows).

54. Desarrolle un andisis para la red de la figura 2.143 utilizando PSpice (Windows).

55. Desarrolle un anaisis general de la red Zener de la figura 2.168 usando PSpice (Windows).

56. Repita el problema 49 utilizando BASIC.

57. Repita el problema 50 usando BASIC.

+ g Figura 2.167 Problema 43.

+ + Figura 2.168 Problemas 44.55.

* Los asteiiscas indican problemas mas dificiles.

Transistores bipolares de union

Durante el periodo de 1904 a 1947, el bulbo fue, sin duda, el dispositivo electr6nico miis interesante y tambiCn el que mas se desarrollo. El diodo de bulbo fue introducido por J. A . Fleming en 1904. Poco tiempo despues,en 1906, Lee De Forest le aiiadio un tercer elemento a1 --

diodo a1 vacio, denominado rejilla dr control, lo cual dio por resultado el rriodo, primer amplificador de su genero. En 10s aiios subsecuentes. la radio y la television ofrecieron un gran estimulo a la industria de 10s bulbos. La production se incrementode cerca de un millon de bulbos en 1922 a cien millones aproximadamente en 1937. A principio de 10s aiios treinta el tub0 de vacio de cuatro y cinco elementos cobro gran imponancia en la industria de 10s tubos electronicos a1 vacio. En 10s aiios siguientes la industria se convinio en una de las rnis imponantes y se lograron rapidos avances en el disefio, ticnicas de manufactura, aplicaciones de alta potencia y alta frecuencia y la miniaturization.

Sin embargo, el 23 de diciembre de 1947, la industria de la electrdnica registr6 la aparicion de un nuevo campo de inter& y desarrollo. Fue esa tarde cuando Walter H. Brattain y Joseph Bardeen demostraron la acci6n amplificadora del primer transistor en la compaiiia Bell Telephone Laboratories. El transistor original (un transistor de punto de contacto) se muestra en la figura 3.1. Las ventajas de este dispositivo de estado s6lido de tres terminales respecto a1 bulbo se manifestaron de inmediato: era m b pequeiio y ligero, no tenia requerimientos de

Los inventores del primer transistor en 10s Bell Laborato- ries: doctor William Shockley (sentado); doctor John Bardeen (izquierda); doctor Walter H. Brattain. (Cortesia de 10s archivos AT&T.)

Dr. Shockley Naci6 en: Londres. Inslaterra. 1910 PhD Haivard. 1936

Dr. Bardeen Naci6 en: Madson. Wisconsin. 1908 PhD Princeton. 1936

Dr. Brattain Naci4 en: Arnoy. China. 1902 PhD Universidad de Minnesota. 1928

Todos companteron el Premio Nobel en 1956 por esra contribuci6n. Rgura 3.1 El primer transistor. (Cortesia Bell Telephone Laboratories.)

114

calentamiento o disipacion de calor, su constmccidn era resistente y era mis eficiente debido a que el mismo dispositivo consumia menos potencia, estaba disponible parautilizarse de inmediato, no requeria de un period0 de calentamiento y era posible utilizar voltajes de operacion mis bajos. N6tese que, a partir del anilisis anterior, en este capitulo se aborda por primera vez el anilisis de dispositivos con tres o mas terminales. El lector encontrari que todos 10s amplificadores (dispositivos que incrementan el voltaje, la corriente o nivel de potencia) tendran por lo menos tres terminales, donde una controla de flujo de las otras dos terminales

3.2 CONSTRUCCI~N DE TRANSISTORES

El transistor es un dispositivo semiconductor de tres capas que consiste de dos capas de material tipo n y una capa tipo p, o bien, de dos capas de material tip0 p y una tipo n. Al primer0 se le llama transistor npn, en tanto que al segundo transistor pnp. Ambos se muestran en la figura 3.2 con la polarizaci6n de dc adecuada. En el capitulo 4 encontrara que la polarizacion de dc es necesaria para establecer la region de operacion adecuada para la amplificaci6n de ac. La capa del emisor se encuentra fuertemente dopada. la base ligeramente dopada y el colector s6lo muy poco dopado. Las capas exteriores tienen espesores mucho mayores que el material tipop o n a1 que circundan. Para 10s transistores que se muestran en la figura 3.2, la proporcion del espesor total respecto al de la capa central es de 0.15010.001 = 150 : 1. El dopado de la capa central es tambiin mucho menor que el dopado de las capas exteriores (casi siempre 10: 1 o menos). Este nivel bajo de dopado disminuye la conductividad (aumenta la resistencia) de este material a1 limitar el ntimero de portadores "libres".

Para la polarizacion que se muestra en la figura 3.2 las terminales se indican mediante las literales E para el emisor, C para el colector y B para la base. Se desarrollara una aprecia- cidn de la eleccion de esta notaci6n cuando se analice la operacion bisica del transistor. La abreviatura BIT, de transistor bipolar de unibn idel inglis, Bipolar Junction Transistor), suele aplicarse a este dispositivo de tres terminales. El termino bipolar refleja el hecho de que 10s buecos y 10s electrones panicipan en el proceso de inyeccion hacia el material polarizado de forma opuesta. Si solo se utiliza un portador (electron o hueco), entonces se considera un dispositivo unipolar. El diodo Schottky, que se considera en el capitulo 20, es uno de estos dispositivos.

3.3 OPERACION DEL TRANSISTOR

Ahora se describirri la operaci6n bisica del transistor utilizando el transistorpnp de la figura 3.22.. La operacion del transistor npn es exactamente la misma que si se intercambiaran las funciones que cumplen el electron y el hueco. En la figura 3.3 se dibuj6 de nuevo el transistor pnp sin la polarizacion base-colector. ObsCrvense las similitudes entre esta situation y aquella del diodo con polarizacibn directa del capitulo 1. El espesor de la region de asotamiento se redujo debido a la polarizaci6n aplicada, lo qne da por resultado un flujo muy considerable de portadores mayoritarios desde el material tip0 p hacia el tipo n.

0.150 i n . 0.001 in.

0.150 in.

O.001 in. t- ,+1

Figura 3.2 Tipos de transistores: a) pnp; bl npn.

Fwra 3.3 Uni6n con polarizaci6n directs de un transistor pnp.

3.3 Operacion del transistor

Para 10s transistores de proposito general, I, se mide en miliamperes, mientras que Ico se mide en microamperes o nanoamperes. lo. a1 igual que I, para un diodo con pola~izacion inversa, es sensible a la temperatura y debe analizarse con cuidado cuando se consideren rangos amplios de temperatura. Si lo anterior no se considera de manera adecuada, es susceptible de afectar de manera severa la estabilidad de un sistemz a una temperatura alta. Las mejoras en las tkcnicas de construccion han generado niveles significativamente mis bajos de I,,, a tal grado que casi siempre es posible omitir sus efectos.

3.4 CONFIGURACION DE BASE COMUN

La notation y 10s simbolos que se utilizan junto con el transistor en casi todos 10s textos y manuales que se publican hoy en dia, se indican en la figura 3.6, para la configuration debase comun con transistores pnp y npn. La terminologia de la base comdn se deriva del hecho de que la base es comun tanto a la entrada como a la salida de la confiyuraci6n. A su vez, por lo regular la base es la terminal mas cercana a, o que se encuentra en. el potencial de tierra. A lo largo de este libro todas las direcciones de comente h a r k referencia al flujo convencional (huecos) en luyar de hacerlo respecto a1 flujo de electrones. Esta eleccion se baso, sobre todo. en el hecho de que en la gran cantidad de literatura disponible en instituciones educativas e industriales se utiliza el flujo convencional. y las flechas en todos 10s simbolos electronicos tienen una direction definida par esta convenci6n. Recuerde que la flecha en el simbolo del diodo define la direction de la conduccion para la corriente convencional. Para el transistor:

Laflecha en el simbolo grafico define la direccion de la corriente del emisor (f2ujo convencional) a travks del dispositivo.

Todas las direcciones de comente que aparecen en la figura 3.6 son las direcciones reales. definidas par media de la eleccion del flujo convencional. Notese. en cada caso, que I, = I, + I,. Observese tambiin que las polaridades aplicadas (fuentes de alimentacion) son tales que permiten establecer una corriente en la direccion que se indica en cada rama. Es decir, se compara la direccion de I, con la polaridad de VE, para cada configuraci6n y la direction de Ic con la polaridad de Vcc.

Para describir en su totalidad el componamiento de un dispositivo de tres tenninales. como 10s amplificadores de base com6n de la figura 3.6. se requiere de dos conjuntos de caractensticas, uno para el punto de excitacihn o parametros de enrrada y el otro para el lado de la salida. Como se muestra en la figura 3.7. el conjunto de entrada para el amplificador de base comlin relacionara la corriente de entrada (I,) con un voltaje de entrada (V,,) para varios n~veles de voltaje de salida (VCB).

El conjunto de salida relacionari la corriente de salida (I,) con un voltaje de salida (VcB) . para varios niveles de comente de entrada (I,). seydn se muestra en la figura 3.8. El conjunto

de caracteristicas de la salida o colrcror tiene tres regiones basicas de interis, como se indica

Rgum 3.7 Caracteristicas del punto de entrada o manejo para un amplificador a transistor de silicio

Figurn 3.6 Notaci6n y simbolos utilizados con la configuraciOn de base comlin: a) transistor pnp: b) transistor npn.

3.4 Configuracion de base comun

ngura 3.8 Caracteristicas de salida o colector para un amplificador a transistor debase comhn.

Region activa (6rea sin sombra)

7 7_ 6

?

I

0

en la figura 3.8: las regiones activa, de corte y de saturacibn. La region activa es la que suele utilizarse para 10s amplificadores lineales (sin distorsion). En paaicular:

En la regibn activa la unibn base-colector se pohriza inversamente, mienfras que h unibn emisor-base se polariza directamente.

;

?

I

0

La region activa se define mediante 10s arreglos de polarizacidn de la figura 3.6. En el extremo mas bajo de la region activa, la comente del emisor (IE) es cero; esa es la verdadera comente del colector, y se debe a la comente de saturacion inversa I , , como lo sefiala la figura 3.8. La comente I real es tan pequeiia (microamperes) en magnitud si se compara con

co !a escala vertical de % (miliamperes) que aparece virtualmente sobre la misma linea horizontal en donde Ic = 0. Las condiciones de circuit0 que existen cuando IE = 0 para la configuration de base comlin se muestran en la figura 3.9. La notacid que con mis frecuencia se utiliza para I,, en 10s datos y las hojas de especificaciones es, como se indica en la figura 3.9,1c,,. Debido

to---. C lr = o a las mejoras en las tecnicas de fabrication, el nivel de I,, para 10s transistores de proposito

general (en especial 10s de silicio) en 10s rangos de potencia baja y mediana, por lo regular es 'a0 = 'co

Y ; m s o r tan bajo que puede ignorarse su efecto. Sin embargo, para las unidades de mayor potenciaICBo

B apareceri todavia en el rango de 10s microamperes. Ademb, recuerde que I,,,, asi como <, abieno

Coiector a base para el diodo (ambas comentes de fuga inversas) son sensibles a la temperatura. A mayores temperaturas, el efecto de I,,, puede convertirse en un factor importante debido a que aumen-

Figura 3.9 Corriente de saturacibn ta muy rapidamente con la temperatura. inversa. Observese en la figura 3.8 que cuando la comente del emisor se incrementa por arriba de

cero, la comente del colector aumenta a una magnitud en esencia igual a aquella de la comente del emisor, seglin se determina por las relaciones bbicas de comente en el transistor. Ndtese asimismo el efecto casi nulo de V,, sobre la comente del colector para la regi6n activa. Las curvas indican con claridad que una primera aproximacibn a la relacibn entre I, e Ic en la regibn activa esth especificada por

- c :o 0

5 - E ! , 3 - z

4 - o r -0 c :o

; - M y

2 -

-

I

Como se infiere por su propio nombre, la region de corte se define como la region en la que la comente del colector es 0 A, seglin indica la figura 3.8. Asi tambiCn:

En la region de corte, tanto la unibn base-colector como la unibn emisor-base de un transistor tienen polarizacibn inversa.

-1

-0 c

- :o M

2 -

-

I

Capitulo 3 Transistores bipolares de union

'0 5 10 15 20 vce ( v ) -1

6 mA T

5 mA

4 m A

3 rnA

2 mA , L i = I mA

r

I I I I I,=OmA

Region de cone

'0 5 10 15 20 1 *

v,, (V)

T *

Y

<

2 m A ,

I

I I I I I,=OmA

Region de cone

1

La reyi6n de saturaci6n se define como la region a la izquierda de las caracteristicas de V , = 0 V . La escala horizontal en esta region se expandi6 para mostrar con claridad el cambio radical que sufren las caracteristicas en esta reyion. Obsirvese el increment0 exponential en la comente del colector cuando el voltaje Va se incrementa hacia 10s 0 V.

En la regibn de saturacibn, tanto la unibn base-colector como la emisor-base estan en polarizacion directa.

Las caracteristicas de entrada de la figura 3.7 revelan que para valores fijos del voltaje del colector (VcB). conforme se incrementa el voltaje base-emisor. la corriente del emisor aumenta de tal manera que es muy similar a las caracteristicas del diodo. De hecho. 10s niveles crecientes de VCB tienen un efecto tan bajo sobre las caractensticas que, como una primera aproximaci6n. se pueden ignorar 10s cambios ocasionados par V,, y sus caracteristicas pueden dibujarse como se ilustra en la figura 3.10a. Si se aplica la aproximacion de segmentos lineales. dara por resultado las caractensticas que se presentan en la figura 3.10b. Al avanzar un paso mas e ignorando la pendiente de la curva, y. por tanto. la resistencia asociada con la union con polarizacion directa. se obtendran las caracteristicas que denota la figura 3 . 1 0 ~ . Para los propositos de anilisis de este texto, el modelo equivalente de la figura 3 . 1 0 ~ se utilizari para todos 10s analisis en dc de redes de transistores. Es decir, una vez que el transistor se encuentre en estado "encendido", se supondri que el voltaje base-emisor es el siguiente:

V8, = 0.7 V n (3.4)

En otras palabras. el efecto de las variaciones debidas a V,, y a la pendiente de las caracteristicas de entrada se omitir6n en tanto sea posible analizar las redes de transistores de tal manera que ofrezcan una buena aproximacion a la respuesta real. sin involucrarse demasiado en las variaciones de 10s parametros de menor imponancia.

Figura 3.10 Desarrallo del modelo equivalente para ser utilizado para la regi6n base-emisor de un ampliiicador en modo de dc.

Es importante apreciar en su totalidad el enunciado que establece las caracteristicas de la figura 3 .10~ . st as especifican que con el transistor en estado .'encendidoM o activo, el voltaje base-emisor sera de 0.7 V a cualquier nivel de coniente del emisor controlada mediante una red extema. Desde la primera vez que se encuentra cualquier configuraci6n de transistor en el modo de dc, es posible especificar de inmediato que el voltaje base-emisor es de 0.7 V si el dispositivo se encuentra en la region activa, una conclusion muy importante para el analisis de dc que se explica a continuacion.

3.4 Configuration de base corn611

EJEMPLO 3.1 a) Utilizando las caractensticas de la figura 3.8, determine la comente resultante del colector cuando I, = 3 mA y V,, = 10 V.

b) Empleando las caractensticas de la figura 3.8, determine la comente resultante del colector si IE permanece en 3 m.4 per0 V,, se reduce a 2 V.

C) Usando las caracteristicas de la figuras 3.7 y 3.8, determine V,, cuando I, = 4 mA y v,, = 20 v.

d) Repita el inciso c utilizando las caracten'stiias de las figuras 3.8 y 3 .10~.

a) Las caractensticas indican con claridad que 1,- I,= 3 mA. b) El efecto de cambio de V,, puede omitirse e 1,continia siendo 3 mA. c) A partir de la figura 3.8,1Ez I, = 4 mA. En la figura 3.7 el nivel resultante de V,, es de

aproximadamente 0.74 V. d) Una vez m k , a pmir de la figura 3.8, IEs I,= 4 mA. Sin embargo,en la figura 3 . 1 0 ~ V,,

es de 0.7 V para cualquier nivel de comente del emisor.

Alfa (a) En el modo de dc 10s niveles de I, e 1, debidos a 10s portadores mayoritarios se encuentran relacionados por una cantidad llamada a@ y definida por la siguiente ecuacion:

donde I, e 1, son 10s niveles de comente en el punto de operaci6n. Si bien las caractensticas de la figura 3.8 podrfan sugerir que a = I para 10s dispositivos practicos, el nivel de alfa suele extenderse de 0.90 a 0.998, donde la mayoria se aproxima al extremo alto del rango. Debido a que alfa so10 puede definirse para 10s portadores mayoritarios, la ecuacion (3.2) se convierte en

Para las caractensticas de la figura 3.8 cuando I, = 0 mA, I, es por consiguiente igual a I,,,; no obstante, como se menciono antes, el nivel de I,,, es con frecuencia tan pequefio que practicamente no es posible detectarlo en la graficica de la figura 3.8. En otras palabras, cuando I, = 0 mA, en la figura 3.8, 1, tambiin parece ser de 0 mA para el rango de valores de V,,.

Para las situaciones de ac donde el punto de operation se desplaza sobre la curva de caractenstica, un alfa en ac se define mediante

En titminos formales, alfa de ac se denomina como de base comkn, corro circuit0 o facror de amplification por razones que resultarb mas obvias cuando se analicen 10s circuitos equivalentes para transistores en el capitulo 7. Por el momento, se debe reconocer que la ecuaci6n (3.7) especifica que un cambio relativamente bajo en la comente del colector se divide entre el cambio correspondiente en 1, cuando se mantiene constante el voltaje del colector a la base. En la mayor parte de las situaciones,las magnitudes de a, y a son rnuy cercanas, lo cud permite

dC , utilizar la magnitud de una para la otra. El uso de una ecuaclon como la (3.7) se demostrar.4 en la secci6n 3.6.

La polarizaci6n correcta de la configuration de base comhn en la regi6n activa se puede determinar con rapidez, si se utiliza la aproximaci6n I,z I,, y suponiendo, por el momento, que I,


La amplificacion de voltaje es

Rgura 3.13 Notaci6n y simbolos utilizados con la conliguracidn de emisor cornfin: a) transistor npn: b) transistor pnp.

Los valores tipicos de la amplificacion de voltaje para la configuracion de base comlin varian entre 50 y 300. La amplificaci6n de comente (lc/lE) es siempre menor que 1 para la configuracion de la base comun. Esta ultima caractenstica debe ser obvia debido a que I, = orl, y a es siempre menor que 1.

La acci6n basica de amplificacion se produjo mediante la transferencia de una corriente I desde un circuito de baja resistencia a uno de alta. La combinacion de las panes de las dos palabras en itilicas, en la siguiente f6rmula, da como resultado el t6rmino transistor; esto es,

rransferencia + resistor -t transistor

La configuracion de transistor que se encuentra m h a menudo aparece en la figura 3.13 para 10s transistores pnp y npn. Se le denomina configuracibn de emisor comun debido a que el emisor es comhn o bace referencia a las terminales tanto de entrada como de salida (en este caso, es comun tanto a la terminal de base como a lade colector). Una vez mas, se necesitan dos conjuntos de caractensticas para describir por completo el comportamiento de la configu- raci6n de emisor comun: uno para el circuito de entrada o base-emisor y otro para el circuito de salida o colecror-emisor. Ambos se muestran en la figura 3.14.

Las corrientes del emisor, colector y base se muestran en su direccidn convencional para la comente. Si bien cambi6 la configuraci6n del transistor, aun se puede aplicar las relaciones de comente que se desarrollaron antes para la configuracion de base comun. Es decir, IE = IC + I, e I, = od;.

Para la configuraci6n de ernisor comun, las caractensticas de salida son una grifica de la comente de salida (Ic) en funci6n del voltaje de salida (V,,) para un rango de valores de comente de entrada (I,). Las caracteristicas de entrada son una grifica de la corriente de entrada (I,) en funci6n del voltaje de entrada (V,,) para un rango de valores de voltaje de salida (V,,).


It- " , ~- * 5 10 15 20 VcI(Vl G 1 . 4 0.6 0.8 L 0 'JOE (V)

u d i L L L +

(Regi6n de cone) (CEO = Jcoo

Rgura 3.14 Caracteristicas de un transistor de silicio en la configuraci6n de emisor corniin: a) caracteristicas del colector: b) caracteristicas de la base.

Obsbvese que en las caracteristicas de la figura 3.14 la magnitud de I, se indica en microamperes, cornparado con 10s miliamperes de Ic. Considere tarnbiCn que las curvas de I, no son tan horizontales como las que se obtuvieron para IE en la configuracion debase cornfin, lo cual indica que el voltaje del colector al emisor tendra influencia sobre la magnitud de la corriente del colector.

La region activa para la configuracion del emisor comun es la parte del cuadrante superior derecho que tiene mayor linealidad. es decir. la region en la que las curvas para I, son casi rectas e igualmente espaciadas. En la figura 3.14a, esta region existe a la derecha de la linea punteada en V,,~,,, y por arriba de la curva para I , igual a cero. La region a la izquierda de V,,~,,, se denomina region de saturacion.

En la region activa de un amplificador de base comun la union del colector-base se encuentra polarizada inversamente, mientras que la unibn base-emisor se encuentra polarizada directamente.

Recuerde que estas son las mismas condiciones que existieron en la region activa de la configuracion de base cornlin. La region activa de la configuracion de emisor comun se puede ernplear tarnbitn para la arnplificaci6n de voltaje, comente o potencia.

La region de cone para la configuracion de emisor cornfin no esta tan bien definida como para la configuraci6n de base comun. Obdmese en las caracteristicas del colector de la figura 3.14 que Ic no es igual a cero cuando I, es cero. Para la configuracion de base comlin, cuando la comente de entrada I, fue igual a cero, la comente del colector fue igual solo a la comente de saturacion inversa I,,, de tal forma que en la curva IE = 0 y el eje de 10s voltajes fue uno para todos 10s prop6sitos pricticos.

La raz6n de esta diferencia en las caracteristicas del colector puede obtenerse a travCs del manejo adecuado de las ecuaciones (3.3) y (3.6). Es decir,

Ecuacion (3.6): Ic = a / , =-Ic,,

a', 1, = --- ICE, Volviendo a arreglar da: +- (3.8)

I - a 1 - a

3.6 Conflguraci6n de emisor comun

Si se considera el caso que reciCn se analiz6. donde I - 0 A, y se sustituye un valor tipico 8 - . >~uiente: como de 0.996, la comente resultante del colector es la s.,

- I"' - 2501,,, 0.004

Si I,,, fuera 1 PA. la coniente resultante del colector con I, = 0 A sena 250(1 pA) = 0.25 mA, segun se refleja en las caractensticas de la figura 3.14.

Como referencia futura, a la corriente del colector definida con la condicion I, = 0 pA se le asignari la notation que indica la ecuacion (3.9).

En la figura 3.15 se demuestran las condiciones para esta comente recien definida con su direction asignada de referencia.

Parapropbsitos de amplificacibn lineal (la menor distorsion), el corte para la configuracibn de emisor comiin se definirir medionte Ic = I,,.

En otras palabras, la region por abajo de I, =OpA debe evitarse si se requiere una sefial de salida sin distorsion.

Cuando se utiliza como intemptor en el circuit0 logico de una computadora, un transistor tendri dos puntos de operation interesantes: uno en la region de corte y ouo en la regi6n de saturation. La condici6n ideal de cone debe ser 1, = 0 mA para el voltaje elegido V,,. Debido a que loo suele ser hajo en magnitud para 10s materiales de silicio, el ccrte existirh parafines de conmutacibn cuando I, = 0 p.4 o Ic = I,,,,. per0 sblo para 10s transistores de silicio. Sin embargo, para 10s transistores de germanio, el corre parafines de conrnuzacibn se definirh mediante las condiciones que existan cuando Ic = IcBo. Dicha condicion se puede obtener, por lo regular, para 10s transistores de germanio mediante la polarizaci6n inversa de la uni6n base- emisor, con unas cuantas dCcimas de volt.

Recuerde que para la configuraci6n de base comun se hizo una aproximacion a1 conjunto de caracteristicas de entrada mediante un equivalente de segmentos lineales, que dio como resultado V,, = 0.7 V para cualquier nivel de 1, mayor que 0 mA. Para la configuration de emisor comun se puede recumr a1 misrno mitodo, lo cual da por resultado el equivalente aproximado de la figura 3.16. El resultado da sustento a la conclusi6n anterior respecto a que para un transistor "encendido" o activo, el voltaje de la hase-emisor es de 0.7 V. En este caso, el voltaje esta fijo para cualquier nivel de comente de base.

7: = .%, Bsse abiena

c Colector a emisor 10

124 Capitulo 3 Transistores bipolares de union

L

1 1 1 1 I l l I i , 0 0.2 0.4 0.6 0 8 1 VBs(V)

Fwra 3.16 Equivalente de segmentos Figurn 3.15 Condiciones de cin:uito relativos 1 lineales para las caracteristicas del a 'CEO' 0.7 V diodo de la figura 314b.

a) Utilizando las caracteristicas de la figura 3.14, determine Ic cuando I8 = 30 pA y VcF EJEMPLO 3 2 = 10 V.

b) Empleando las caracteristicas de la figura 3.14. determine I c cuando V,, = 0.7 V y V,,= 15 V.

a) En la intersection de 1, = 30 FA y V,, = 10 V. lc = 3.4 mA. b) Usando la figura 3.14b. I, = 20 p A cuando VnE = 0.7 V. A partir de la figura 3.14a. se

encuentra que I,= 25 mA. en la interseccion de I, = 20 pA y V,, = 15 V.

Beta CO) En el modo de dc, 10s niveles de Ice I8 se relacionan mediante una cantidad a la que llamare- mas bera y se definen mediante la ecuacion siguiente:

donde I ce I8 son deterrninadas en un punto de operacion en particular de las caracteristicas. Para 10s dispositivos prhcticos, el nivel de P suele tener un rango entre cerca de 50 y mhs de 400, con la mayoria dentro del rango medio. Como para a, P revela ciertamente la magnitud relativa de una comente respecto a la otra. Para un dispositivo con una P d e 200. la corriente del colector equivale a 200 veces ia magnitud de la corriente de base.

En las hojas de especificaciones, Pdc se incluye, por !o regular, como h,, donde la h se obtiene de un circuito equivalente hfhrido que se presentari en el capitulo 7 . ~ 0 s subindices FE se derivan de una amplificaci6n de comente directa (por las siglas en inglCs de, forward) y la configuration de emisor comun, respectivamente.

Para las situaciones de ac, una beta ac. se define en 10s terminos siguientes:

El nombre formal para Pa, es factor de amplificacibn de corrienre directa de emisor cornin. Debido a que, por lo general, la comente del colector es la comente de salida para una configuracion de emisor comun, y la corriente de base es la corriente de entrada, el ttrmino amplificacibn se incluye en la nomenclatura anterior.

La ecuaci6n (3.1 1) es similar en cuanto a formato a la ecuaci6n para a,, en la secci6n 3.4. El procedimiento para obtener as< a partir de las curvas de caractensticas no se explico debido a la dificultad para medir realmente 10s cambios de % e 1, sobre las caractensticas. Sin embargo, la ecuacion (3.11) puede describirse con cierta claridad, y de hecho el resultado se puede utilizar para encontrar cl, empieando una ecuacion que se obtendrd mhs adelante.

Por lo regular, en las hojas de especificaciones P,, se indica como hfe. ObsCrvese que la finica diferencia entre la notacihn que se utiliza para la beta dc, especificamente Pdc = hFE, radica en el tipo de literal que se emplea para cada cantidad sefialada como subindice. La literal h continda haciendo referencia a1 circuito equivalente hfhrido que se describira en el capitulo 7 y la fe a la ganancia de corriente directa (por las sigJas en ingles de, forward) en la configura- ci6n de emisor comun.

El uso de la ecuacion (3.11) se describe mejor rnediante un ejemplo numeric0 utilizando un conjunto real de caractensticas. como las que aparecen en la figura 3.14a y se repiten en la 3.17. Determine P, para una region de las caractensticas definidas por un punto de operacion de 1, = 25 PA y V,, = 7.5 V, como se indica en la figura 3.17. La restricci6n de VcE = constante requiere que se dibuje una linea vertical a travCs del punto de operaci6n en VCE = 7.5 V. En cualqnier lugar de esta linea vertical el voltaje Vo es 7.5 V , una constante. El cambio en I,

Figura 3.17 Determinacibn de P,, y DdC a partir de las caracteristicas del colector.

( A l , ) como aparece en la ecuaci6n (3.1 1) se define entonces a1 elegir dos puntos en cada lado del punto Q a lo largo del eje vertical, y adistancias aproximadamente similares a cada lado del punto Q. Para esta situacidn, las curvas de I, = 20 pA y de 30 pA cumplen el requisito sin extenderse muy lejos del punto Q. Tambien definen 10s niveles de I, que se definen con facilidad en lugar de tener que interpolar el nivel de 1, entre las curvas. Es pertinente mencionar que la mejor deteminaci6n suele hacerse manteniendo la A18 que se seleccion6 tan pequeiia como sea posible. En las dos intersecciones de I, y el eje vertical, 10s dos niveles de I , pueden deteminarse trazando una lfnea horizontal sobre el eje vertical y leyendo 10s valores resultantes de I,. El P,, resultante para la regidn se puede determinar mediante

La solucion anterior revela que para una entrada de ac en la base. la comente del colector seri de aproximadamente 100 veces la magnitud de la comente base.

Si se deterrnina la beta de dc en el punto Q:


Aunque no son exactamente iguales, 10s niveles de PaC y de P,, se encuentran razonable- mente cercanos y a menudo se pueden utilizar indistintamente. Esto es. si se conoce el nivel de pat, se supone que es de la misma magnitud aproximadamente que pdc, y viceversa. Tome tambien en cuenta que dentro del mismo lote. el valor de P _ variari en alguna medida entre un transistor y el siguiente. aunque cada uno tenga el mismo nlimero de codigo. Es probable que la variacien no sea significativa para la mayor pane de las aplicaciones: por consiguiente, es suficiente validar el sistema aproximado anterior. Casi siempre, mientras mas bajo sea el nivel de loo. mis cercanas seran las magnitudes de las dos betas. Debido a que la tendencia se dirige hacia niveles mas y mis bajos de lo,, la validation de la aproximacion anterior se sustenta aun mas.

Si las caracteristicas tuvieran la apariencia de aquellas que se encuentran en la figura 3.18, el nivel de seria el mismo en todas las regiones de las caracteristicas. Obsirvese que el paso o increment0 en I, se ha fijado en 10 PA, y el espaciamiento vertical entre las curvas es el mismo en cada punto de las caractensticas. es decir. 2 mA. El cBlculo de 4, en el punto Q indicado dari por resultado

Determinar beta de dc en el mismo punto Q darii por resultado

lo cual revela que si las caracteristicas tienen la apariencia de la figura 3.18, la magnitud de y de PAP seru la misma en cada punto de las caracteristicas. Es importante observar que .. ..

I,=OfiA. Aunque un conjunto de caracteristicas de an transistor real nunca tendrri la apariencia de

la figura 3.18. ofrecemos un conjunto de caractensticas con el objeto de compararlas con las que se obtienen con un trazador de curvas (que se describira enseguida).

Fimra3.18 Caracteristicas en la cual Pa, es igual en cualquier lado y PaC = Pd,

Para el analisis subsecuente, el subindice correspondiente a dc o ac no se incluiri con l a p para evitar la confusion a que dan lugar las expresiones con etiquetas innecesarias. Para las situaciones de dc bastara con reconocerla como Pdc, y para cualquier analisis en ac serh 4,. Si se especifica un valor de b para una configuraci6n de transistor en particular, por lo regular se utilizars tanto para 10s cilculos de dc como para 10s de ac.

Es posible establecer una relacion entre f i y a utilizando las relaciones basicas que se han presentado hasta ahora. Al utilizar P = Ic/lB se tiene que I, = IclP, y a partir de a = IcllE se tiene que I, = Icla. Al sustituir en

IE = Ic + l8

se tiene

y al dividir ambos miembros de la ecuacion entre Ic se obtiene

o bien P = ap + a = (P + 1)a

en consecuencia

o bien

A su vez, recuerde que

Icso [CEO = ---

l - a per0 a1 utilizar una equivalencia de

1 -- - p + 1 l - a

derivado de lo anterior, se encuentra que

'CEO = (p + l)rCBO

o bien

seglin se indica en la figura 3.14a. Beta es un parametro en particular importante porque ofrece un vinculo directo entre 10s niveles de corriente de 10s circuitos de entrada y 10s de salida para una configuracion de emisor comun. Es decir,

y dado que

se tiene

Las dos ecuaciones anteriores desempeiian un papel muy importante en el analisis que se realiza en el capitulo 4.

La polarizacicin adecuada de un amplificador de emisor comun puede determinarse de una manera similar a la presentada para la configuracion debase comhn. Suponga que se le presenta un transistor npn como el que se muestra en la figura 3.19a, y se pide aplicar la polaridad comecta para colocar al dispositivo en la region activa.

El primer paso consiste en indicar la direction de IE segdn lo establece la flecha en el simbolo del transistor como se muestra en la figura 3.19b. DespuCs, se presentan las otras


figura 3.19 Determinaci6n del arreglo polarizaci6n apropiada para una configuracidn de transistor npn en emisor com"n.

comentes como se indica, tomando en cuenta la relaciirn de la ley de comente de Kirchhoff: Ic + I, =I,. Por ultimo, se introducen las fuentes con las polaridades que soportarb las direcciones resultantes de I, e Ic, segun se muestra en la figura 3.19c, para cornpletar el concepto. El mismo sistema puede aplicarse a 10s transistores pnp. Si el transistor de la figura 3.19 tiene un transistorpnp, se invertirgn todas las comentes y polaridades de la figura 3 .19~ .

3.7 CONFIGURACION DE COLECTOR COMUN

La tercera y liltima configuracion de transistor es la configuracibn de colector comun, que se ilustra en la figura 3.20 con las direcciones adecuadas de comente y notacion de voltaje. La configuracion de colector cornfin se utiliza sobre todo para propositos de acoplarniento de impedancia, debido a que tiene una alta impedancia de entrada y una baja impedancia de salida, contrariamente alas de las configuraciones debase comun y de un emisor comun.

(bl

3.7 Configuracibn de colector comun

Figura 3.20 Notaci6n y simbolos utilizados con la configuraci6n de c83lector comun: a) transistor pnp: b) transistor npn.

Figura 3.21 Configuraci6n de colector comun utilizado para propositos de acoplamiento de impedancia.

Figura 3.22 Definicion de la region lineal (sin distorsi6n) de operacion para un transistor.

En la figura 3.21 se muestra una configuracion de circuito de colector comlin con la resistencia de carga conectada del emisor a la tierra. ObsCrvese que el colector se encuentra conec- tad0 a la tierra aunque el transistor este conectado de manera similar a la configuracion del emisor com6n. Desde un punto de vista de disefio. no se requiere de un conjunto de caracteristicas de colector comlin para elegir 10s parametros del circuito de la fisura 3.21. Puede disefiarse utilizando las caractensticas de emisor comun de la secci6n 3.6. Para todos 10s propositos pricticos, las caracteristicas de salida para la confixuracih de colector comun son las mismas que para la confi_euracion de emisor comun. Para la configuracijn de colector comun, las caracteristicas de salida son una grifica de I, en funcion de VEC para un rango de valores de I,. Por tanto. la coniente de entrada es la misma tanto para las caractensticas del emisor cornlin como para las del colector cornun. El eje horizontal del voltaje para la configuracion del colector comun se obtiene con solo cambiar el signo del voltaje del colector al emisor de las caractensticas del emisor cornlin. Por ultimo, existe un cambio casi imperceptible en la escala vertical de I , de las caracteristicas de emisor comun, si Ic se reemplaza por % para las caracteristicas de colector comBn (debido a que a G 1). Para el circuito de entrada de la configuracion de colector comun las caracteristicas bisicas de emisor comun son suficientes para obtener la information que se requiere.

Para cada transistor hay una region de operacion sobre las caracteristicas. las cuales asegura- rin que no se rebasen 10s valores mriximos y que la sefial de salida exhiba una distorsion minima. Esta region se defini6 para las caractensticas del transistor de la figura 3.22. Todos 10s limites de operacion para un transistor se definen en la hoja de especificaciones que se describiri en la seccion 3.9.

Algunos de 10s limites de operacion se explican por sisolos, tales como la coniente mixi- made1 colector (a la que por lo regular se hace mencion normalmente en la hoja de especificaciones como coniente continua del colector) y voltaje maximo del colector al emisor (que a menudo se abrevia como VCEo o VcBR)CEO en la hoja de especiiicaciones). Para el transistor de la figura 3.22, Icm6, se especific6 corno 50 mA y VcE0 como 20 V. La linea vertical relativa a

' "c6 ~ a L Re~i6n & cane 'CEO "cE,.,


las caracterist~cas que se define como VCE.., especifica el VCE minim0 que puede aplicarse sin caer en la region no lineal denominada como region de saturacibn. El nivel de Vo\,, suele encontrarse en las proximidades de 10s 0.3 V que se especifican para este transistor.

El nivel maxim0 de disipacion se define mediante la ecuacion siguiente:

Para el dispositivo de la figura 3.22, la disipacion de potencia del colector se especific6 como 300 mW. Asi surge la presunta respecto a como graficar la curva de disipacion de potencia del colector especificada por el hecho de que

o bien

En cualquier punto de las caracteristicas el producto de V e lc debe ser igual a 300 mW. C"

Si se elige que I , tenga un valor maximo de 50 mA y se sustltuye en la relacion anterior, se obtiene

Como resultado, se encuentra que si 1, = 50 mA, entonces VCE = 6 V sobre la curva de disipacion de potencia, como se indica en la figura 3.22. Si ahora se elige que VcE tenga un valor maximo de 20 V, el nivel de I , es el siguiente:

definiendo un segundo punto sobre la curva de potencia. Si ahora se elige un nivel de Ic a la mitad del rango medio tal como 25 mA, y se despeja

cor. ohjeto de obtener el nivel resultante de V,,, se obtiene

como tambiin se indica en la figura 3.22. Por lo regular, se puede dihujar un estimado general de la curva real utilizando 10s tres

puntos que se definieron antes. Desde luego, mientras mas puntos se tengan, mas exacta sera la curva: sin embargo, casi siempre lo hnico que se necesita es un estimado general.

La region de corre se define como la region por abajo de I, = ICE,,,. Esta region debe evitarse tarnbiin si la sefial de salida debe tener una distorsion minima. En algunas hojas de especificaciones solo se incluye IcB,. Entonces, se dehe utilizar la ecuacion lCEo = PICBO para darse una idea del nivel de corte si no se dispone de las curvas caracteristicas. La operation en la region resultante de la figura 3.22 asegurari una distorsion minima de la sefia! de salida, y 10s niveles de comente y de voltaje que no dafiaran a1 dispositivo.

En caso de que no se disponga de las curvas caractensticas, o que Cstas no aparezcan en la hoja de especificaciones (cosa que suele ocumr), d l o habra que asegurar que I,, Vo. y su producto VcJc caigan denho del rango que aparece en la ecuacion (3.17).

3.8 Limites de operaci6n

Para las caractensticas de base comhn, la curva de potencia maxima se define mediante el siguiente product0 de cantidades de salida:

3.9 HOJA DE ESPECIFICACIONES DE TRANSISTORES

Debido a que la hoja de especificaciones es el enlace de comunicacion entre el fahricante y el usuario, es muy importante que la informaci6n que incluye se reconozca y se entienda con claridad. Aunque no hemos presentado todos 10s parametros, ahora conoceremos casi todos. Los parametros restantes se presentaran en 10s capitulos siguientes. Entonces, se hara men- ci6n a esta hoja de especificaciones con objeto de repasar la forma como se presenta el parametro.

La infonnacion que se proporciona como figura 3.23 se tom0 directamente de la publicacion Small-Signal Transistors, FETs, and Diodes (Transistores de pequefia serial. FET y diodos) que prepari, la compaiiia Motorola Inc. El 2N4123 es un transistor npn de uso cuya identificaci6n de encapsulado y texminales aparecen en la esquina superior derecha de la figura 3.23a. Casi todas las hojas de especificaciones se desglosan en valores nominales mhrimos, caracreristi- cas rkrmicas y caracterisricas eUcrricas. Las caractensticas electricas se desglosan despuis en "encendido", "apagado" yen caracteristicas de pequeiia serial. Las caractensticas de "encendido" y "apagado" se refieren a 10s limites de dc, en tanto que las de pequefia seiial incluyen 10s parametros imponantes para la operacion en ac.

Obskrvese en la lista de valores nominales mSimos que V cEma, = VcE, = 30 V con 1 = 200 mA. La disipaci6n mzkima del colector Pcmda = P, = 625 mW. El factor de perdida de disipacion bajo el valor maximo especifica que el valor miximo disminuye en 5 mW por el aumento de cada 1" de temperatura por aniba de 10s 25 "C. En las caracteristicas "apagado" IcB, se especifica como 50 nA y en las de "encendido" VcE =, 0.3 V. El nivel de h , tiene un rango entre 50 y 150 en Ic = 2 mA y VcE = 1 V, y un valor Ginlmo de 25 a la mayor coniente de 50 mA a1 mismo voltaje.

Ahora definimos 10s limites de operacion para el dispositivo y se repiten a continuaci6n en el formato &e la ecuaci6n (3.17) utilizando hPE = 150 (el limite superior) e IcEo z PIcso = (150)(50 nA) = 7.5 PA. Es cieao que para muchas aplicaciones el 7.5 pA = 0.0075 mA puede considerarse como 0 mA sobre una base aproximada.

Limites de operacibn 7.5 pA 5 Ic S 200 m.4

0.3 V S VcE 6 30 V

VcElc L 650 mW

En las caracteristicas de pequeiia sefial se proporciona el nivel de hfe (Ps,) junto con una grifica de la forma en que vm'a con la coniente del colector en la figura 3.23f. En la figura 3.23j se demuesua el efecto de la temperatura y la corriente del colector en el nivel de h, (P,) A temperatura amhiente (25 "C) obskrvese que h, (PdC) tiene un valor maxim0 de I en el irea cercana a 8 mA aproximadamente. Conforme I, se incrementa por arriba de este nivel, h disminuye a la mitad del valor cuando Ices igual a 50 mA. TambiCn puede disminuir a este

fE nlvel si Ic disminuye a1 nivel bajo de 0.15 mA. Como se trata de una curva normalizada, si se tiene un transistor con pdc = hFE = 50 a temperatura ambiente, el valor miximo a 8 mA es 50. Cuando Ic = 50 mA ha disminuido a 5012 = 25. En otras palabras, la normalizaci6n revela que

CapLtulo 3 Transistores bipolares de unibn

el nivel real de h, a cualquier nivel de I c se dividi6 entre el valor mkximo de h, a esa temperatura y con Ic = 8 mA. Obdrvese asimismo que la escala horizontal de la figura 3.23j es una escala logaritmica. Las escalas logm'tmicas se analizan con todo detalle en el capitulo 11. Es probable que el lector, cuando disponga de tiempo para revisar las primeras secciones del capitulo 11. quiera hacer un nuevo repaso de las graficas que se incluyen en esta seccion.

C~RICTER~STICAS T!?RMICAS Caracterirths Simbolo MPxirno Unidad

Rrs>sanc$r lcm#cn. " n i b r cncnprulldo Rmc S? 3 OC W

RcrlilcnclnI.mlci.unidn armblcnlc R. 2UO OC W

2N4123 ENCAPSULADO 2944, EFTCLO I

TO-92 (TO-226A)

TRANSISTOR DE PROPI~SITO GENERAL NPX SILlClO I

comcn,e dc son* dri Fmlsar

(Ye. = 3 0 Vdc. lc = 0)

CARACTER~STICAS DE ENCEYDIDO Grnancio dccorncnre DC I>

(Ii = 2 0 mAdc. Vce s 1.0 Vdi) 50

(I, = 50 mAdc.Vc, = I 0 Vdc) 25 Vollajs de umncr6n (1) soleitor-cmaor

(IC = 50 mAdc. lB = SO rnAdc)

"olcgs dc rauncldn bare-cmlror "BE.,, 0.95

llC = 50 mXdc. ID = 5.0 mAdc)

CARACTERISTICAS DEPEQUE%.4 SESAL

( I , = 10mAdc.V. .=20Vdc. f= IWMH2I

Figura 3.23 Hoja de especificaciones de transistores.

3.9 Hoja de especificaciones de transistores

Antes de concluir esta descripcidn de las caractensticas, obsewese el hecho de que no se proporcionan las caractensticas reales del colector. De hecho, casi todas las hojas de especificaciones que presentan la mayoria de 10s fabricantes omiten proporcionar las caractensticas completas. Es de esperarse que los datos que se proporcionan sean suficientes para utilizar de manera eficaz el dispositivo en el proceso de diseiio.

Como se observd en la introduccion de esta seccion, no todos 10s parametros que se incluyen en la hoja de especificaciones se definieron en las secciones o capitulos anteriores. Sin embargo, la hoja de especificaciones que se proporciona en la figura 3.23 se mencionara con frecuencia en 10s capitulos que siguen, a medida que se presenten 10s parimetros. La hoja de especificaciones puede ser una herramienta muy valiosa en el diserio o a1 utilizarla en el analisis, per0 debe hacerse cualquier esfuerzo que sea necesario para conocer la importancia de cada parhetro, y la forma en que puede variar con 10s niveles cambiantes de comente, temperatura y demh.

1 0 , ,

0.1 0.2 0.3 [1.50.7 1.0 2.0 3 0 5.0 7.0 I0 20 30 40 Vultaje de polariracirjn )"versa (Vj

~ ~

1.0 2.0 3.0 5.0 10 20 30 50 100 200 I,. Con~enre de colector (mA)

(C)

CARACTERISTICAS DE PEOUENA SESAL PARA AUDIO FICURA DE RUIDO (V,,= 5 Vdc.T* = 25°C) Ancho de banda = 1.0 Hz

Fizuia 3 - Variaclones de frecuencia

10 Resistencla de la fuente = 200 R I, = I mA

8 Resistencia de la fuente = 200 Q,

6 Rrristencha de la fuente = I kR

4

2

Figura 3.23 Continuacion

0.1 0.2 0.4 1.0 2.0 4.0 10 20 40 IW

R,. 8.csiiUe~~a dt L'o fuente (\in)

134 Capitulo 3 Transistores bipolares de uni6n

Flqura 5 - Ganancia de corriente

300 -- - I Fipura 6 - Admirancia de enrradv

; r 7 - q . <= 2.0 -

1.0 - 0.1 0.2 0.5 1.0 2.0 5.0 10

I,. Carriente de solector (mA)

(g)

Fiqura 8 - Relacid" dc rerroillirnentaci6n de volr.ije 7 1 10

--

Y 1.0

2 0.1 0.2 0 5 1.0 2.0 5.0 10 I,. Corrlente de colector (mA)

CARACTER~STICAS ESTATICAS Figura 9 - Ganancia de corriente en DC

2 0

0 - E 1.0 a - - - - ,? 5 . 0.7 2 :

0.5 - - - , e .- 0 z 5 - 0.3 - - q 0.2 -- -

0.1 0.1 0.2 0.5 0.5 0.7 1.0 2.0 3.0 5.0 7.0 10 20 30 50 70 100 200

lc.Corrienie de colector (mA)

ti)

Flgura 3.23 Continuacibn.

3.9 Hoja de specificaciones de transistors

3.10 PRUEBA DE TRANSISTORES

Figura 3.24 Respuesta del trazador de curvas al transistor npn 2N3904.

Flgura 3.25 Determinacicin de la B,, para las caracteristicas del transistor de la figura 3.24 a Ic = 7 m A y V m = 5 V

De manera semejante como ocurre con 10s diodos, existen tres "rutas" que pueden tomarse para verificar un transistor: trazador de curvas, medidor digital y hhmerro.

Trazador de curvas El trazador de curvas de la figura 1.45 generari una imagen igual a la pantalla de la figura 3.24 una vez que todos 10s controles se ajusten de manera adecuada. Las pantallas mas pequefias a la derecha indican la escala que debe aplicarse a las caracterfsticas. La sensibilidad vertical es de 2 mA Idiv, lo que da por resultado la escala que se ilustra a la izquierda del monitor. La sensibilidad horizontal es de 1 V Idiv, lo que da por resultado la escala que se muestra abajo de las caractensticas. La funcion de paso indica que las curvas estan separadas por una diferencia de 10 p4, empezando en 0 pA para la curva de la pane inferior. El hltimo factor de escala que se proporciona se puede utilizar para determinar con rapidez la para cualquier region de las caractensticas. S610 multiplique el factor que aparece en pantalla por el nhmero de divisiones entre las curvas I8 en la region de interis. Por ejemplo, determine Pa, para un punto Q de Ic = 7 mA y Vc, = 5 V. En esta region de la pantalla. la distancia entre las curvas I, es de& de una division, como se indica en la figura 3.25. Si se usa el factor especificado, se encuentra que

9 P ac = - div (GI = 180 10

diviii6n

Horizanrai por divisi6n 0 Por paso [Z]

Do om par divisi6n

2M) !

OmAi O a , , ;

Capihllo 3 Transistores bipolares de union

A1 utilizar la ecuacion (3.11) se obtiene

lo cual verifica la deterrninacion anterior.

Medidores digitales avanzados Hoy en dia, en el mercado se dispone de medidores digitales avanzados, como el que se muestra en la figura 3.26, que son capaces de proporcionar el nivel de hFE, si se utilizan 10s conectores que estin en la parte inferior a la irquierda del disco selector de funci6n. ObsCr- vese la opci6n de pnp o npn y la disponibilidad de dos bornes para el emisor para manejar la secuencia de contactos, segdn sea el encapsulado. El nivel de h, se determina a una comente del colector de 2 mA para el Testmate 175A. que tambien aparece en la pantalla digital. Observese que este versatil instrumento tambien puede verificar un diodo. Puede medir la capacitancia y la frecuencia ademis de las funciones normales de medicidn de voltaje, corriente y resistencia.

De hecho, en el modo de verificacidn de diodo se puede usar para verificar las uniones p-n de un transistor. Con el colector ab'ieno, la union base-emisor debe dar por resultado un voltaje bajo de aproximadamente 0.7 V, con la punta de pmeba roja (positive) conectada a la base y la punta de pmeba negra (negativb) conectada a1 emisor. Una inversi6n de las terminales debe dar pot resultado una indicacion O.L. para representar la union con polarization inversa. De manera analoga, con el emisor abieno, es posible verificar 10s estados de polarizaci6n directa e inverse de la union base-colector.

Fmra 3.26 Probador de transistores. (Cortesia de Computronics Technology, Inc.)

3.10 Prueba de tmn&tores 137

R baja Lrrd

Un ohmetro o las escalas de resistencia de un DMM pueden utilizarse para verificar el estado de un transistor. Recuerde que para un transistor en la region activa, la union base-emisor tiene polarizacidn directa y la unidn base-colector polarizacion inversa. Por tanto, en esencia. la union con polarizaci6n directa debe registrar una resistencia relativamente baja, mientras que

E la unidn con ~olarizacion inversa muestra una resistencia mucho mayor. Para un transistor

Rgura 3.27 Verificaci6n de la union baseemisor con polarizacion directa de un transistor npn.

Rgura 3.28 Verification de la union base-colector con polarizacion inversa de un transistor npn.

npn, la union con polarizaci6n directa (pdarizada por la fuente intema en el modo de resistencia) base-emisor debe verificarse como se indica en la figura 3.27, y da por resultado una lectura que, por lo regular, caera en el rango de 100 Q a unos cuantos kilohms. La union con polarizaci6n inversa base-colector (una vez mas polarizada inversamente por la fuente interna) debe verificarse segun se muestra en la figura 3.28 con una lectura que suele exceder 10s 100 kR. Para un transistor pnp las terminales se invierten para cada uni6n. Es obvio que una resistencia grande o pequefia en ambas direcciones (invirtiendo 10s contactos) para cada union de un transistor npn o pnp indica un dispositivo daado.

Si ambas uniones de un transistor dan por resultado las lecturas esperadas, el tip0 de transistor tambien puede detetminarse con s610 obsewar la polaridad de las puntas de p ~ e b a cuando se aplican a la union base-emisor. Si la punta de pmeba positiva (+) se conecta a la base y la negativa (-) a1 emisor, una lectura de baja resistencia indicm'a un transistor npn. A su vez, una lectura de alta resistencia indicm'a un transistor pnp. Aunque tamhikn puede utilizarse un ohmetro para determinar las tenninales (base, colector y emisor) de un transistor, se supone que esta determinacion puede hacerse con so10 observar la orientacidn de 10s contactos en el encapsulado.

3.1 1 ENCAPSULADO DE TRANSISTORES E IDENTIFICACION DE TERMINALES

Una vez que se ha fabricado el transistor utilizando una de las ticnicas que se describen en el capitulo 12, se unen las terminales mediante pequefios alambres, que casi siempre son de oro, aluminio o niquel, y toda la estructura se encapsula en un "contenedor" como el que se muestra en la figura 3.29. Los que se construyen para trabajo pesado son dispositivos de alta potencia, en tanto que ouos cuyo encapsulado es pequefio (tipo sombrero) o cuyo cuerpo es de plastic0 son dispositivos de baja o mediana potencia.

Siempre que sea posible, el encapsulado del transistor tendrri algun tipo de marca para indicar quC terminales se encuentran conectadas a1 emisor, colector o base de un transistor. Algunos de 10s mhodos que se utilizan con mayor frecuencia se indican en la figura 3.30.

Figura 3.29 Varios tipos de transistores. a) Cortesia de General Electric Company; b) y c) cortesia de Motorola. Inc.; d) cortesia de International Rectifier Corporation.


Figura 3.30 ldentificacibn de terminales del transistor.

En la fisura 3.31 aparece la construction interna de un encapsulado TO-92 de la linea Fairchild. ObsQvese el tamaiio en extremo pequeiio del dispositivo semiconductor real. Exis- ten pequeiios alambres de oro para conectar las terminales, una estructura de cobre y un encapsulado de resina epoxica.

Inyeccibn dr campuesro de moldeo axivl

Dado con pioceso de paaivacibn

Es~ructura de cobrc Encapsuiado de epbxro

Len,ouetar de cirrre

Figura 3.31 Construcciirn interna de un transistor Fairchild en un encapsulado TO-92 (Cortesia de Fairchild Camera and Instrument Corporation.)

En el encapsulado de terminales en doble linea, que aparece en la figura 3.32a. es posible encapsular cuatro transistorespnp individuales de silicio; las conexiones internas de las terminales se ilustran en la figura 3.32b. De igual manera como ocurre con el encapsulado de diodos en IC, la identificacion en la superficie superior indica el nlimero 1 de las 14 terminales.

3.1 1 Encapsulado de transistores e identificacion de terminales

ngura 3.32 Transistores pnp de silicio Q2T2905 de Texas Instruments: a) apariencia; 1 !p7Mm!

C B E N C E B C b) diagrama debase. (Cortesia de Texas Instruments Incorporated.) NC - Sin conexi6n interna

3.12 ANALISIS POR COMPUTADORA

En el capitulo 4 se estudiari una red de transistores utilizando BASIC y PSpice (versiones DOS y Windows). Si se utiliza BASIC, el mCtodo seri analogo a un anilisis realizado a mano, mientras queen un anflisis mediante PSpice (versi6n DOS) se utilizad un modelo de transistor que se introduce en 10s p h a f o s siguientes. El PSpice (versi6n Windows) utilizara'un transistor que se incluye en la biblioteca intema.

PSpice (version D O 9 El enunciado de PSpice para la introducci6n de 10s elementos de un transistor tiene el formato siguiente:

nombre C B E nombre del modelo

La Q se requiere para identificar el dispositivo como un transistor. El nhmero 1 es el nombre elegido para el transistor, aunque puede incluir basta siete caracteres (nhmeros y letras). Des- pues, se capturan las terminales en el orden que aparece aniba. El hltimo registro es el nombre del modelo, para dirigir al paquete de programaci6n (programa) hacia la localizaci6n de 10s parimetros que definen al transistor.

El enunciado del modelo tiene el siguiente formato:

.MODEL QN NPN (BF = 140 IS = 2E - 15) u i-J\---/

nombre tipo parimetros que seran especificados del modelo

Como se indica, el enunciado debe comenzar con .MODEL y seguido por el nombre del modelo del transistor como se especific6 en el enunciado anterior. Desputs, se indica el tipo de transistor y 10s valores de 10s parhetros que se especificaran que se incluyen dentro del pa- rkntesis. La lista de parimetros, coma aparece en el manual PSpice, es muy extensa y de hecho incluye 40 terminos. Para las necesidades actuales s610 es necesario especificar dos parimetros. Entre estos se incluyen el valor de beta, que se sefiala como BF, y la corriente de saturaci6n inversa IS a un nivel que de por resultado un voltaje base-emisor de aproximadamente 0.7 V cuando el dispositivo esta "encendido".

Los dos enunciados que se mencionaron antes aparecerrin en la secci6n de analisis par computadora que se incluye en el capitulo 4. Serin 10s 6nicos enunciados diferentes de 10s que aparecen en el anilisis de diodos del capitulo 2. En ouas palabras, 10s elementos nuevos pueden

Capltulo 3 Transistores bipolares de union

presentme en la bibliotecaPSpice sin modificar los procedimientos ya descritos. En este sentido, el uso del paquete PSpice es una "experiencia de construcci6n" real con la posibilidad de analizar algunas redes muy complicadas que se encuentran a s610 unos cuantos enunciados de distancia.

Anaisis del centro de disello de PSpice para Windows La eleccihn de transistor bajo PSpice para Windows se encuentra a1 seleccionar Draw en la b m a de menu de la ventana de Schematics (esauemas). Desnuts se elioe Get New Part . " (busca nuevo componente) seguido por Browse (bojear) para ver la lista disponible. Se encuentra evals lb en la lista de library (biblinteca) y despues de seleccionar la entrada se debe mover a travis de la lista de dispositivos disponibles. Confonne oprima el b o t h de un dispositivo a1 siguiente, una caja de Description aparecera aniba de la entrada describiendo el tipo de dispositivo. Una vez que se elige la opcihn del transistor deseado, s610 se selecciona en el dispositivo y OK, y aparecera en la pantalla para su colocaci6n. El capitulo 4 describira la forma de modificar los parametros del transistor seleccionado y la forma de llevar a cabo un analisis de la red de transistores.

§ 3.2 Construcci6n de transistores

1. jQue nombres se asignan a 10s dos tipos de transistores BJT? Dibuje la construcci6n bhica de cada uno e identifique 10s diversos portadores minoritarios y mayoritarias en cada ono. Dibuje el simbolo g u ~ c o junto a cadauno. jSe altera alghn elemento de esta infomacibn a1 cambiarde una base de silicio a una de genanio?

2. iCual es la diferencia mas importante entre un dispositivo bipolar y uno unipolar?

§ 3.3 Operation del transistor

3. iC6mo se deben polarizar las dos uniones del transistor para una operaci6n de amplificaci6n conecta del transistor?

4. iCuii es la fuente de La comente de fuga en un transistor?

5. Dibuje una figura similar a lafigura 3.3 para launi6n con polarizaci6n directa de un transistornpn. Describa el movimiento resultante del ponador.

6. Dibuje una figura similar a la figura 3.4 para la uni6n con polarizaci6n inversa de un transistor npn. Sefiale el movimiento resultante del pottador.

7. Dibuje una figura similar a la figura 3.5 para el flujo de ponadores mayoritarios y minoritatios de un transistor npn. Describa el movimiento resultante del ponador.

8. ;Cu.il de las comentes del transistor es siempre la mayor? iCua es siempre la menor? iCuales de las dos corrientes son relativamente cercanas en magnitud?

9. Si la comente del emisor de un transistor es de 8 mA e IB es de Ill00 de Ic, determine 10s niveles de I, e I,.

10. De memoria, dibuje el simbolo del transistor para un transistorpnp y npn. e insene la direcci6n conventional del flujo para cada coniente.

11. Utilizando las caracterlsticas de la figura 3.7, especifique VBE aI, = 5 mA para VCB = 1 V, 10 V y 20 V. iEs razonable suponer, con base en una aproximaci6n, que Vc, tiene s61o un pequefio efecto en la relaci6n entre V,, e I,?

12. a) Determine la resistencia prornedio en ac para las caracteristicas de la figura 3.10b. b) Para has redes en la$ cuales la mapitud de 10s elementos resistivos se encuentra en kiiohms,

ies vaida la aproximaci6n de la figura 3 .10~ (basbdose en 10s resultados del inciso a)?

13. a) Usando las caracteristicas de la figura 3.8, determine la corriente resultante del colector siI, = 4.5 mA V,, = 4 V.

b) Repita el inciso a para IE = 4.5 mA V,, = 16 V. C) iC6rno han afectado 10s cambios de VC8 el nivel resultante de I,? d) Respecto a una base a~roxirnada, jcbmo se relacionan I, e I, bashdose en 10s resultados

antenores?

PROBLEMAS

Problemas

14. a) Empleando las caractensticas de las figuras 3.7 y 3.8, determine 1, si Vc, = 10 V V,, = 800 mV. b) Determine V,, si lc = 5 mA y V,, = 10 V. c) Repita el inciso b utilizando las caractensticas de la figura 310b. d) Repita el inciso b utilizando las caractensticas de la figura 3 .10~ . e) Compare las soluciones para V,, para los incisos b. c. y d. jSe puede ignorx la diferencia si

normalmente se encuentran niveles de voltaje mayores a unos cuantos volts?

15. a) Dada una a,, de 0.998. determine I, si I, = 4 mA. b) Determine ad< si I, = 2.8 mA e 1, = 20 FA. c j Encuentre IF si I, = 40 pA y adc es 0.98.

16. Dibuje de memona la configuracihn del transistor en base comcn (para npn y pnp) e indique la polaridad de la polarizacihn aplicada y las direcciones de corriente resultantes.

5 3.5 Acci6n amplificadora del transistor

17. Calcule la gananciade voltaje (A> = V,I V,) para la red de lafigura 3.12 si V, = 500 mV y R = 1 kR. (Los otro5 valores del c~rculto permanecen iguales.)

18. Calcule la ganancia de voltaje (A, = V, I V,) para la red de la figura 3.12 si la fuente tiene una resistencia intema de I00 R en sene con V2.

5 3.6 Configuration de emisor comun

19. Definal,,, e ICE,. &En qu t son diferentes? jC6mo estan relacionados? jPor lo regular sus magnitudes son cercanas?

20. Utilizando las caractensticas de la figura 3.14: a) Encuentre el valor de I, correspondiente a V,, = +750 mV y VcE = +5 V. b) Encuentre el valor de VcE y V,, correspondiente a IC = 3 mA e 1, = 30 PA.

-21. a) Para las caractensticas de emisor comun de lafigura 3.14, determine la beta en dc en un punto de operacihn de VcE = +8 V e 1, = 2 mA.

b) Encuentre e! valor de a correspondiente a este punto de operacion. C) A VcE = +8 V, encuentre el valor correspondiente de I,,. d) Calcule el valor aproximado deIc,, utilizando el valor de betadc que se obtuvo en el inciso a.

* 22. a) Usando las caracteristicas de la figura 3 . 1 4 ~ determine I,,, a VcE = 10 V. b) Determine p,, en I, = 10 pA y VcE = 10 \'. C) Utilizando la pdc determinada en el inciso b. calcule Icso.

23. a) Utilizando las caractensticas de la figura 3.14a. determine pdc en I, = 80 pA y VcE = 5 V. b j Repita el inciso a en I, = 5 pA y Vo = 15 V. C) Vuelva a utilizar el inciso a en 1, = 30 pA y VcE = 10 V. d) Revisando 10s resultados de 10s incisos a a c, jcambia el valor de pdc entre punto y punto en

las caractensticas? ~ D o n d e se encuentran 10s valores m& altos? jPuede desarrollar algunas conclusiones generales acerca del valor de D,, con base en un conjunto de caracteristicas como las que se presentan en la dgura 3.14a?

* 24. a) Utilizando las caracteristicas de la figura 3.14a. determine Pa, en 1, = 80 pA y VcE = 5 V. b) Repita el inciso n en 1, = 5 pA y Vc, = 15 V. C) Vuelva a hacer el inciso a en 1, = 30 p A y VcE = 10 V. d) A1 revisar 10s resultados de los incisos a a c, jcambia el valor de p, entre punto y punto en

las caracteristicas? iD6nde se encuentran 10s valores mas altos? jPuede determinar algunas conclusiones generales acerca del valor de pnC con base en un conjunto de caracteristicas de colector?

e) Los puntos seleccionados en este ejercicio son 10s mismos que 10s que se utilizaron en el problema 23. Si se llevara acabo el problema 23, compare los niveles de p,, y p, para cada punto y comente acerca de la tendencia en magnitud para cada cantidad.

25. Utilizando las caracteristicas de la fiema 3.14a, determine p, en 1, = 25 pA y VcE = 10 V. Despues calcule a,, y el nivel resultante de I, (Utilice el nivel de I, determinado por I, = pd,I,.)

26. a) Dado que ad, = 0.987, especifique el valor correspondiente de pdi. b) Una vez especificado pd, = 120, determine el valor correspondiente de a. C) Si pdc = I80 e I, = 2.0 mA, encuenue I, e I,.

Capitulo 3 Transistores bipolares de uni6n

27. Dibuje de memoria la configuraci6n de transistor en emisor comun (para npn y pnp) e inseRe el meglo correcto de la polarizacion con las direcciones de comente resultantes para I,, I, e I,.

§ 3.7 Configuration de colector comun

28. Se aplica un voltaje de 2 V rms (medidos de la base a tierra) a1 circuito de la figura 3.21. Suponien- do que el voltaje del emisor siga exactamente el voltaje debase y que V,, (nns) = 0.1 V, calcnle la amplification de voltaje del circuito (A, = V,, I V8) y la comente del emisor para RE = 1 kR.

29. Para un transistor que tenga las caractensticas de la figura 3.14. dibuje las caracteristicas de entra- day de salida de la configuracion de colector comun.

9 3.8 Limites de operacion

30. Determine la region de operacion para un transistor que tenga las caracteristicas de la figura 3.14 s i I c_x=7mA,VC =17V.yPCmh=40mW.

31. Especifique la region de operacih para un transistor que tenga las caracteristicas de la figura 3.8 siIc,,=6mA,V c,,, =15V.yPcm~x=30mW.

§ 3.9 Hoja de especificaciones de transistores

32. Refinendose a la figura 3.23. determine el rango de temperaturas para el dispositivo en grados Farenheit.

33. Utilizando la information que se proporciona en la figura 3.23 con respecto a PD ma, VCEmlx. ICmb. y Vo,, dibuje 10s limites de operaci6n para el dispositivo.

34. Con base en los datos de la figura 3.23, jcuil es el valor esperado de lCEO utilizando el valor promedio de ,7d7,,?

35. ~ C d m o se comparael rango de h,(figura 3.23j. nomalizadaapa~tir de h,= 100) con el rango de hfi (figura 3.230 para el rango de Ic desde 0.1 mA a 10 mA?

36. Utilizando las caractedsticas de la figura 3.23b. determine si la capacitancia de entrada en la configuracion de base comirn se increments o disminuye con 10s crecientes niveles de potencial de polarizacion inversa. Explique por quC.

* 37. Utilizando las caractensticas de la figura 3.23f. determine cutlnto ha cambiado el nivel de he desde su valor en 1 mA a su valor en 10 mA. ObsCrvese que la escala vertical es una escala logan'unica que puede referirse a la seccion 11.2. jEs este cambio tal que deba considerarse en una situaci6n de diseco?

* 38. Utilizando las caractensticas de la figura 3.23j. determine el nivel de P,, en I,= 10 mA en 10s tres niveles de temperatura que aparecen en la figura. jEs significative el cambio para el rango de temperatura especificado? jSe trata de un elemento que deba considerarse en el proceso de disetio?

§ 3.10 Prueba de transistores

39. a) Utilizando las caractedsticas de la figura 3.24, determine Pa, en 1, = 14 mA y VcE = 3 V. h) Determine pat en I, = 1 mA y VcE = 8 V. C) Especifique P, en Ic = 14 mA y VcE = 3 V. d) Determine pdc en Ic = 1 mA y Vc, = 8 V. e) ~ C o m o se comparan 10s niveles de Pa, y de Pd, en cada region? fj iEs vilida la aproximacion P, - P, para este conjunto de caractensticas?

* Los aaeriscos indican problemas m6s dificiles

Problemas

- - .- . - -

El analisis o disefio de un amplificador a transistor requiere de un conocimiento tanto para la respuesta en dc como para la respuesta en ac del sistema. Muy a menudo se asume que un transistor es un dispositivo magico que puede elevar el nivel de una sefial de entrada de ac, sin la asistencia de una fuente externa de energia. En realidad, el nivel de potencia de salida de ac mejorado es el resultado de una transferencia de energia desde las fuentes de dc aplicadas. Por tanto, el anilisis o diseiio de cualquier amplificador electr6nico tiene dos componentes: la porcion de dc y la porci6n de ac. Por fortuna, el teorema de la superposici6n puede aplicarse y la investigaci6n de las condiciones de dc puede separarse por completo de la respuesta de ac. Sin embargo, se debe tener en cuenta que durante el estado de diseiio o sfntesis, la eleccion de 10s parhetros para 10s niveles requeridos de dc afectarAn la respuesta en ac, y viceversa.

El nivel de dc de un transistor en operaci6n es controlado por diversos factores, incluyendo el rango de puntos de operaci6n posibles sobre las caractensticas del dispositivo. En la seccion 4.2 se especifica el rango para el amplificador a BJT. Una vez definidos 10s niveles de voltaje y de comente de dc, se debe construir una red que establecera el punto de operaci6n deseado; en este capitulo se analizan vaxias de estas redes. Cada disefio tambiin determinara la estabilidad del sistema, es decir, quC tan sensible es el sistema a las variaciones de temperatura. Este aspect0 tambiCn se investigara en una secci6n posterior del presente capitulo.

Aunque en este capitulo se analiza cierta cantidad de redes, existe una similitud fundamental entre el analisis de cada configuraci6n debido al uso recurrente de las siguientes relaciones bbicas, que son importantes para un transistor:

Una vez que esten analizadas las primeras redes, la soluci6n de las siguientes se tomari mas clara. En la mayoria de 10s casos la coniente base I, es la primera cantidad que debe determinarse. Una vez qne I , se conoce, las relaciones de las ecuaciones (4.1) a (4.3) pueden aplicarse para encontrar las cantidades de inter& restantes. Las similitudes en el analisis sedn inmediatamente obvias segdn vaya avanzando en este capitulo. Las ecuaciones para I, son tan familiares para una cantidad de configuraciones que una ecuaci6n puede derivarse de otra s610

con eliminar o afiadir uno o dos terminos. La principal funci6n de este capitulo es desarrollar un nivel de familiaridad con el transistor BJT, el cual podria permitir un an&isis en dc de cualquier sistema que pueda utilizar el amplificador a BJT.

.~ El t&rminopolariz~cibn que aparece en el titulo de este capitulo es un tknnino que comprende

- .. , .? todo lo relacionado para la aplicacion de voltajes de dc, que ayudan a establecer un nivel fijo .. . de coniente y voltaje. Para 10s amplificadores a transistores el voltaje y comente de dc resultantes -- establecen unpuntn de operacibn sobre las caractensticas que definen una regi6n que se utilizad para la amplification de la seiial aplicada. Debido a que el punto de operacion es un punto fijo sobre las caractensticas, tambiCn se le llamapunro de reposo (abreviado punto Q, por la sigla en inglbs de, quiercentpoinr). La figura 4.1 muestra una caractenstica general de salida de un dispositivo con cuatro puntos de operation indicados. El circuit0 de pola1izaci6n puede disefiarse . . / para establecer la operacion del dispositivo en cualquiera de estos puntos o de otros dentro de

,

la regibn acriva. Los valores mAximos estAn indicados en las caractensticas de la figura 4.1 '.. mediante una linea horizontal para la comente maxima del colector IcdX, y una linea vertical cuando sea el voltaje maximo del colector-emisor VCE,,, .La restricci6n de maxima potencia se 2 define por la curva PC_ en la misma figura. En el extremo inferior de las escalas se encuentra la regibn de corte, definida por Ig 5 0 PA, y la regibn de saruracibn, definida por VCE 5 VCE,>!.

El dispositivo BIT puede estar en polarizaci6n para operar fuera de estos lim~tes man- mos, pero el resultado de tal operacion podna ser un recone considerable de la vida del dispositivo, o bien la destruction del dispositivo. Cuando se confina la region activa pueden seleccionarse muchas Areas o puntos de operation diferentes. El punto Q que se elige a menudo depende del empleo del circuito. De cualquier manera, se pueden considerar algunas diferen-

Fmra 4.1 Varios puntos de operaci6n dentro de 10s limites de operaci6n de un transistor.

cias entre 10s diversos puntos mostrados en la figura 4.1 para presentar algunas ideas bbicas acerca del punto de operaci6n y, por tanto, del circuito de polarizacion.

Si no se utilizara la polarizaci6n, el dispositivo estaria a1 principio cornpletamente apagado, dando por resultado un punto Q en A, es decir, cero comente a travCs del dispositivo (y cero voltaje a travts de 61). Debido a que es necesario polarizar un dispositivo de forma que pueda responder al rango completo de la sefial de entrada, el punto A no seriaprecisamente el adecuado. Para el punto B, si la sefial se aplica al circuito, el dispositivo tendra una variation en comente y voltaje desde el punto de operacidn, permitiendo al dispositivo reaccionar (y posiblemente amplificar) tanto ante las excursiones positivas como negativas de la seiial de entrada. Si la seiial de entrada se elige correctamente, el voltaje y la comente del dispositivo tendran variation, per0 no la suficiente como para llevar al dispositivo hacia el rorte o a la saturacibn. El punto Cpermitiria cierta variation positiva y negativa de la seiial de salida, per0 el valor pico a pico estada limitado por la proximidad de VcE = 0 Vile = 0 mA. La operaci6n en el punto C tambiCn acarrea inquietud acerca de las no linealidades presentadas por el hecho de que hay un cambio rapid0 en las curvas de IB en esta regi6n. En general, es preferible operar donde la ganancia del dispositivo es muy constante (a lineal) para asegurar que la amplifica- ci6n a travts de la excursi6n completa de la seiial de entrada es la misrna. El punto B es una regi6n de espaciamiento m b lineal y, por tanto, de operaci6n mis lineal, segun se muestra en la figura 4.1. El punto D establece el sitio de operacidn del dispositivo cerca del nivel de voltaje y potencia maxima. La excursion del voltaje de salida en la direcci6n positiva se encuentra entonces limitada para no exceder el voltaje rnsimo. Por tanto, el punto B parece ser el mejor punto de operaci6n en ttrminos de ganancia lineal y la excursion mas grande posible de voltaje y comente. 6sta es por lo general la condici6n deseada para 10s amplificadores de peqnefia sefial (capitulo 8), per0 no necesariamente es el caso para 10s amplificadores de potencia, 10s cuales sedn considerados en el capitulo 16. En este anaisis, nos concentramos bbica- mente en la polarizacion del transistor para la operaci6n de amplification enpequeiia seital.

Existe otro factor para la polarizacion muy importante que todavia debemos considerar. Una vez que seleccionamos y polarizamos el BJT en un punto de operaci6n, tambien debe tomarse en cuenta el efecto de la temperatura. Este factor ocasiona que cambien 10s parametros, como la ganancia en comente del transistor (B,) y la corriente de fuga del transistor (IcEo). Las mayores temperaturas dan como resultado rnayores comentes de fuga en el dispositivo, causando un cambio en la condici6n de operaci6n establecida por la red de polarizacion. El resultado es que el diseiio de la red debe ofrecer tambien un ggrdo de estabilidad en temperatura, de tal forma que dichos cambios ocasionen la menor cantidad de modificaciones en el punto de operation. La estabilidad del punto de operaci6n puede especificarse mediante un factor de estabilidad S, el cual indica el grado de cambio en el punto de operaci6n debido a una variaci6n en la temperatura. Es mejor un circuito de gran estabilidad; comparada con la estabilidad de varios circuitos polarizados.

Para que el BJT estt polarizado en su region lineal o de operaci6n activa, 10s siguientes puntos deben resultar exactos:

1. La uni6n base-emisor debe tener una polarizaci6n directa (voltaje de laregi6np mAspositivo) con un voltaje de polarizacion directa resultante de aproximadamente 0.6 a 0.7 V.

2. La uni6n base-colector debe tener una polarizaci6n inversa (voltaje de la regi6n n mas positive) con un voltaje de polarizaci6n inversa resultante de cualquier valor dentro de 10s limites maximos del dispositivo.

[ObsC~ese que para la polarizaci6n diiecta el voltaje a travts de la union p-n es p-positiva, mienhas que para la polarizaci6n inversa es opuesto (inverso) con n-positiva. Este Cnfasis sobre la letra inicial debe ofrecer un medio para ayudar a memorizar la polaridad necesaria de voltaje.]

La operaci6n en las regiones de corte, saturation y lineal de las caractensticas del BJT se ofrecen de la siguiente manera:

1. Operacibn en la regibn lineal: Uni6n base-emisor con polarizaci6n directa Union base-colector con polarizaci6n inversa

2. Operacibn en la region de carte: Union base-emisor con polarization inversa

3. Operncibn en la regibn de saturacibn: Union base-emisor con polarizaci6n directa Union base-colector con polarizacion directa

4.3 CIRCUIT0 DE POLARIZACION FIJA

El circuito de polarizaci6n fija de la figura 4.2 ofrece una introduction relativamente directa y simple al anilisis de la polarizacion en dc de transistores. Aunque la red utilice un transistor npn, las ecuaciones y 10s calculos se pueden aplicar con facilidad a la configuraci6n con transistor pnp, con el solo hecho de cambiar todas las direcciones de comente y 10s voltajes de polarizacion. Las direcciones de comente de la figura 4.2 son las reales, y 10s voltajes estin definidos por la notaci6n estandar de doble subindice. Para el an;ilisis en dc, la red debe aislarse de 10s niveles de ac, reemplazando 10s capacitores por un equivalente de circuito abierto. Mas adelante, la fuente Vc, de dc puede separarse en dos fuentes (para propdsitos de anailisis solamente), como se muestra en la figura 4.3, para permitir una separacion de 10s circuitos de entrada y de salida. Tambien reduce la union de las dos comente que fluyen bacia la base IB. Como se observa, la separacion es vaida, corno lo muestra la figura 4.3, donde Vc, esta conectada directamente a R, y R,, justo como en la figura 4.2.

i Flgura 4.2 Circuito de polarizaci6n fija.

i F w 4.3 Equivalente de dc de iia figura 4.2.

Polarizaci6n directa base-emisor Considere primer0 la malla del circuito base-emisor de la figura 4.4. Cuando escriba la ecuacion de voltaje de Kirchhoff en la diieccion de las manecillas del reloj, se obtendri

+vcc - 1 8 , - VBE = 0

Nirtese la polaridad de la caida de voltaje a travts de RE establecida por la duecci6n indicada de I,. Cuando se resuelve la ecuaci6n para la comente IB da por resultado lo siguiente:

(4.4) ,fee

i Es verdad que la ecuaci6n (4.4) no es dificil de recordar si se toma en cuenta que la k 1 - comente debase es la comente a travCs de RB : y de acuerdo con la ley de Ohm dicha comente i- w

es el voltaje a traves de R, dividido entre la reslsteucia R,. El voltaje a travCs de R, es el voltaje Vcc aplicado en un extremo menos la caida a travCs de la union base-emisor (VBE). Debido a I'igura 4.4 Malla base-emisor.

4.3 Circuito de polarizacibn fija 147

que el voltaje Vcc y el voltaje base-emisor son constantes RB, fija el nivel de la comente de base para el punto de operation.

Rc

Malla colectoremisor

I* , La secci6n colector-emisor de la red aparece en la figura 4.5 con la direction de la comente 1, indicada y la polaridad resultante a traves de R,. La magnitud de la comente del colector esta directamente relacionada a 1, mediante

f + Es interesante observar que debido a que la comente de base esti controlada por el nivel

figurn 4.5 Malla colector-emisor. de RB y que I, esta relacionada a 1, por la constante p, la magnitud de I, no es una funci6n de la resistencia R,. El cambio de R, hacia cualquier nivel no afectara el nivel de IB o de I, mientras se permanezca en la region activa del dispositivo. Sin embargo, como se verh mas adelante, el nivel de Rc determinara la magnitud de VcE, el cual es un parimetro importante.

La aplicacion de la ley de voltaje de Kuchhoff en la diuecci6n del sentido de las manecillas del reloj alrededor de la malla cerrada indicada en la figura 4.5 dari por resultado lo siguiente:

la cual establece que el voltaje a traves de la region colector-emisor de un transistor en la configuracion de polarizacion fija es el voltaje de alimentacion menos la caida a travCs de R,.

Como un breve repaso de la notacion de subindice sencillo y doble, recuerde que -~

(4.7)

donde VcE es el voltaje colector-ernisor y Vc y VE son 10s voltajes del colector y del emisor a tierra, respectivamente. Pero en esre caso, debido a que V, = 0 V, se tiene que

(4.8)

Ademis, ya que

(4.9) 1- 4 y que vE = 0 V, entonces I

(4.10) Fmra 4.6 Medici6n de V , y V,

Tenga presente que 10s niveles de voltaje como VCE son determinados mediante la coloca- cion de la punta de pmeba roja (positiva) del voltimetro en la terminal del colector y la punta de prueba negra (negativa), a la terminal del emisor se@n se muestra en la figura 4.6. V , es el voltaje del colector a la tierra y se mide seg6n la misma figura. En este caso las dos lecturas son idtnticas, per0 en las redes que siguen las dos pueden ser muy diferentes. Comprender la diferencia entre ambas medidas puede ser muy impoaante para la localizaci6n de fallas en las redes de transistores.

EJEMPLO 4.1 Determinar lo siguiente para la configuracion de polarizacion fija de la figura 4.7. a) I e IcQ.

BQ

b' 'cE,'

0 v, y V,. d) VBc.

Capitulo 4 Polarization en dc-BJT

IOuF

F i 4.7 Circuito dc de polarizacion . fija para el ejemplo 4.1.

Ecuaci6n (4.5): IcQ = P la = (50K47.08 PA) = 235 mA 0

b) Ecuacion (4.6): VcEQ = Vcc - IcRc

= 12 V - (2.35 m.4) (2.2 k!2)

= 6.83 V

C) VB = VBE = 0.7 V

Vc = V,, = 6.83 V

d) La utilization de la notaci6n del subindice doble da por resultado

V,, = V, - Vc = 0.7 V - 6.83 V

= 6.13 V

y el signo negativo revela que la union tiene polarizacion inversa. como debe ser para la amplificacidn lineal.

Saturation del transistor El rermino saturacion se aplica a cualquier sistema donde 10s niveles han alcanzado sus mix i ios valores. Una esponja saturada es aquella que no puede contener otra gota de liquido. Para un transistor que opera en la region de saturacion la comente es un valor miximopara el diseizo en aarricular. El cambio en el diseiio uuede ocasionar aue el nivel de saturaci6n co l~e~~ond ien t e pueda llegar a incrementarse o descender. Desde luego, el nivel m h alto de saturaci6n esti definido por la comente mixima del colector, y se proporciona en la hoja de especificaciones.

Las condiciones de saturacion se evitan normalmente porque la uni6n base-colector ya no se encuentra con polarizaci6n inversa y la seiial de salida amplificada se distorsionara. Un punto de operaci6n en la regi6n de saturaci6n se describe en la figura 4.8a. Notese que se uata de una region donde las curvas caractensticas se juntan y el voltaje colector-emisor se encuentra en o por debajo de VcE . Ademb, la comente del colector es relativamente alta en las

~ 8 ,

caracteristicas. Si se aproximan las curvas de la figura 4.8a a las que aparecen en la figura 4.8b, el metodo

diuecto para determinar el nivel de satnracion se toma aparente. En la figura 4.8b la comente es mas o menos alta y el voltaje Vase asume de 0 volts. A1 aplicar la ley de Ohm, puede calcularse la resistencia entre las terminales del colector y las del emisor de la siguiente manera:

Vc, o v - - = OR R,, = - - ' c Ic <",

4.3 Circuito de polarizaci6n fija

Figura 4.8 Regi6n de saturacibn a) real b) aproximada.

I l . La aplicacidn de 10s resultados a1 esquerna de la red resultaria en la configuration de la 'c,.

{j figura 4.9.

Por tanto, y para el futuro, si existiera una necesidad inrnediata de conocer la comente R ~ ~ = O R maxima del colector (nivel de saturaci6n) para un disefio en particular, sdlo se inserta un c V c ~ = O v . ' c = ' r ~ J x ) equivalente de corto circuito entre el colector y el emisor del transistor y se calcula la comente

resultante del colector. En resumen, solo haga Vo = 0 V. Para la configuraci6n de polarizaci6n fija de la figura 4.10 el con0 circuito se aplic6, causando que el voltaje a travks de Rc se conviena en el voltaje aplicado VCc La coniente de saturaci6n resultante para la configuracion

Figura 4.9 Determinacibn de ICU, de po l~zac i6n fija es

Ra I +

VCE = ov -

Figura 4.10 Determinacibn de para I la configuraci6n de polarization fija.

Una vez que I,_ se conoce puede tenerse idea de la comente maxima posible del colector para el diseiio escogido, y el nivel bajo el cual debe permanecer si se espera una amplificaci6n lineal.

EJEMPLO 4 2 Determine el nivel de saturacidn para la red de la figura 4.7

El diseiio del ejemplo 4.1 dio por resultado IcQ = 2.35 mA, el cual se localiza lejos del punto de saturation y aproximadamente a la mitad del valor miximo del diseiio.

Andisis de recta de carga El anaisis hasta el mornento se hizo utilizando el nivel de P correspondiente con el punto Q resultante. Ahora, se investigari la forma en que 10s parirnetros de la red definen el rango posible de puntos Q y la rnanera en que se determina el punto Q real. La red de la figura 4.1 la establece una ecuacion de salida que relaciona las variables Ic y VcE de la siguiente manera:

Las caracterkticas de salida del transistor tarnbikn relacionan las dos variables lc y VCE como se muestra en la figura 4.11b. -

En esencia, se tiene una ecuacion de redes y un conjunto de caracteristicas que utilizan las mismas variables. La soluci6n cornun de las dos sucede donde se satisfacen las restricciones establecidas por cada una de manera simultanea. Esto es similar a encontrar la soluci6n para dos ecuaciones simuhaneas: una establecida por la red y la otra por las caracteristicas del dispositivo.

Las caracteristicas del dispositivo de Ic en funci6n de VcE se ofrecen en la figura 4.11h. Ahora, se debe superponer la linea recta definida pot la ecuacidn (4.12) sobre las caracteristicas. El mCtodo mis direct0 para graficar la ecuacion (4.12) sohre las caracteristicas de salida es rnediante el hecho de que una linea recta se encuentra definida par dos puntos. Si se elige que lc sea 0 mA, entonces se especifica el eje horizontal como la linea sohre la cual esti localizado un punto. A1 sustituir Ic = 0 mAen la ecuacion (4.12), se encuentra que

definiendo un punto para la linea recta de acuerdo con la figura 4.12.

Rgura 4.1 1 Anilisis de la recta de carga a) la red b) las caracteristicas el dispositivo

4.3 Circuito de polarization fija

Eigura 4.12 Recta de carga para polarization fija.

Ahora, si se elige que VcE sea 0 V, lo que establece al eje vertical como la linea sobre la cud estaradefinido el segundo punto, se tiene que 1,esta determinado por la siguiente ecuacion:

0 = vcc - I&

seglin aparece en la figura 4.12. A1 unu 10s dos puntos definidos por las ecuaciones (4.13) y (4.14), se puede dibujar la linea

recta estahlecida por la ecuacion (4.12).A la linea resultante sobre la grafica de la f ip ra 4.12 se le llama recta de carga debido a que es definida por el resistor de carga Rc. Mediante la soluci6n para el nivel resultante de I, puede establecerse el punto Q real que se muestra en la figura 4.12.

Si el nivel de I, cambia al variarel valor de R, ,el punto Q se desplaza hacia aniba o hacia abajo sobre la recta de carga como se indica en la figura 4.13. Si V,, se conserva fijo y se cambia Rc, la recta de carga se mover6 de acuerdo con la figura 4.14. Si IB se mantiene fijo, el punto Q se desplaza como se indica en la misma figura. Si Rc se mantiene fijo y Vcc vm'a, la recta de carga se mueve igual que en la figura 4.15.

I "cc "cr

Rgura 4.13 Movimiento del purlto Q con niveles crecientes de I, Fgua 4.14 Efecto de 10s niveles crecientes de R,sobre la recta de carga y el punto Q.

Flgura 4.15 Electo de valores pequenos de Vcc sobre la recta de carga y el punto Q.

Dada la recta de carga de la figura 4.16 y el punto Q definido, calcule 10s valores requeridos de EJEMPLO 4 3 Vcc, R, y R, para la configuration de polarization fija.

Rgura 4.16 Ejemplo 4.3.

Soluci6n

A partir de la figura 4.16

VCE = Vcc = 2OV e Ic = 0 mA

-

4.3 Circuito de polarlzacion fija

4.4 CIRCUIT0 DE POLARIZACION ESTABILIZADO EN EMISOR

La red de pola~izacidn de dc de la figura 4.17 contiene un resistor en el emisor para mejorar el nivel de estabilidad respecto al de la configuraciirn de polarizaci6n fija. La mejor estabilidad se demostrari a travis de un ejemplo numerico que veremos postenomente en esta seccidn. El anilisis se llevari a cab0 cuando examinemos en primer lugar la malla base-emisor. y posteriotmente utilizando 10s resultados para investigar la malla colector-emisor.

Figura 4.17 Circuito de polarizaci6n para BJT con resistor de ernisor.

Malla emisor-base La malla emisor-base de la red de la figura 4.17 puede dibujarse de nuevo igual como se indica en la figura 4.1 8. La ley de voltaje de Kirchhoff alrededor de la malla indicada en el sentido de las manecillas del reloj darh por resultado la siguiente ecuacion:

+Vc, - I#, - V,, - I$, = 0 (4.15)

Recuerde del capitulo 3 que

1, = (P + 1)1, (4.16)

Sustituyendo por I, en la ecuaciou (4.15) resultari

Vcc - 1 8 , - v,, - (P + l)I#, = 0

La a,mpaci6n de 10s terminos ofrecerri lo siguiente:

-I,(R, + (P + l)RE) + Vcc - VBE = 0

Multiplicando por (-1) se tiene

+ (B + l)RE) - VcC + VBE = 0

con I,(R, + (P + l)RE) = Vcc - vBE y resolviendo para I , da

+- Notese quela unica diferencia entre esta ecuacibn para I, y la que se obtuvo parala configura-

c ci6n de polaIizaci6n fija es el t6tmino (P + l)RE. Existe un resultado interesante que puede derivarse a partir de la ecuacidn (4.17), si la

Figura 4.18 Malla baseemisor. ecuacion se utiliza para dibujar una red en sene que pudiera resultar en la misma ecuacion, que

Rgum 4.19 Red derivada de la ecuaci6n (4.13.

es el caso de la red de la figura 4.19. La solucion para la corriente I, dad por resultado la misma ecuacion obtenida. Obskwese que ademis del voltaje de la base a1 emisor V,,, el resistor RE se refleja de regreso al circuito de entrada de la base por un factor (p + 1 ) . En otras palabras, el resistor del emisor, que forma pane de la malla colector-emisor, "aparece como" (p + l)REen la malla de la base a1 emisor. Debido a que Pes normalmente 50 o mis, el resistor del emisor aparenta ser mucho mayor en el circuito de la base. Por tanto, para la configuration de la figura 4.20,

La ecuacion 4.18 puede ser de utilidad en el anilisis que seguiri a continuaci6n. Ofrece una forma relativamente sencilla para recordar la ecuaci6n (4.17). Utilizando la ley de Ohm, se sabe que lacomente a traves de un sistema es el voltaje dividido entre la resistencia del circuito. Para el circuito de la base a1 emisor, el voltaje neto es Vcc - V,,. Los niveles de resistencia son R, mas RE reflejado por (P + 1). El resultado es la ecuacion (4.17).

Malla colector-emisor La malla colector-emisor esti dibujada de nuevo en lafigura 4.21. La ley de voltaje de Kirchhoff para la malla indicada en la direction de las manecillas del reloj dari por resultado

Sustituyendo IE- IC y agmpando terminos da

El voltaje de un finico subindice VE es el voltaje del emisor a la tierra y se determina por

mientras que el volraje del colector a la tierra puede determinarse

VCE = vc - VE

Y

o (4.22)

El voltaje en la base respecto a tierra puede determinarse a partir de

(4.23)

v, = v*, + v, I (4.24)

4.4 Circuito de polarization estabilizado en emisor

Rgura 4.20 Nivel reflejado de irnpedancia de R,

ngura 4.21 Malla colector- ernisor.

EJEMPLO 4.4 Para la red de polarizaci6n en emisor de la figura 4.22, calcule:

a) 1,. b) fc. c ) VCE. +20 v

d) Vc. e) vE. n v,. 9 v,,.

430 !4

v 2 4

Ftgura 4.22 Circuito de polarization con estabilizaci6n en emisor para el ejemplo 4.4.

= -1327 V (con polarizaci6n inversa como se requiere)

Estabilidad de la polarizacion mejorada La adicion del resistor del emisor a la polarizaci6n en dc del BJT ofrece una mejor estabilidad; esto es, 10s voltajes y comentes de polarizacion de dc permanecen mas cerca de donde 10s fij6 . ~

el circuito cuando cambian las condiciones extemas, como la temperatura y la beta del transistor. Mientras que un analisis matematico se ofrece en la section 4.12, puede obtenerse una comparaci6n de la mejona como lo demuestra el ejemplo 4.5.

Prepare una tabla y compare las comentes y voltajes de polarizaci6n de 10s circuitos de la EJEMPLO 4 5 figura 4.7 y la figura 4.22, para el valor dado de = 50 y para un nuevo valor de P = 100. Compare tambien 10s cambios en lc y VcE para el mismo incremento en P.

Solucion

Si se utilizan 10s resultados calculados en el ejemplo 4.1 y se repiten para un valor de P = 100, se genera lo siguiente:

Se aprecia un cambio del 100% en la comente del colector de BIT debido a1 cambio del 100% en el valor de p. I,es el mismo y VcE disminuye 76%.

Utilizando 10s resultados del ejemplo 4.4 y despuCs repiti6ndolos para un valor de 0 = 100, da lo siguiente:

Ahora, la coniente del colector del BJT se increments aproximadamente 81 % debido al 100% de incremento en P. Notese como I, disminuye, y ayuda a mantener el valor de Ic, o por lo menos reduce el cambio total en 1, debido a1 cambio en P. El cambio en VCE ha caido cerca del 35%. La red de la figura 4.22 es, por tanto, m b estable que la de la figura 4.7 para el mismo cambio en p.

Nivel de saturaci6n El nivel de sa~raci6n del colector o la comente mkima del colector para un disefio de polarizacion en emisor puede determinarse si se utiliza el mismo mktodo aplicado para la configuration de polarizaci6n fija: se aplica un con0 circuito enhe las terminales del colector- emisor como se muestra en la figura 4.23, y luego se calcula la comente del colector resultante. Para la figura 4.23:

La adici6n del resistor de emisor reduce el nivel de saturaci6n del colector, abajo del que se obtuvo con una configuracibn de polarizaci6n fija utilizando el mismo resistor del colector.

4.4 Circuito de polarizacion estabilizado en emisor

Flgura 4.23 DeterminaciBn de Icmc para el circuito de polarizacion con estabilidad en misor .

EJEMPLO 4.6 Determine la corriente de saturation para la red del ejemplo 4.4.

que es mis o menos el doble del nivel de IcO para el ejemplo 4.4.

Anaisis por recta de carga El anilisis por recta de carga para la red de polarizacion en emisor es poco diferente de la que se encontro para la configuraci6n de polarizacion fija. El nivel de I, como lo determino la ecuacion (4.17) define el nivel de I, sobre las caractensticas de la figura 4.24 (denotado IBO).

Fmra 4.24 Recta de carga para la configuraci6n de polarizaci6n en ernisor

La ecuacidn de la malla colector-emisor que define la recta de carga es la siguiente:

VCE = VCC - IC(RC + RE)

La selection de I, = 0 mA da

(4.26)

segun se obtiene para la configuration de polarizaci6n fija. La elecci6n de VcE = 0 V da

como se muestra en la figura 4.24. Los diferentes niveles de I, desplazarin, desde luego, el 0

punto Q hacia aniba o hacia abajo de la recta de carga.

4.5 POLARIZACION POR DMSOR DE VOLTAJE

En las configuraciones de polarizaci6n previas a la corriente de polarizaci6n I, y el voltaje Y

VCEO de polarizacidn eran unafuncion de la ganancia en comente (P) del transistor. Sin embargo, debido a que pes sensible a la temperatura,especialmente para 10s transistores de silicio, y de que el valor real de beta por lo general, no estA bien definido, lo mejor seda desarrollar un

Rgura 4.25 Configuration de polarizacibn por divisor de voltaie. Rgura 4.26 Deiinicinn del punto Q para la coniiguraci6n de polarizaci6n por divlsor de voltaje.

circuito que fuera menos dependiente 0, de becho, independiente de la beta del transistor. La red a la que nos referimos es configuration de polan'zacion par divisor de voltaje de la figura 4.25. Si se analiza sobre una base exacta la sensibilidad a 10s cambios en beta, resulta ser muy pequeiia. Si 10s parrimenos del circuito se eligen adecuadamente, 10s niveles resultantes de ICQ y de VcEp pueden ser casi totalmenre independientes de beta. Recuerde que en anilisis antenores el punto Q estaba definido por un nivel fijo de IcQ y de V,,,. coma se muestra en la figura 4.26.El nivel de I cambiari con el cambia en beta, pero el ?unto de operaci6n definido

Bc2 sobre las caractensticas par Icp y VcEo puede permanecer fijo si se utilizan 10s parimetros adecuados del circuito.

Como antes se o b s e ~ 6 , existen dos mitodos que pueden aplicarse para analizar la configuracion del divisor de voltaje. El motivo principal para elegir 10s nombres en esta configura- ci6n sera mas obvio en el anilisis que sigue. El primer0 que varnos a demostrar es el m2todo exacto que puede aplicarse en cualquier configuraci6n de divisor de voltaje. A1 segundo se le llama mktodo aproximado y puede introducirse s61o si son satisfechas las condiciones especificas. El mktodo aproximado permite un analisis mris direct0 con un mayor ahol~o en tiempo y en energia. Tambien es mas util en el modo de diseiio que sera descrito en una seccion posterior. En conjunto, el mitodo aproximado puede aplicarse a la mayoria de las situaciones y, par tanto, debe ser examinado con el mismo inter& que el mttodo exacto.

Anaisis exacto El lado de entrada de la red de la figura 4.25 puede volver a dibujarse segun se muestra en la figura 4.27 para el anilisis en dc. La red equivalente Thivenin a la izquierda de la terminal de la base puede encontrarse de la siguiente manera:

1 Rgura 4.27 Redibujo de la rnalla de Thevenin entrada de la red de la figura 4.25.

4.5 Poliuizaci6n por divisor de voltaje

RTh: La fuente de voltaje se reemplaza por uri con0 circuito equivalente como se indica en la figura 4.28.

-- ~~

(4.28)

T E,,: La fuente de voltaje V regresa a1 circuito y el voltaje de circuito abieno Thtvenin

CC figura 4,28 ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ i 6 ~ de R,,. de la figura 4.29 se calcula de la siguiente manera:

La aplicacion de la regla del divisor de voltaje:

DespuCs se vuelve a dibujar la red Thtvenin como se muestra en la figura 4.30 e I B Q puede calcularse a1 aplicar primer0 la ley de voltaje de Kirchhoff en la duecci6n de las manecillas del reloj para la malla que se indica:

E T ~ - IBRT~ - "BE - I E ~ E = 0 - F w r a 4.29 Deterrninacion de E,, Sustituyendo ZE = (p + 1)Z , y resolviendo para ZB

-- -

ngura 4.30 ~ ~ ~ ~ ~ ~ i b ~ del circuito que es exactamente la misma que la ecuaci6n (4.19). Las ecuaciones restantes para VE, V , y VB equivalente de ThCvenin. son las mismas que se obtuvieron para la configuraci6n de polarizaci6n en emisor.

Aunque la ecuacion (4.30) aparece al principio diferente de las que se desarrollaron antes, obsimese que el numerador es, una vez mas, una diferencia de dos niveles de voltaje y que el denominador es la resistencia de la base mas el resistor de emisor reflejado por (p + 1 ), ciena- mente muy similar a la ecuaci6n (4.17).

Una vez que IB se conoce, las cantidades restantes de la red pueden establecerse de la misma manera como fueron desarrolladas para la configuracion de polarization en emisor. Esto es,

EJEMPLO 4.7 Determine el voltaje de polarizaci6n de dc VcE y la corriente Ic para la siguiente configuracion de divisor de voltaje de la figura 4.3 1.

I

1 F w r a 4.31 Circuito para beta estabilizada I - para el ejemplo 4.7.

(4.31)

base, puede calcularse mediante el uso de la regla del divisor de voltaje (de ahi el nombre para la configuracion). Esto es,

Debido a que R8 = ( P + ~)R,E PR,, la condicion que definir6, en caso que pueda aplicarse a la aproximaci6n, ser6 la siguiente:

En otras palabras, si beta a veces es el valor de RE es por lo menos 10 veces el valor de R,, la aproximacidn podri aplicarse con un alto grado de precision.

Una vez determinado VB, el nivel de VE puede calcularse a partir de

y la coniente del emisor podri calcularse a partir de

El voltaje del colector-emisor se enCUentra detenninado por

' C E = 'CC - I C ~ C -

pero dado que I, z I,,

(4.37)

N6tese en la secuencia de citlculos desde la ecuaci6n (4.33) a la ecuaci6n (4.37) que beta no aparece y que I, no fue calculada. El punto Q (segdn se determino mediante ICY y VCEQ) es por tanto independiente del valor de beta.

EJEMPLO 4.8 Repita el an6lisis de la figura 4.31 utilizando la ttcnica aproximada y compare las soluciones Para ICp y Para '

Soluci6n

Probando:

Obdmese que el nivel de V, es el misrno que para ETh calculado en el ejemplo 4.7. Por tanto, esencialmente laprincipal diferencia entre las tkcnicas aproximada y exacta es el efecto de RTh en el anilisis exacto que separa E,, y V,.

cornparada con 0.85 mA con el analisis exacto. Finalmente,

VcEQ = VCc - Ic(Rc + RE)

= 22 V - (0.867 mA)(10 kQ + 1.5 kR)

= 22 v - 9.97 v = 12.03V

contra 12.22 V obtenido en el ejemplo 4.7. Sin duda, 10s resultados para IcO y para VcE, se encuentran cercanos, y si se toma en cuenta

la variation real en 10s valores de 10s parametros, puede considerarse tanto a uno como a1 otro. Mientras m h grande es el nivel de Ri comparado con R2, mis cercana seri la solucion aproximada sobre la exacta. El ejemplb 4.10 hace una comparacion sobre las soluciones a nn nivel muy por debajo de la condici6n establecida por la ecuacion (4.33).

- - ~- -- -

Repita el analisis exacto del ejemplo 4.7 si /I se reduce a 70 y compare las soluciones para Ic, y EJEMPLO 4.9 para ' C E Q '

Este ejemplo no trata de la comparacion de 10s mktodos exactos en funci6n de uno aproximado, sino de probar cuinto se moveri el punto Q si el nivel de P se corta por la mitad. R,, y ETh son 10s mismos:

4.5 Polarizaci6n por divisor de voltaje

A1 tabular 10s resultados se obtiene:

Los resultados muestran claramente la relativa insensibilidad del circuit0 hacia el cambio en P. Aunque fi se cone drbticamente a la mitad, de 140 a 70,los niveles de IcQ y de VcEQ son en esencia 10s mismos.

EJEMPLO 4.10 Determine 10s niveles de Ica y de VcEQ para la configuration del divisor de voltaje de la figura 4.33, utilizando las tCcnicas exacta y aproximada para comparar las soluciones. En este caso las condiciones de la ecuaci6n (4.33) no serin satisfechas, per0 10s resultados revelarin la diferencia de la soluci6n si se ignora el criterio de la ecuaci6n (4.33).

F m 4.33 Configuraci6n de divisor de voltaje para el ejemplo 4.10.

Anilisis exacto: La ecuaci6n (4.33): PRE t 10R2

(50)(1.2 kR) 2 lO(22 kR)

60 kR 2 220 kR (no sarisfecha)

R, = R , l l ~ , = 82 kR1122 kR = 17.35 kR

En - v~~ - 3.81 V - 0.7 V - - - 3.11 V IB =

R,, + (fi + l)RE 17.35 kR + (51)(1.2 kR) 78.55 kR

Analisis aproximado:

Tabulando 10s resultados, se tiene:

I C" "CEO

Exacta 1.98 mA 4.54 V Aproximada 2.59 mA 3.88 V

Los resultados revelan la diferencia entre las soluciones exacta y aproximada. I es aproxima- CQ

damente 30% mas grande con la soluci6n aproximada; mientras que VCE es mas o menos 10% menor. Los resultados son notablemente diferentes en cuanto a magnitul, per0 aunque PRE es solo tres veces mas grande que R,,los resultados son todavia cercanos uno del otro. Sin embargo, para el fnturo el anilisis ser6 dictado por la ecuacion (4.33) para asegurar una similitud entre las soluciones exacta y aproximada.

Saturation del transistor El circuito de salida del colector-emisor para la configuracion del divisor de voltaje tiene la misma apariencia que el circuito de polarization en emisor, que fue analizado en la secci6n 4.4. La ecnaci6n resultante para la corriente de saturaci6n (cuando VCE se hace cero volts) es, por tanto, la misma que se obtuvo para la configuracion de polarizacibn en emisor. Esto es,

Andisis por recta de carga Las similitudes con el circuito de salida de la configuraci6n de polarizaci6n en emisor dan como resultado 12s mismas intersecciones para la recta de carga de la configuraci6n del divisor de voltaje. Por tanto, la recta de carga tendrri la misma apariencia que la de la tigura 4.24, con

El nivel de I, desde luego se determina mediante una ecuaci6n diferente para las configuraciones de polarizaciOn por divisor de voltaje y de polarizaci6n en emisor.

4.5 Polarizacibn por divisor de voltaje

4.6 POLARIZACION DE DC POR RETROALIMENTACION DE VOLTAJE

Un nivel mejorado de estabilidad tambiCn se obtiene mediante la introduction de una trayectoria de retroalimentaci6n desde el colector a la base, como se muesua en la figura 4.34. Aunque el punto Q no es totalmente independiente de beta (aun bajo condiciones aproximadas), la sensibilidad a 10s cambios en beta o alas variaciones en temperatura son normalmente menores que las encontradas en la configuracion de polarizaci6n fija ode polarizaci6n en emisor. De nuevo, el analisis se bara examinando en primer lugar la malla emisor-base y aplicando 10s resultados a la malla colector-emisor.

Malla baseemisor La figura 4.35 muestra la malla base-emisor para la configuracion de retroalimentacion de voltaje. La aplicaci6n de la ley de voltaje de Kirchhoff alrededor de la malla en el sentido de las manecillas del reloj dari por resultado

Vcc - I;Rc - I#, - V,, - I P E = 0

+ Eigura 4.34 Circuito de polarizaci6n de dc con retroalimentaci6n de voltaje

Eigura 4.35 Malla base-ernisor para la red de la figura 4.34.

Es imponante obsewar que la comente a travis deRc no es Ic sin0 1: (donde I' - I + I ) C - F, ,,' Sin embargo, el nivel de I, e 1: supera por mucho el nivel normal de I, y la aproximaclon I - I, por lo general se utiliza. Sustituyendo I: 5 Ic = PI, e I, = Ic resultar6

'CC - PIPC - - ' B E - P1$B = O Si se arreglan 10s t&rminos, se tiene

Vcc - V,, - PIB(Rc + RE) - 1 8 , = 0 y resolviendo para I, dara

El resultado es muy interesante en cuanto a que el formato es muy similar alas ecuaciones para I, obtenidas para configuraciones anteriores. El numerador es de nuevo la diferencia entre 10s niveles disponibles de voltaje, mientras que el denominador es la resistencia de la base mas 10s resistores del colector y del emisor reflejados por beta. Por tanto, la trayectoria de retroalimentaci6n da por resultado un reflejo de la resistencia Rc de regreso a1 circuit0 de entrada, muy similar al reflejo de RE.

En general, la ecuacion para 1, ha tenido el siguiente formato:

I, = V'

R, + PR'

con la ausencia de R' para la configuraci6n de polarizaci6n fija, R' = RE para la configuracion de polarization en ernisor (con (P + I ) s B), y R' = Rc + RE para la configuraci6n de retroalimentacion del colector. El voltaje V'es la diferencia entre 10s dos niveles de voltaje.

En general. mientras m k grande sea PR' comparado con R,, menor sera la sensibilidad de lc R

a las variaciones en beta. Obviamente, si PR' * R, y R, + PR's PR', entonces

e JcR es independiente al valor de beta. Debido a que R' nomalmente es mayor para la configuracion de retroalimentaci6n de voltaje que para la configuraci6n de polarizaci6n en emisor, la sensibilidad a las variaciones en beta seri menor. Desde luego, R' es cero ohms para la configuracion de polarizacion fija y por tanto bastante sensible alas variaciones en beta.

/:I I

Malla colectoremisor

La malla colector-emisor parala red de la figura4.34 se presenta en lafigura4.36. La aplicacion de la ley de voltaie de Kirchhoff para la malla indicada en la direcci6n de las manecillas del reloj dara por resultado

JERE + VcE + I iR , - Vcc = 0

Debido a que I: E Ic y que IE = IC, se tiene

la cual es exactamente la obtenida para las configuraciones de polarizaci6n en emisor y de figura 4.36 Malla colector-emisor polarizaci6n por divisor de voltaje. para la red de la figura 4.34.

Determinar 10s niveles de reposo de JcQ y de VmQ para la red de la figura 4.37

Ecuacion (4.41): I, = ' C C - ' B E

R, + P(Rc + RE)

- 10 V - 0.7 V -

250 k.Q + (90) (4.7 k n + 1.2 kR)

EJEMPLO 4.11

rQ fl 'c, = PI, = (90) ( 1 1.91 PA)

8 =90 = 1.07 mA

VCEp = VCC - JC(RC + RE) 1.2kQ

= 10V - (1.07 mA)(4.7 k n + 1.2 kC2)

= 1OV - 6.31 V 1

= 3.69 V F i 4.37 Red para el ejemplo 4.1 1.

4.6 Polarizacion de dc por rel~oalimentaci6n de voltaje

- -

EJEMPLO 4.12 Repetir el ejemplo 4.11 utilizando una beta de 135 (50% mas que en el ejemplo 4.11).

Es importante observar en la solucion para I, en el ejemplo 4.1 I , que el segundo termino en el denominador de la ecuaci6n es mayor que el primero. Recuerde que en uno de 10s analisis anteriores, mientras mayor es este segundo termino comparado con el primero, menor sera la sensibilidad a 10s cambios en beta. En este ejemplo, el nivel de beta se increments en 50%. 10 cual hara que aumente la magnitud de este segundo tCrmino aun mas comparado con el primero. Sin embargo, es m b importante observar en estos ejemplos que una vez que el segundo termino es relativamente mas grande comparado con el primero, la sensibilidad a 10s cambios en beta resulta ser significativamente menor.

Resolviendo para I, da

con VcEQ = Vcc - I,(R, + RE)

= 10 V - (1.2 mA)(4.7 kR + 1.2 kR)

Aunque el nivel de fi se increment6 50%, el nivel de ICp Snicamente se elev6 al 12.1%, mieutras que el nivel de VcEQ decay6 aproximadamente 20.9%. Si la red fuera un disetio de polarizaci6n fija, un increment0 del50% en P hubiera causado un aumento del50% en Ira. y un cambia drhtico en la localizaci6n del punto Q.

EJEMPLO 4.13 Determine el nivel de I, y de V, para la red de la figura 4.38

+ + Figurn 4.38 Red para el ejemplo 4.13.

En este caso la resistencia de la base para el andisis en dc est4 compuesto de dos resistores con un capacitor conectado a partir de la union con tierra. Para el modo de dc, el capacitor es equivalente a un circnito abierto y RE = R, + R2.

Resolviendo para 1, se obtiene

Condiciones de saturation Utilice la aproximaci6n de 1; = I, que es una ecuacion para la comente de saturacion, y resulta ser la misma que se obtuvo para las configuraciones del divisor de voltaje y de polarizacion en emisor. Esto es

Antilisis por recta de carga Proseguimos con la aproximaci6n I: = Ic y da par resultado la misma recta de cxga definida para las configuraciones del divisor de voltaje y de polasizaci6n en emisor. El nivel de IBQ serh definido par la configuraci6n de polarizaci6n elegida.

4.7 DIVERSAS CONFIGURACIONES DE POLARIZACION

Existen cienas configuraciones de polarizacion para BIT que no se asemejan a1 molde bbico de las analizadas en las secciones previas. De hecho, existen variaciones en el disefio que hubieran requerido mis piginas de las qne son posibles de ofrecer en nn libro de este tipo. Sin embargo, el principal proposito en esta edici6n es el de hacer tnfasis en las caractensticas del dispositivo que permiten un aniilisis en dc de la configuraci611, para establecer un procedimiento general hacia la solucion deseada. Para cada configuraci6n que hasta ahora se ha analizado, el primer paso es la derivation de una expresi6n para la comente de la base. Una vez que se conoce la comente de la base, la comente del colector y 10s niveles de voltaje del

4.7 Diversas configuraciones de polarizaci6n

circuito de salida pueden elegirse pricticamente en forma directa. Pero esto no implica que todas las soluciones tomar& la misma trayectoria, per0 si sugiere una ruta a seguir si se encuentra una nueva configuracian.

El primer ejemplo explica c6mo el resistor de emisor se elimina de la configuraci6n de retroalimentacian de voltaje de la fi gura 4.34. El anitlisis es muy similar, per0 requiere de la eliminaci6n de RE de la ecuaci6n aplicada.

EJEMPLO 4.14 Para la red de la figura 4.39: a) Determinar icQ y Vck . b) Encontrar VB, VC, VE y VBC.

Figura 4.39 RetroalimentaciBn en colector con RE = 0 a.

Soluci6n

a) La ausencia de RE reduce la reflexi6n de 10s niveles resistivos s610 al de Rc y la ecnacion para I, se reduce a

IB = Vcc - VBE

RE + BRc

- 20 V - 0.7 V - - 19.3 V - 680 kR + (120)(4.7 kn) 1.244 MR

= 15.51 pA

IcQ = PI , = (120)(15.51 pA)

= 1.86 mA

= 'CC - I$c = 20 V - (1.86 mA)(4.7 W2)

= 11.26 V

V, = V,, = 0.7 V

V, = VcE = 11.26 V

V , = O V

V,, = V, - Vc = 0.7 V - 11.26 V

= -1056 V

En el siguiente ejemplo el voltaje aplicado esta conectado a la terminal del emisor y Rc esta directamente conectada a la tierra. A1 principio,parece ser algo no ortodoxo y muy diferente a 10s que se encontraron hasta ahora, pero una aplicaci6n de la ley de voltaje dc Kirchhoff a1 circuito base dari por resultado la coniente de base deseada.

Capihllo 4 Polarizaci6n en dc-BJT

Determinar Vc y V, para la red de la figura 4.40.

n

Solucib

La aplicacion de la ley de voltaje de Kirchhoff en la direction de las manecillas del reloj para la malla base-emisor darri por resultado

La sustitucion genera

El siguiente ejemplo utiliza una red denominada configuraci6n emisor-seguidor. Cumdo la misma red se analizaen ac. se enconm6 que tanto las setiales de salida como la de entrada estAn en fase (una siguiendo a la om) y que el voltaje de salida es ligeramente menor que la sefial aplicada. Para el milisis en dc el colector se conecta a tiem y el voltaje se aplica en la terminal del emisor.

EJEMPLO 4.15

4.7 Diversas configuraciones de polarizadbn

EJEMPLO 4.16 Determinar VCE, e IE para la red de la figura 4.41

Rgura 4.41 Configuraci6n de colector comfin (emisor-seguidor).

Solucib

La aplicaci6n de la ley de voltaje de Kirchhoff a1 circuito de entrada dara por resultado

-IBRB - VBE - I P E + VEE = 0

pero 1, = CB + l ) IB

Y v,, - v,, - (P + lY#, - = 0

con IB = VEE - "BE

RB + ( B + l)R,

Sustituyendo 10s valores queda

La aplicaci6n de la ley de voltaje de Kirchhoff al circuito de salida resultara

-VEE + IERE + VCE = 0

per0 1, = ( P + 111,

Y VCEy = VEE - (B + l ) I $ E

= 20 V - (91)(45.73 pA)(2 kn)

= 11.68 V

I, = 4.16 mA

Hasta ahora todos 10s ejemplos usan una configuracion de emisor comfin o de colector comun. En el siguiente ejemplo se investiga la configuracion de base comun. En dicha situa- cion el circuito de entrada se utilizari para determinar IE en lugar de 18. Despuks la comente del colector queda disponible para realizar un anilisis del circuito de salida.

Determine el voltaje VcB y la corriente I B para la configuracion de base cornun de la EJEMPLO 4.1 7 figura 4.42.

Flgura 4.42 Configuracilrn debase cornfin.

La aplicaci6n de la ley de voltaje de Kirchhoff al circuito de entrada da

Sustituyendo 10s valores, se obtiene

La aplicacion de la ley de voltaje de Kirchhoff al circuito de salida da

-vcB + I$, - vcc = 0

vcB = Vcc - IcR, con Ic z I,

= 10 V - (2.75 mA)(2A k!2)

- -- ~ -

El ejemplo 4.18 utiliza una fuente doble y requiere de la aplicacion del teorerna de Thtvenin para determinar las incognitas deseadas.

EJEMPLO 4.18 Especifique Vc y VB para la red de la figura 4.43

Rgura 4.43 Ejemplo 4.18.

Solucian

La resistencia y voltaje Thkenin se calculan para la red a la izquierda de la terminal de la base, como se muestra en las figuras 4.44 y 4.45.

Rgura 4.44 Determinacibn de R,,. Flgura 4.45 Determinaciirn de E,,.

R,.,,:

R,, = 8.2 kRll2.2 k R = 1.73 kR

v~~ + v~~ - 20 v + 20 v - - - 40 V I =

4 + 4 8.2 kS1 + 2.2 kR 10.4 kQ

Luego la red puede ser redibujada segiin se muestra en la figura 4.46, donde la aplicacion de la ley de voltaje de Kirchhoff da por resultado

L I Figura 4.46 Sustitucibn del circuito V, = -2OV equivalente de Thevenin.

Sustituyendo I, = (P+ I)/, da

4.8 OPERACIONES DE DISENO

Hasta ahora 10s analisis se enfocan al estudio de la? redes existentes. Todos 10s elementos estan en su lugar, y s6lo es cuestion de resolver para determinar 10s niveles de comente y de voltaje de la configuration. El proceso de diseiio es donde se especifican la comente ylo el voltaje, y deben determinarse 10s elementos requeridos para fijar 10s niveles del diseiio. Este proceso de sintesis requiere de una muy clara comprensi6n de las caracteristicas del dispositivo, las ecuaciones bbicas para la red y un gran conocimiento de las leyes bbicas del anilisis de circuitos, como la ley de Ohm, la ley de voltaje de Kirchhoff, y asi sucesivamente. En la mayoria de las situaciones se reta a1 proceso de pensamiento en un grado alto durante el proceso de diseiio, mucho mas que durante la secuencia de anAlisis. La trayectoria hacia la solucion estA menos definida, y puede requerir de cierta cantidad de suposiciones bhicas que no se tienen que hacer cuando simplemente se analiza una red.

4.8 Operaciones de diseiio

Es obvio que la secuencia de diseiio es sensible a 10s componentes que ya se han especifi- cad0 y a 10s elementos que deben determinarse. Si se han especificado tanto el transistor como las fuentes, el proceso de diseiio simplemente deteminara 10s resistores que se requieren para un diseiio en particular. Una vez que se han decidido 10s valores te6ricos de 10s resistores, normalmente se escogen 10s valores estandares comerciales mas cercanos, y se aceptan cualesquiera de las variaciones debidas a la no utilizacibn de 10s resistores de 10s valores exactos. Es cierto que se trata de una aproximaci6n viiida,considerando las tolerancias que con frecuencia se asocian a 10s elernentos resisdvos y a 10s parhetros de 10s transistores.

Si se deben determinar valores resistivos, una de las ecuaciones mas poderosas es simplemente la ley de Ohm, de la siguiente manera:

En un diseiio particular, el voltaje a traves de un resistor a menudo puede determinarse a partir de 10s niveles que se especificaron. Si existen especificaciones adicionales que definan el nivel de coniente, la ecuaci6n (4.44) puede utilizarse para calcular la resistencia requerida. Los primeros ejemplos demostraran la forma en que 10s elementos particulares pueden deter- minaxse a parfir de los niveles especificados. Mis adelante se presenm6 un procedimiento completo de diseiio para dos configuraciones comunes.

--- - ~ - --

EJEMPLO 4.19 Dadas las caractensticas del dispositivo de la figura 4.47a, determinar Vcc, RB y R, para la configuraci6n de polarizaci6n fija de la figura 4.47b.

-- (a) (b) Figura 4.47 Ejemplo 4.19.

De la recta de carga

con

Los resistores de valores esthdar: R, = 2.4 kn

R, = 470 W2

El uso de resistores de valores estindar dan

I, = 41.1 PA

la cual se encuentra dentro del 5% del valor especificado.

Dado IcQ = 2 mA y VcE, = 10 V, deteminar R, y Rc para la red de la figura 4.48. EJEMPLO 420

Flgura 4.48 Ejemplo 4.20

- VR, = vcc - Vc La ecuaci6n (4.44): - Ic Ic

con Vc = VcE + V, = 10 V + 2.4 V = 12.4 V

Los valores esthdar comerciales m k cercanos a R, son 82 kn y 91 kR. Sin embargo, el empleo de la combinaci6n en sene de 10s valores esthdar de 82 kQ y 4.7 kn. = 86.7 W2 resultm'a en un valor muy cercano al nivel de diseiio.

4.8 Operaciones de diseiio

EJEMPLO 4.21 La configuracion de polarizacion en emisor de la figura4.49 tiene las siguientes especificacio-

nes: Ic Q = ycSsi Ic,, =8mA,Vc=18VyP=110 .Dete rminarRc ,REyRB.

Y

con

Para 10s valores estindar:

El analisis que sigue presenta una tecnica para el diseiio de un circuito complete, pensado para operar en un punto de polarizacion especifico. A menudo. las hojas de especificaciones del fabricante ofrecen informaci6n sobre un punto de operacion sugerido (o regi6n de operaci6n) para un transistor en particular. Ademk, 10s otros componentes del sistema conectados a una etapa de amplificaci6n dada pueden definir tambitn la excursion de la comente, la excursion del voltaje, el valor del voltaje de la fuente comun, y asi sucesivamente para el diseiio.

En la prictica real, muchos otros factores deben considerarse, porque pueden afectar la selection del punto de operaci6n que se desea obtener. Sin embargo, por el momento nos concentraremos en la determination de 10s valores de 10s componentes para encontrar un punto de operaci6n especifico. El analisis estara limitado a las configuraciones de polarizaci6n en emisor y a la de polarizacion por divisor de voltaje, aunque el mismo procedimiento puede aplicarse a una variedad de otros circuitos de transistores.

Diseiio de un circuito de polarizaci6n con retroalimentaci6n en el resistor de emisor Considere primer0 el diseiio de 10s componentes de polarizacion de dc de un circuito amplificador, que posee la estabilizacion mediante el resistor de emisor, igual que en la figura 4.50. El voltaje de la fuente y el punto de operacion se seleccionaron a partir de la informaci6n que ofreci6 el fabricante sobre el transistor utilizado en el amplificador.

50 pF Figura 4.50 Circuito de poiarizacion con estabilizacion en emisor * * para consideration de diseho.

La selecci6n de 10s resistores de colector y emisor no pueden proceder directamente de la information recitn especificada. La ecuacion que relaciona 10s voltajes alrededor de la malla colector-emisor tiene dos incdgnitas, 10s resistores Rc y RE. En este momento se debe hacer un juicio de ingenieria, como comparar el nivel del voltaje del emisor con el voltaje de la fuente. Recnerde la necesidad de incluir un resistor del emisor a tierra para ofrecer un medio de estabilizaci6n de la polarizaci6n de dc, de tal forma que el cambio de la comente del colector debido a comentes de fuga del transistor y la beta del transistor no ocasionen un gran cambio en el punto de operacion. Por 16gica, el resistor de emisor no puede ser demasiado grande, porque su voltaje limita el rango de la excursi6n de voltaje colector-emisor (que debe observarse cuando la respuesta en ac se analice). Los ejemplos examinados en este capitulo revelan

que el voltaje del emisor hacia tierra es por lo general de un cuarto a un dCcimo del voltaje de la fuente. Elegir un caso conservador de un d6cimo permitirk calcular el resistor de emisor RE y el resistor Rc de una manera parecida a 10s ejemplos recien completados. En el siguiente ejemplo se desmolla un diseiio completo de la red de la figura 4.49 utilizando el criterio que presentamos antes para el voltaje de emisor.

EJEMPLO 4-22 Determine 10s valores de 10s resistores para la red de la figura 4.50 para el punto de operacion y el voltaje de la fuente de alimentacion.

Diseao de un circuito de ganancia de corriente estabilizada Qndependiente de beta) El circuito de la figura 4.51 ofrece estabilizacion tanto para 10s cambios por la coniente de fuga como por la ganancia de comente (beta). Los cuatro valores de 10s resistores que mostramos deben obtenerse para el punto de operaci6n especificado. El criterio de ingenieria para la selection de un valor del voltaje del emisor VE se utiliza de la misma forma que las consideraciones previas de diseiio, porque guian hacia una soluci6n directa para todos 10s valores de 10s resistores. Estos pasos del diseiio se muestran en el siguiente ejemplo.

F m 4.51 Circuito con ganancia en coniente estabilizada Dara consideraciones

3 Determine 10s niveles de R,,R,,R, y RZ para la red de la figura 4.5 1 parael punto de operaci6n EJEMPLO 423 indicado.

" R ~ - V,, - VcE - V, 20 V - 8 V - 2 V R , = - - - - 10 V

=-

Ic 'c 10 mA 10 mA

Las ecuaciones para el calculo de 10s resistores de base R , y R2 necesitarin de ciertos anilisis. Usar el valor del voltaje de la base calculado aniba y el valor del voltaje de la fuente proporcionara una ecuaci6n. pero existen dos incognitas, R, y R2. Se puede obtener una ecuaci6n adicional entendiendo la operaci6n de estos dos resistores, al fijar el voltaje de base necesario. Para que el circuito opere de manera eficiente se asume que la comente a travts de R , y R2 debe ser aproximadamente igual y mucho mayor que la comente de la base (par lo rnenos 10:l). Este hecho y la ecuaci6n del divisor de voltaje para el voltaje de base ofrecen las dos relaciones necesarias para determinar 10s resistores de la base. Esto es,

(1.6 kR)(20 V) V,, = 2.7 V =

R, = 1025 kR (use 10 kC2)

4.9 REDES DE CONMUTACION DE TRANSISTORES

Aplicar 10s transistores no se limita unicamente a la amplificacion de sefiales. A traves de un disetio adecuado pueden utilizarse como un intemptor para computadora y para aplicaciones de control. La red de la ti,% 4.52a puede emplearse como un inversor en 10s circuitos 16gicos de las cornputadoras. Obstwese que el voltaje de salida V, es opuesto al que se aplico sobre la base o a la terminal de entrada. Tambien obsemese la ausencia de una fuente de dc conectada a1 circuito de la base. La ur,ica fuente de dc esti conectada a1 colector o lado de la salida, y para las aplicaciones de computadoras normalmente es igual a la magnitud del nivel "alto" de la setial aplicada, en este caso 5 V.

4.9 Redes de conmutaci6n de transistores

F m 4.52 Transistor inversor,

El diseiio ideal para el proceso de inversi6n requiere que el punto de operaci6n conmute de cone a la saturation, pero a lo largo de la recta de carga descrita en la figura 4.52b. Para estos prop6sitos se asurnid que Ic = IcEo = 0 mA cuando I, = 0 pA (una excelente aproximaci6n de acuerdo con las mejoras de las tkcnicas de fabricaci6n1, como se muestra en la figura 4.52b. Ademis, se asumirri que Vc, = VcEsa, = 0 V en lugar del nivel tipico de 0.1 a 0.3 V.

Cuando Vi = 5 V, el transistor se encontrari "encendido" y el diseiio debe asegurar que la red est& saturada totalmente por un nivel de IB mayor asociado con la curva IB, que aparece cerca del nivel de saturaci6n. La figura 4.52b requiere que IB > 50 pA. El nivel de saturaci6n para la comente del colector y para el circuit0 de la figura 4.52a estA definido por

Los resultados del nivel de I , en la region activa justo antes de la saturation pueden aproxi- marse mediante la siguiente ecuaci6n:

Por lo mismo, para el nivel de saturacion se debe asegurar que la siguiente condicion se satisfaga:

Para la red de la figura 4.52b cuando Vi = 5 V, el nivel resultante de I , es el siguiente:

Comprobando la ecuaci6n (4.46) da

la cual es satisfecha. Es cierto que cualquier nivel de I , mayor que 60 pA pasara a travCs del punto Q sobre la recta de carga, que se encuentra muy cerca del eje vertical.

Para V, = 0 V, I , = 0 pA, y dado que se esta suponiendo que Ic = lo = 0 mA.el voltaje cae a travks de Rc como lo determino VRc = I$, = 0 V , dando por resultado Vc = +5 V para la respuesta indicada en la figura 4.52a.

Ademis de su contribution en 10s circuitos logicos de las computadoras, el transistor se puede utilizar como un intemptor, si se emplean 10s extremos de la recta de carga. En la saturacion la coniente Ic es muy alta y el voltaje VCE muy bajo. El resultado es un nivel de resistencia entre las dos terminales determinado por

lc,,, y descrito en la figura 4.53.

ngura 4.53 Condiciones de saturacion y la resistencia resultante de la terminal.

Si se utiliza un tipico valor promedio de VCE, como 0.15 V da como resultado

el cual es un valor relativamente bajo y E 0 0 cuando se coloca en sene con resistores en el rango de 10s kilohms.

4.9 Redes de conmutacibn de hansistores

b f ~ - - n

ngura 4.54 Condiciones de corte y la resistencia resultante de la

I terminal

Para Vi = 0 V como lo vemos en la figura 4.54, la condici6n de corte ocasionari un nivel de resistencia de la siguiente magnitud:

resultando en la equivalencia de circuito abierto. Para un valor tipico de IcEO = 10 p.4, la magnitud de la resistencia de cone es

que se aproxima a la equivalencia de circuito abierto para muchas situaciones.

EJEMPLO 124 Determine RB y RCpara el transistor inversor de la figura 4.55 si Ic = 10 m.4. w,

Figura 4.55 lnversor para el ejemplo 4.24.

Solucion

En la saturaci6n:

"cc 'c,~, = -

R c

asi que

Elija 1, = 60 p.4 para asegurar la saturaci6n. y utilizando

Seleccione R, = 150 kQ. el cual es el valor estindar. Luego

e - 40 @, 1, = 62 pA > ------- - 4'

Por tanto. use R, = 150 kR y R, = 1 kQ.

Existen transistores que se les denomina rransisrores de conrnuracibn debido a la velocidad con que cambian de un nivel de voltaje a otro. En la figura 3 . 2 3 ~ 10s periodos de tiempo definidos como I,>. I,. I, y r/se proporcionan en funcion de la comente de colector. Su impact0 sobre la velocidad de respuesra de la salida del colector se define por larespuesta de la comente de colector de la figura 4.56. El tiempo total necesario para que el transistor cambie del estado "apagado" a1 "encenciido" esti desiznado como tencendido y definido por

siendo r, el tiempo de retardo entre el estado de cambio de la entrada y el comienzo de una respuesta en la salida. El elemento de tiempo lr es el tiempo de subida del 10 al90% del valor final.

Transistor "encendido" Transistor '%pasado"

J. J. t I

ngura 4.56 Deiinici6n de 10s intervalos de tiempo de una forma de onda de pulso.

El tiempo total que requiere un trarsistor para cambiar del estado "encendido" a1 "apagado" se le conoce como laparado y se define asi

(4.48)

donde r, es el tiempo de alrnacenamiento y rfes el tiempo de bajada del90 a1 10% del valor inicial.

4.9 Redes de conmutacion de transistores

Para el transistor de propdsito general de la figura 3 . 2 3 ~ a Ic = 10 mA, se encuentra que

asi que rencendlda = t, + td = 13 ns + 25 ns = 38 ns

Y - r , + t l = 120 ns + 12 ns 13211s tapdpadad -

Al comparar 10s valores anteriores con 10s siguientes parametros de un transistor de conmutacion BSV52L, se observa una de las razones para elegir un transistor de conmutacidn cuando surge la necesidad de este.

El arte de la localization de fallas es un tema tan amplio. que no puede ser cubieno un rango tan lleno de posibilidades y de tecnicas en unas cuantas secciones de un libro. Sin embargo, un practicante debe estar enterado de unas cuantas maniohras y medidas que pueden aislar el irea de problema, y posiblemente encontrar una solucidn.

Es muy obvio que el primer paso para poder resolver un problema en una red es entender el ~om~ortarniento de la misma y teneralguna idea de 10s niveles de voltaje y coniente esperados. Para el transistor que esti en la regidn activa el nivel dc mesurable mas importante es el voltaje emisor-base.

Para un transistor "encendido" el voltaje V,, debe estar en la vecindad de 0.7 V.

Las conexiones adecuadas para medir V,, aparecen en la figura 4.57. ObsCrvese que la punta de prueba roja (positiva) se encuentra conectada a La base para un transistor npn y la negra (negativa) a1 emisor. Cualquier lectura totalmente diferente del nivel esperado de m i s o menos 0.7 V, como 0 V, 4 V o 12 V, o si es negativo el valor se debe sospechar de 61; por lo mismo, es mejor verificar las conexiones del dispositivo o la red. Para un transistorpnp pueden usarse las mismas conexiones, pero debe esperarse una lectura negativa.

~ 0 7 v s i Un nivel de voltaje de igual importancia es el voltaje del colector al emisor. Recuerde las -0.3 v c;e caractensticas generales de un BJT,con 10s niveles de VcEen lavecindad de 0.3 V que sugieren

un dispositivo saturado, una condiciivn que no debe existir a menos que se este usando como E

intemptor. Sin embargo:

Para el amplificador fpico a transistor que estir en la regibn aetiva, VCE esta por lo general entre el 25 y el 75% de Vcc.

"lit - Para Vcc = 20 V una lectura de V,, entre 1 y 2 V o entre 18 y 20 V como se mide en la

ngura 4.57 Verification dei nivei figura 4.58, es cieno que es un resultado fuera de lo comlin, y a menos que se conozca otro dc de VBE disefio para esta respuesta, deben investigarse tanto el disefio como la operaci6n. Si VcE= 20 V

(con Vcc = 20 V) existen por lo menos dos posibilidades: o bien el dispositivo (BJT) estrl

0.3 V = saeraci6n 91 O V = estado de -no c i ~ u i t o ode conexi6n ~ o b r e ' ~ u Normalmentc unos cuanior volts

., I o mar

Rgura 4.58 Verificaci6n dei nivel dc de V,.

dafiado y tiene las caracteristicas de un circuit0 abierto entre las terminales del colector y v,, = 20 v del emisor. o bien una conexion en la malla del circuito del colector-emisor o base-emisor esta abiena como en la figura 4.59, haciendo I, 0 mA y VRc = 0 V. En la fisura 4.59 la + punta de p ~ e b a negra del volmetro esta conectada a la tierra comun de la fuente y la roja a la terminal inferior del resistor. La ausencia de una corriente del colector y de la caida de voltaje resultante a traves de Rc Clara" por resultado una lectura de 20 V. Si el medidor esti ::T conectado a la terminal del colector del BJT, la lectura serii de 0 V, porque V,, esta blo- queado del dispositivo activo por un circuito abierto. Uno de 10s errores mis comunes en la experiencia de laboratorio es el uso del valor err6neo de la resistencia para un disefio dado. Imagine el impact0 del uso de un resistor de 680 R para R, en lugar del valor de disefio de 680 kR. Para Vcc = 20 V y una configuration de polarizacion fija. la corriente de base resultante seria /

20 V - 0.7 V I

IB = = 28.4 mA 680 R Figura 4.59 Efecto de una

conexion pobre o un dispositivo

en lugar del valor deseado de 28.4 PA, juna diferencia significativa! dailado.

Una corriente base de 28.4 mA es cierto que colocaria al disefio en una region de saturation y es posible que se dafie el dispositivo. Ya que 10s valores reales de los resistores a menudo son diferentes de 10s valores de 10s codigos de color nominales (recuerde que los valores de tolerancia de 10s resistores), es una buena inversion de tiempo hacer la medicion de un resistor antes de insertarlo en la red. El resultado serii tener valores reales mas cercanos a 10s niveles teoricos y cierta seguridad de que el valor correcto de la resistencia se utiliza.

Hahri momentos en que suigira la frustration. Se habra verificado el dispositivo en un trazador de curvas u otro instrumento para probar BJT y parecera correcto. Todos 10s niveles de los resistores parecen adecuados, las conexiones se ven solidas y se ha aplicado la fuente adecuada de voltaje, iqu& sigue? Ahora, la persona encargada de resolver el problema debe esforzarse para lograr un mayor nivel de sofisticacion. podr ria ser que la conexion interna entre el cable y la conexion final de una punta esti daiiada? iCuantas veces el simple hecho de tocar una punta crea una situation "correcta o incorrecta" entre las conexiones? Quiz6 la fuente fue encendida y ajustada en el voltaje correcto, pero el control de limitation de comente se dejo en cero, evitando el nivel adecuado de corriente segfin lo demanda el disefio de la red. Obviamente, mientras m L sofisticado es el sistema, mas extenso el rango de posibilidades. En cualquier caso, uno de 10s mitodos mas efectivos para verificar la opera- ci6n de una red es probando varios niveles de voltaje respecto a la tierra y a1 conectar la punta de pmeba negra (negativa) de un volmetro a tierra y "tocando" las terminales importantes con la punta de prueba roja (positiva). En la figura 4.60, si la punta roja se conecta directamente a Vc,, se deben leer VCc volts, porque la red tiene una tierra comun para la fuente y 10s componentes de la red. En V, la lectura debe ser menor por la caida a travCs de R, y V, debe ser menor que Vc por el voltaje colector emisor VcE. La falla en cualquiera "CC

de estos dos puntos siwe para registrar lo que podna parecer un nivel razonable y ser autosuficiente para definir la falla o el elemento defectuoso. Si VRc y VRc son valores razo- nahles pero V,, = 0 V, existe la posibilidad de que el BJT este dafiado y presente un equivalente de cono circuito entre las terminales del colector y del emisor. Antes dijimos que si VcE registra un nivel de aproximadamente 0.3 V, como seiiala VCE = VC - VE (la diferencia entre 10s dos niveles como se midi6 miba), la red puede estar saturada con un dispositivo que est6 o no defectuoso.

Pareceria obvio, a partir del analisis anterior, que la seccion de volmetro de un VOM o DMM es muy importante en el proceso de localizaci6n de fallas. Por lo general, 10s niveles de corriente se calculan a partir de 10s niveles de voltaje a traves de 10s resistores, en lugar de "romper" la red para insertar la seccion de miliamperimetro de un multimetro. En 10s diagramas grandes se ofrecen 10s niveles especificos de voltaje respecto a la tierra, para facilitar la verification e identification de las posibles areas de problemas. Para las Figurn 4,60 Veriiicacidn de los redes cubienas en este capitulo se deben considerar 10s niveles tipicos dentro del sistema, ,,iveies de voltale respecto a como lo definio el potencial aplicado y la operaci6n general de la red. tierra.

4.10 Tknicas para la localization de fallas 187

El proceso de localizaci6n de fallas es una verdadera pmeba para comprender claramente el componamiento adecuado de una red y su habilidad para aislar las &eas problemiticas utilizando unas cuantas medidas bbicas con 10s instrumentos apropiados. La experiencia es la clave, y esta vendra unicamente con la exposicion continua a 10s circuitos practices.

EJEMPLO 425 Es importante basarse en las lecturas ofrecidas en la figura 4.61 para detenninar si la red esti operando adecuadamente, y si no lo esti, encontrar la posible causa.

& Rgura 4.61 Red para el ejemplo 4.25.

Los 20 V en el colector revelan inmediatamente que Ic = 0 mA, debido a un circuito abierto o a un transistor que no esta operando. El nivel de VR8 = 19.85 V tambien revela que el transistor esta en "apagado" porque la diferencia de Vcc - VRh = 0.15 V es menor que la necesaria para encender el transistor y proporcionar algun voltaje para VE. Si se asume una condici6n de corto circuito desde la base a1 emisor, se obtiene la siguiente comente a traves de R,.

la cual asemeja a la obtenida de

Si la red se encontrara operando de manera adecuada, la comente de base deherla ser

Por tanto, el resultado es que el transistor esta daiiado en una condicidn de corto circuito entre la base y el emisor.

EJEMPLO 426 Basindose en las lecturas que aparecen en la figura 4.62, determinar si el transistor se encuentra"encend'idon y si la red esta operando de manera corrects.

Si nos basamos en 10s valores de 10s resistores R , y R? y la magnitud de Vcc, el voltaje V, = 4 V parece adecuado (y de hecho lo es). Los 3.3 V en el emisor son el resultado de una caida de 0.7 V a travis de la union base-emisor del transistor lo que sugiere un transistor "encendido". Sin embarxo. 10s 20 V en el colector revelan que lc = 0 mA. aunque la conexion a la fuente debe ser "solida" o 10s 20 V no aparecerian en el colector del dispositivo. Existen dos posibilidades: o bien puede existir una conexion pobre entre Rc y la terminal del colector del transistor. o el transistor tiene abierta la union base-colector. Primero se verifica la continuidad en la union del colector utilizando un 6hmetro. y si esti bien. debe verificarse el transistor usando uno de 10s mitodos descritos en el capituio 3.

4.1 1 TRANSISTORES PNP

Hasta ahora. el analisis se ha limitado totalmente a 10s transistores npn para asegurar que el anilisis inicial de las configuraciones basicas sean lo mis claras posible y simplificadas para no intercambiar entre 10s tipos de transistores. Por fortuna. el analisis de 10s transistores pnp sigue el mismo patron que se establecio para 10s transistores npn. Primero se calcula el nivel de I,, sexuido por la aplicacion de las relaciones adecuadas de 10s transistores para determinar la lista de las cantidades que se ignoran. La unica diferencia entre las ecuaciones resultantes para una red en la que se reemplazo un transistor npn por un transistor pnp es la seiial asociada con las cantidades en particular.

Como se observa en la figura 4.63. la nolacion de doble subindice continiia de manera normal. como ya se menciono. Sin embargo. las direcciones de las corrientes se invirtieron para reflejar las direcciones reales de conduccion. En caso de que se utilicen las polaridades definidas de la figura 4.63, tanto V,, como VcE seran cantidades negativas.

La aplicacion de la ley de voltaje de Kirchhoff a la malla base-emisor darli por resultado la siguiente ecudci6n para la red de la figura 4.63:

La sustituci6n de Ic = (p + 1)1, y soluci6n para I, da por resultado

La ecuacion resultante es la misma que la ecuacion (4.17) except0 por el signo para VBE. Sin embargo, en este caso VBE = -0.7 V y la sustituci6n de 10s valores resultara el mismo signo para cada termino de la ecuacion (4.49) y la ecuacion (4.17). Considere que la direction de I , ahora se definio como opuesta para un transistor npn, segin la figura 4.63.

Para Vc, la ley de voltaje de Kirchhoff se aplica a la malla colector-emisor, dando por resultado la siguiente ecuacion:

Sustituyendo I, r Ic da

La ecuacion resultante tiene el mismo formato que la ecuacion (4.19). per0 el signo antes de cada tennino en el miembro de la derecha ha cambiado. Debido a que Vcc sera mayor que la magnitud dei ttrmino subsiguiente, el voltaje VcE tendra un signo negative, como se pudo observar anteriormente.

4.1 1 Transistores pnp

lFigura 4.62 Red para el ejemplo 4.26.

Figura 4.63 Transistor pnp en una configuraci6n de estabilizacion en emisor.

-< - EJEMPLO 427 Calcule VcE para la configuracion de polarizaci6n por divisor de voltaje de la figura 4.64.

Figura 4.64 Transistor pnp en una configuracihn de palarizacihn por divisor de voltaie.

Solucion

Probando la condition

PRE 2 IOR,

da pot resultado (120)(1.1 kn ) 2 lO(10 kR)

132 kR 5 100 kR (satisfecha)

Si se resuelve para V,, se tiene

Obdmese la similitud en el formato de la ecuaci6n con el voltaje resultante negativo para V,. La aplicacion de la ley de voltaje de Kirchhoff alrededor de la malla base-emisor genera

+VB - VBE - VE = 0

Y v, = v, - V,,

Sustitnyendo 10s valores, se obtiene

N6tese c6mo en la ecuacion anterior se utiliza la notacion de subindice sencillo y doble. Para un transistor npn la ecuaci6n VE = V, - VBE seria exactamente la misma; la unica diferencia aparece cuando se sustituyen 10s valores.

La coniente

Para la malla colector-emisor:

Sustituyendo I, - Ic y acomodando 10s t6rminos. se tiene

vcE = -vcc + Ic(Rc + RE)

Sustituyendo 10s valores, da

V, = -18 V + (2.24 mA)(2.4 kQ + 1.1 kR)

= -18 V + 7.84 V

= -10.16 V

La estabilidad de un sistema es una medida de la sensibilidad de una red bacia las vaiaciones en sus parametros. En cualquier amplificador que utiliza un transistor, la corriente del colector I, es sensible a cada uno de los siguientes parimetros:

p: se incrementa con el aumento en h temperatura

I V,, / : decrece aproximadamente 7.5 mVpor incremento en grado Celsius ('C) en la temperatura

bo (corriente de saturacihn inversa): dnplica su valor par cada 10 "C de incremento en la temperatura

Cualquiera o todos estos factores pueden causar que el punto de polarizaci6n cambie del punto de operacion diseiiado. La tabla 4.1 describe la forma en que ICo y VBE cambiaron con el incremento en la temperatura para un transistor en particular. A temperatura ambiente (cerca de 25 'C) Ice = 0.1 nA, mientras que a 100 OC (punto de ebullition del agua) ICo es aproximadamente 200 veces mayor a 20 nA. Para la misma variation en temperatura, P se increment6 de 50 a 80 y VBE cay6 de 0.65 a 0.48 V. Recuerde que I, es muy sensible al nivel de VHE. especialmente para 10s niveles mas all& d d valor del umbral.

TABLA 4.1 Variacion de 10s panimetros de un transistor de silicio con la temperatnra

El efecto de 10s cambios en la corriente de fuga (I,,) y la ganancia de comente (fg sobre el punto de polarizacion de dc se demuestra par las caractensticas de colector para emisor-comh de las fi,- 4.65a y 4.65b. La fi,wa 4.65 muestra la foima como cambian las caractensticas de colector del transistor desde una tempetawade 25 "C a una tempetawade 100 'C. Obsirvese que el incremento si-acativo en la comente de fuga no solamente causa que las curvas se eleven sino que tambikn existe un incremento en la beta, s e g n se observa a travCs del mayor espaciamiento enhr: las curvas.

Se puede especificar un punto de operacion mediante el dibujo de la recta de carga de dc del circuito sobre la grifica de las caractensticas de colector, y notando la intersection de la recta de carsa y la comente de base de dc establecida por el circuito de entrada. Se marca un punto de forma arbitraria en la tigura 4.6% en 1, = 30 pA. Debido a que el circuito de polarizacion fija proporciona una comente debase cuyo valor depende aproximadamente del voltaje de la fuente de alimentacion y el resistor de la base, ninguno se ve afectado por la temperatura o el cambio en la comente de fuga o en la beta, pero existira la misma magnitud de la comente de base a altas temperaturas, segun se indica en la grifica de la figura 4.65b. Como lo muestra la figura, dari por resultado el cambio del punto de polarizacion de dc a una mayor coniente de colector y a un menor volraje colector-emisor en el punto de operaci6n. En el extremo, el transistor no podria llevarse a saturacion. En cualquier caso, el nuevo punto de operacion puede no ser satisfactorio y ocasionar una distorsion considerable debido al cambio del punto de polarizaci6n. Un mejor circuito de polarizaci6n es el que estabilizari o mantendri la polari-

4.12 Estabilizacion de la polarizacion

Frgura 4.65 Cambia en el punto de polariraci6n de dc (punto Q) debido al cambio en la ternperatura: a) 25'C: b) 100PC.

dad de dc establecida inicialmente, de forma que el amplificador puede utilizarse en un ambiente de temperatura variable.

Factores de estabilidad, S(Zc,), S(V& y Sm

Se definio un factor de estabilidad S para cada uno de 10s parametros que afectan la estabilidad de la polaridad. segun se lista a continuacion:

En cada caso el simbolo delta (A) significa un cambio en dicha cantidad. El numerador de cada ecuacion es el cambio en la corriente del colector, segun se establecio mediante el cambio de la cantidad en el denominador. Para una configuraci6n en particular, si un cambio en lco no puede producir un cambio significative en I,, el factor de estabilidad definido por S(l,,) = Al, IAI,, sera muy pequeiio. En otras palabras:

Las redes que son rnuy estables y relativamente insensibles a las variaciones en la temperatura tienen bajos factores de estabilidad.

Pareceria mas apropiado en algunas ocasiones considerar las cantidades definidas por las ecuaciones (4.51 a 4.53) como 10s factores de sensibilidad porque:

Mientras mas alto es el factor de estabilidad, mayor sensibilidad tendrir la red a Ins variaciones de dicho parametro.

El estuaio de 10s factores de estabilidad requiere de: conocimiento del c.dlculo diferencial. Sin embargo, el proposito aqui es revisar 10s resultados del anilisis matemitico y realizar una evaluaci6n total de 10s factores de estabilidad para las configuraciones de polarizaci6n mis comunes. Gran cantidad de literatura referente a este tema esti disponible. y si el tiempo lo permite se le propone leer mas acerca del tema.

S(1cJ: CONHGURACION DE POLARIZACION EN EMISOR

En anilisis de la red para la configuraci6n de polarizacion en emisor darli por resultado

(4.54)

Para R,/ R, 9 (p + I). la ecuacion (4.54) se reducira a la siguiente:

seghn se indica en la grafica de S(I,,) en funcion de R, /RE en la figura 4.66.

Figura 4.66 Variacien dei factor de estabilidad S(l& con el cociente de resistor R,/R, para la conliguracion de polarizacion en ernisor

Para R, /RE e I , la ecuacion (4.54) se aproximara al siguiente nivel (segun se muestra en la figura 4.66):

revelando que el factor de estabilidad se acercara a su nivel mas bajo mientras RE se vuelve lo suficientemente grande. Sin embargo, considere que un buen control de la polarizaci6n normalmente requiere que RB sea mayor que R,. Por tanto, el resultado es una situaci6n donde 10s mejores niveles de estabilidad estin asociados con un criterio pobre de disefio. Obviamente, debe existir un cornpromiso que satisfaga tanto a la estabilidad como alas especificaciones de polarizacion. Es importante observar en la figura 4.66 que el valor mas bajo de S(l& es 1 , revelando que Ic siempre se incrementara a un ritmo igual o mayor que I,,.

Para el rango donde R,/R, fluctua entre 1 y (P + I), el factor de estabilidad se encontrar5 determinado por

4.12 Estabilizacion de la polarizacidn

segdn se muestra en la figura 4.66. Los resultados revelan que la configuration de polarizaci6n en emisor es muy estable cuando la relaci6n de R, 1 RE es tan pequeiia como sea posible, y es menos estable cuando dicha relaci6n se acerca a ( P + 1). 1

EJEMPLO 428 Calcular el factor de estabilidad y el cambio en Ic desde 25 "C hasta 100 % para el transistor definido por la tabla 4.1 para los siguientes arreglos de polarizaci6n en emisor. a) R, I RE = 250 (R, = 250RE). b) R, I RE = 10 (R, = ]OR,). c) R,lRE=O.Ol(RE=lOORB).

Solucion

1 + 250 25 1

51 + 250 301 - 4253

la cual empieza a acercarse al nivel definido par + 1 = 51

AIc = [S(l,o)l(Ncl,,) = (42.53)(19.9 nA)

E 0.85 pA

= 1.01 la cual se encuentra muy cercana al nivel de 1 del pronostico si R,IRE < I

El ejemplo 4.28 revela como 10s niveles m b bajos de Ico para el transistor BJT modemo mejoraron el nivel de estabilidad de las confi,waciones de polarizaci6n bisicas. Aun cuando el cambio en lc es considerablemente diferente en un circuit0 con una estabilidad ideal (S = l), de uno con un factor de estabilidad de 42.53.el cambio en I, de una comente en dc que se fij6,por ejemplo, en 2 mA, seria de 2 mA a 2.085 mA en el peor caso, lo cual es obviamente lo suficientemente pequeiio como para que lo ignoren la mayoria de las aplicaciones. Alpnos transistores de potencia exhiben mayores comentes de fuga, per0 para la mayor parie de 10s circuitos amplificadores 10s niveles m b bajos de Ico han tenido un impact0 muy positivo sobre la cuesti6n de la estabilidad.

Para la configuraci6n de polanzaci6n fija, si se multiplican el numerador y el denominador de la ecuacion (4.54) por RE y se hace a RE = 0 R. resultara la siguiente ecuacion:

(4.58)

Obsimese que la ecuaci6n resultante asemeja el valor miximo para la configuracidn de polarizacion en emisor. El resultado es una configuraci6n con un factor de estabilidad pobre y una alta sensibilidad alas variaciones de Ice.

Configuracion de polarizacion por divisor de voltaje Recuerde de la secci6n 4.5 el desarrollo de la red equivalente de Thevenin que aparece en la figura 4.67, para la configuraci6n de polarizacion por divisor de voltaje. Para la red de la figura 4.67 la ecuaci6n para S(lco) es la siguiente:

Notense las similitudes con la ecuaci6n (4.54), donde se determino que XIm) tenia su nivel mb bajo y la red tenia su mayor estabilidad cuando RE > R,. Para la ecuacion (4.59), la condicion correspondiente es RE > RTh o bien, R,,IRE debe ser tan pequeiio como sea posible. Para la configuracion de polarizaci6n por divisor de voltaje_RTh puede ser mucho menor que la correspondiente Rg en la configuraci6n de polarizaci6n en emisor y aun asi tener un disefio efectivo.

Configuracion de polarizacion por retroalimentacion (RE = 0 Q)

En este caso,

Debido a que la ecuaci6n es similar en formato a la que se obtuvo para las configuraciones de polarizaci6n en emisor y de polarizacion por divisor de voltaje_ tambiin aqui pueden aplicarse las mismas conclusiones respecto a la relacion de RB lRc.

Impacto fisico El tipo de ecuaciones que se desarrollaron aniba, a menudo fallan en cuanto a proporcionar un sentido fisico para el motivo, por el cual las redes se comportan de la forma en que lo hacen. Ahora se sabe de 10s niveles relativos de estabilidad y coma la eleccion de 10s parimetros puede afectar la sensibilidad de la red, pero sin estas ecuaciones quiza resulte dificil explicar con palabras par qui una red es mas estable que oua. Los pirrafos siguientes intentan llenar este vacio auavis ciel uso de alsunas de las relaciones basicas asociadas con cada confi~uraci6n.

Para la configuracion de polarizacion fija de la figura 4.68a, la ecuaci6n para la corriente de base es la siguiente:

con la comente del colector determinada por

Ic = PI, + (P + I ) Ic , (4.61)

Si I , como se indica en la ecuacion 4.61 debe incrementarse debido a un incremento en Ice, no existe nada en la ecuacion para I, que intente compensar este increment0 que no se desea en el nivel de corriente (suponiendo que V,, permanezca constante). En otras palabras, el nivel de lccontinuaria elevandose con la temperaura con I,, manteniendo un valor pricticamente constante; por lo mismo, seria una situaci6n muy inestable.

Sin embargo, para la configuraci6n de polarizaci6n en emisor de la figura 4.68b, un au- mentoen Ic debido a un incremento en Im causara que el voltaje V, =IER,zIcRE se incremente. El resultado seria una caida en el nivel de I,, seghn se determina en la siguiente ecuaci6n:

ngura 4.67 Circuito equivalente para la confiiguracicin de divisor de voltaje.

Fiyra 4.68 Revisinn de las redes ee polarizaci6n y del factor de estabiiidad S(lca). - (a1

Una caida en I. tendri el efecto de reducir el nivel de I, a travCs de la acci6n del transistor. 0 L

y por 10 rnismo compensa la tendencia de I, a incrementarse por un aurnento en la ternperatura. En total, la configuracion es tal que existe una reaccion hacia un increment0 en I,, que tendera a oponerse a1 carnbio en las condiciones de polarizaci6n.

La confi,waci6n de retroalirnentacion de la figura 4 . 6 8 ~ opera de la misrna forma que la confi,wci6n de polarizaci6n en emisor cuando llegaa 10s niveles de estabilidad. Si 1, se incrementa dehido al aumento en la ternperahua, el nivel de VRc se elevarA en la siguiente ecuaci6n:

y el nivel de I, se reduciri. El resultado es un efecto estahilizador como el descrito para la configuracion de polarizaci6n en emisor. El lector debe estar enterado de que la accion descrita amiba no sucede en una secuencia paso por paso. En su lugar. se trata de una acci6n sirnultanea para mantener las condiciones de polarization establecidas. En otras palabras, en el misrno instante en que I, empiece a incrementarse, la red captara el carnbio y tendra lugar el efecto de balance0 que se describio antes.

La rn& estable de las configuraciones es la red de polarizaci6n por divisor de voltaje de la figura 4.68d. Si se satisface la condici6n /3RE 9 ]OR,, el voltaje V8 pennanecera rezonable- mente constante para 10s niveles cambiantes de Ic. ~l;oltaje base-emisor de la configuraci6n esta determinado por V,, = V, - VE. Si I, se incrernenta, V, aumentara corno se rnenciona arriba, y para un V, constante el voltaje V,, caera. Una caida en V,, establecera un nivel bajo de I,, que tratara a su vez de compensar el nivel de aumento de Ic.

S(VB3: El factor de estabilidad definido por

resultara en la siguiente ecuacion para la configuracion de polarizaci6n en ernisor:

Sustituyendo RE = 0 R, como ocume con la configuracion de polarizaci6n fija, dara por resultado

Capitulo 4 Polarization en dc-BJT

La ecuacion (4.64) puede escribirse de la siguiente forma:

Sustituyendo la condicion (P + 1) + Rg iREresultari la sisiente ecuacion para S(V,,):

(4.67)

revela que mientras mas zrande sea la resistencia RE. menor serd el factor de estabilidad y mas estable el sistema.

Determine el factor de estabilidad S(V,,) y el cambio en lc desde 25 "C basta 100 "C para el EJEMPLO 429 transistor seaahdo en la tabla 4.1 para 10s siguientes arreglos de polarizacion. a) Polarizacion fija con R, = 240 kR y B = 100. b) Polarizacion en emisor con R, = 240 kR, RE = 1 kR y P = 100. c) Polarizacion en emisor con R, = 47 kR, RE = 4.7 kR y B = 100.

P a) La ecuacion (4.65): S(VBE) = - -

R*

b) En este caso, (p + 1) = 101 y Rg i RE = 240. La condicion (P + 1) + RBiRE no esti satisfecha. y no permite el uso de la ecuacion (4.67) y requiere del uso de la ecuacion (4.64).

La ecuacion (4.64): S(VBE) = -B

R, + (B + 1) RE

la cual es aproximadamente 30% menor que el valor de polarizaci6n fija debido al tbrmino adicional ( p + l)RE en el denominador de la ecuaci6n S(V,,).

C) En este caso,

( p + 1) = 101 + 2 = - = 10 (satisfecha) RE 4.7 kR

4.12 Estabilizaci6n de la polarizacion

1 La ecuacion (4.67): S(VBE) = - -

RE

En el ejemplo 4.29 el incremento de 70.9 pA tendri un impact0 en el nivel de I, . Para una situation donde ICo = 2 mA, la corriente resultante del colector aumentara a

IcQ = 2 mA + 70.9 PA

= 2.0709 mA

un incremento de 3.5%. Para la configuracion por divisor de voltaje el nivel de RB se cambiari aR,, en la ecuacion

(4.64) (segun se definio en la figura 4.67). En el ejemplo 4.29, a1 utilizar una de R - 47 kQ 8 -

resulta ser un diseiio cuestionable. Sin embargo, sera R,, para la configuracion del dlvisor de voltaje; sin embargo, puede ser de este nivel o uno menor y todavia mantener buenas caractensticas de diseiio. La ecuaci6n resultante para S(VBE) para la red de retroalimentacion serii similar a la de la ecuaci6n (4.64) con RE reemplazada por Rc.

so: El ultimo factor de estabilidad que se investigara es el de S(P). El desarrollo matemstico

es mis complejo que el que se enconuo para S(ICO) y para S(VBE), como lo da a entender la siguiente ecuacion para la configuracion de polanzacion en emisor:

La notacion I,, y PI se utiliza para definir sus valores bajo un conjunto de condiciones de red, mienuas que la notaci6n p, se usa paradescribir un nuevo valor de beta como lo establecen causas como un cambio en temperatura,la variation d e b del rnismo transistor o un cambio de transistores.

-- - -

EJEMPLO 430 Calcule I a una temperatura de 100°C e I, = 2 mA a 25 'C. Utllice el translstor descrlto C@

en la tabla 4.1, donde PI = 50 y P2 = 80 y un &ciente de resistencia RB IRE de 20.

En conclusion, la comente del colector cambi6 de 2 mA a una temperatura ambiente a 2.25 mA a 100 O C , representando un cambio de 12.5%.

La configuracion de polarizaci6n fija esta definida por S(P) = I,, ID, y la RE de la ecuaci6n (4.68) puede reemplazarse par R1., para la configuracion del divisor de voltaje.

Para la configuracidn de retroalimentacion en colector con RE = 0 Q,

Resumen Ahora que se presentaron tres factores de estabilidad imponantes, el efecto total sobre la corriente del colector puede calcularse utilizando la siguiente ecuacion:

despues de sustituir 10s factores de estabilidad como se derivo en esta seccibn. Ahora, se usara la tabla 4.1 para encontrarel cambia en la comente del colector para un cambio de temperatura desde 25 'C (temperatura ambiente) a 100 "C (el punto de ebullici6n del agua). Para este rango la tabla revela que

uc = S(lco)Mco + S(VBt)AllgE + S(BAP

iU,, = 20 nA - 0.1 nA = 19.9 nA

AV,, = 0.48 V - 0.65 V = 4 .17 V (obsirveseel signo)

(4.70)

Empezando con una comente de colector de 2 mA con una RE de 240 kR, el cambio resultante en 1, debido a un increment0 en la temperatura de 75 "C es el siguiente:

Al principio, la ecuacion puede parecer muy compleja, pero tome en cuenta que cada componente so10 es un factor de estabilidad para la configuracion multiplicado por el cambio resultante en un parimetro entre 10s limites de inter& de temperatura. Ademas, la Mc que debe determinarse simplemente es el cambio en Ic a partir del nivel a una temperatura ambiente.

Par ejemplo. si se examina la configuracion de polarizacion fija, la ecuacidn (4.70) se conviene en la siguiente:

el cual es un cambio significative debido principalmente al cambio en P. La comente de colector aumento desde 2 mA a 3.236 mA, pero esto era esperado, en el sentido que se reconoce en el contenido de esta seccion, que la configuracion de polarizacion fija es lade menor estabilidad.

Si se hubiera utilizado la configuracion mas estable del divisor de voltaje, con un cociente de R,,lR,= 2 y RE = 4.7 Q, entonces

4.12 Estabilizacion de la polarizacion

F G ~ 4.69 Red para ser analizada utilizando PSpice

Figura 4.70 Archivo de entrada para el anQisis con PSpice de la red de la figura 4.69.

La coniente de colector resultante es de 2.077 mA o esencialmente 2.1 mA, comparada con 10s 2.0 mA a 25 "C. La red es obviamente mucho mas estable que la con 1guraci6n de t polarizaci6n fija, como se se1ial6 en anilisis anteriores. En este caso S(P) no paso por encima de 10s otros dos factores, y 10s efectos de S(VeE) y de S(lco) fueron por igual muy importantes. A temperaturas mayores 10s efectos de S(lco) y de S(V& seriin mayores que para S(/3j para el dispositivo de la tabla 4.1. Para temperaturas abdjo de 10s 25 "C I , disminuirii con niveles crecientes de temperaturas negativas.

El efecto de S(I,,) en el proceso de diseiio se convierte en una preocupacion menor, debido a las mejores tecnicas de manufactura que continuan disminuyendo el nivel de Im = loo. TambiCn debe mencionarse que para un transistor en particular la variacion en 10s niveles de y VBE de un transistor a otro en un lote es casi despreciable, comparada con la variacion en beta. Ademb. 10s resultados del anilisis anterior sustentan el hecho de que para un buen disetio estable:

El cociente R, I RE o RTh 1 RE debe ser lo mas pequeiio posible con las debidas consideraciones en todos 10s aspectos del diseiio, incluyendo la respuesta en ac.

Aunque el analisis anterior puede resultar confuso porque las ecuaciones son muy complejas para algunas de las sensibilidades, el prop6sito es desarrollar un alto grado de precau- ci6n sobre 10s factores que se involucran en un buen diseiio y para estar mas cerca de 10s parametros de 10s transistores y el impact0 que ejercen sobre el funcionamiento de la red. El anhlisis de las secciones anteriores fue para las situaciones idealizadas con valores invariables de parimetros. Ahora, se debe estar consciente de c6mo puede variar la respuesta en dc del disetio con las variaciones de 10s parimetros de un transistor.


Esta seccion contiene un anilisis de la red del divisor de voltaje del ejemplo 4.7 y se necesita recumr tanto a BASIC como a PSpice. Ademb, proporciona una excelente oportunidad para comparar las ventajas relativas de cada uno.

PSpice (version DOS) La red del ejemplo 4.7 se ha redibujado en la figurz 4.69 con 10s nodos esco,oidos para el anilisis PSpice. El archivo de entrada aparece en la figura 4.70. Notese que todos 10s parimetros se definieron entre 10s nodos indicados, asumiendo a1 primer nodo como el de mayor potencial. El formato del enunciado del transistor es su entrada .MODEL como lo setialamos en el capitulo 3. Si las cantidades especificas como I (RC) = IRc = Ic y V(3.4) = Vc. se requieren en lugar de un simple listado de todos 10s voltajes nodales. debe aiiadirse un enunciado de control .DC como se indica. En el enunciado .DC se especifica la fuente a1 nivel necesario. Si se repiten 10s 22 V como en este caso, el anilisis linicamente se hari en este nivel. Si el segundo nivel es distinto, el paquete desarrollara el anilisis a cada nivel en y entre 10s dos niveles utilizando un increment0 definido como la entrada siguiente, en este caso 1 V. Sin embargo, debido a que 10s 22 V se repiten en este enunciado de control .DC, se requiere el 1 V para completar el formato

DC Biasing of BJT - Fig. VCC 2 0 22v Rl 2 1 39K R2 1 0 3.9K RC 2 3 10K RE 4 0 1.SK CE 4 0 SOUF Q l 3 1 4 W .HODEL QN NPN(BF-140 IS- .MI vcc 22 22 1 .PRINT DC I(RC) V ( 3 , 4 ) .OPTIONS NOPAGE .END

200 Capitulo 4 Polarization en dc-EWI

~. ". .,------ ... ..- -..c~~.,..':':.;.,o: . oc B i a s i n g of 87T - Pig. 4 . 6 9 ..* . . . . .. ,... , . > : _ - . , > . ~ ,..

, . .,. . . ,. > .*.* c r y O ~ c n r p n o w a . , , : ,- . . . , . , . , - : , .

+ * + * . * w * u + * * * * r + + * r ~ * * * b * * * : : * e r * * * * * . . t * t * ~ t ~ * t l t m ~ $ u - ~ ~ , .

WX: 2 0 2 2 v R1 2 139R R2 1 0 3 . 9 s RC 2 3 10K RE 4 0 1.S CB 4 0 50UP Q l 3 1 4 Q N .UODE% QN RPII(BPs140 15-2SI5) .DC VCC 22 22 1 .PRXWT DC I(=) V ( 3 . 4 ) .ORIMIS YOpnoE .EIR)

I*.. BJT llODEL PMIIU1FPERG all

Fwra 4.71 Archivo de salida para el analisis con PSpice de la red de la figura 4.69

de la instruction, pero se omite en la secuencia operational. La instrucciivn .PRINT puede escribirse desputs para especificar las cantidades deseadas en el listado del arcbivo de salida.

El archivo de salida aparece en la figura 4.7 1 con la lista de parametros especificados del modelo y 10s niveles que se desean de salida. Tanto para Icq como para V 10s resultados

CE e obtenidos, utilizando PSpice, son una replica exacta con las soluciones del ejemplo 4.7. Esto es,lcG = 8.512E44=0.8512 mA y Vck = 1.220Et01 = 12.2 V.

AnSisis con el centro de disefio PSpice para Windows Con la misma tecnica descrita en el capitulo 2, la red de la figura 4.69 puede crearse sobre la pagina esquernatica como se muestra en la figura 4.72. El transistor y el capacitor no aparecen en redes anteriores, pero son pane de la biblioteca Get New Part. El capacitor se encuentra listado en la bibliotecaanalogslb y el transistor Q2N2222 en la biblioteca evalslb. Observese en evalslb que cuando se selecciona una pane, con el dispositivo apuntador (mouse), sobre el Q2N2222, aparece uns descripcion (Description) arriba de la selecci6n en la caja de dialog0 Get Part. Recuerde que 10s VIEWPOINT (puntos de vista) se establecen a1 elegir la opciivn

vcc _tL 22v2

02h2222 1.2588

Figura 4.72 Presentacidn esquemitica e de PSpice (Windows) de la figura 4.69.

4.13 Anidisis por computadora

desde la biblioteca specialslb. Cada VIEWPOINT se coloca con solo primir el b o t h iz- tf quierdo del dispositivo apuntador. Para terminar el proceso oprima el bo on derecho del apun-

tador. La comente del colector sera recogida por la opcion IPROBE de la biblioteca specialslb, como se muestra en la rama del colector de la red. Tome en cuenta que la comente que debe captarse se situe en el circulo mas cercano a la curva intema. porque tsta significa la escala de medicion.

En la figura 4.69 la beta del transistor es 140 y la coniente de saturation se ha inicializado en 2E-15A. Una vez en el esquema, al oprimir el simbolo del transistor (solo una vez) y te- cleando Edit, en la b m a de menli, apareceri una lista de opciones donde Model es una de ellas. Se elige Model y apareceri una caja de dialogo Edit Model. Como hnicamente estamos interesados en cambia la beta y establecer Is para esta red, se escoge Edit Instance Model (elegir modelo ejemplo). Entonces se proporciona una lista para el transistor Q2N2222 y pueden cambiarse Is (e Ise) a 2E-15 y Bf a 140. Una vez cambiados. se oprime OK y 10s parimetros de la red han sido modificados.

Es muy probable que lamayoriade 10s usuanos de Windows coloquen primer0 10s resistores, seguidos por el capacitor, transistor y la fuente de voltaje dc. Las lineas se captoran por lo general al final para completar la red. Sin embargo, el resultado de dicha secuencia es que 10s nodos tengan asignados valores numericos de acuerdo con la secuencia en que 10s elementos fueron capturados, y las probabilidades serin que no concuerden con el valor numCrico asignado a cada nodo en la figura 4.69. Sin embargo, las referencias de 10s nodos pueden cambiarse si se elige Analysis y luego Examine Netlist (examinar lista). Lo mejor seria prever que la inhoducci6n de un IPROBE requeriri de la introducci6n de un nodo adicional entre Vcc y la terminal del colector del transistor. En este caso el nodo adicional(5) fue asignado para asegurar que las referencias de 10s nodos Sean las mismas que la figura 4.69. Los nlimcros asignados podrin cambiarse con una secuencia insertldelete (insenariborrar) y registrar cuando se abandone la caja de dialogo.

Antes de simular el progama. debe estar seguro de que Probe Setup (inicializacion de la prueba) bajo Analysis no esti inicializada para ejecutar automaticamente Probe aesputs de la simulacion. Esto le ahormi tener que involucme con la respuesta de Probe antes de ver el archivo de salida. La respuesta de Probe se examinaxi en el capitulo 8 cuando se analice un sistema enac.lasimulac%n& lareddaraporresu1tade el archivo de salidade lafigura4.73 .El archivo de la figum 4.73 es una version cortada y pegada para permit3 una concentraci6n de 10s elementos mas importantes del archivo. ObsCrvese que la lista neta esquematica (Schematics Netlit) tiene las mismas referencias de nodos que la figura 4.69 para cada elemento, y que el transistor se encuenna hstado en la secuencia 3-1-4 (colector, base,emisor) como lo requiere la version DOS. Los pwimebos del modelo BJT (BJT MODELPARAMETERS) es un listado de 10s parimenos m& importantes que definen a1 transistor Q2N2222. Notese que IS es 2E-15 y BF (beta) es 140.

Se puede encontrar una description de todos 10s parametros listados en THE DESIGN CENTER Circuit Analysis Reference Manual (manual de referencia del anilisis de circuitos del Cenno de Diseiio) de MicroSim Colporation. Los niveles dc para 10s diferentes nodos (respecto a la tierra) son pane de la soluci6n de polarizaci6n en pequeiia seiial (Small Signal Bias Solution). El voltaje VcE del transistor es de 13.7580 V - 1.2588 V 12.5 V, que es casi igual a la soluci6n DOS. El siguiente listado incluye 10s distintos niveles de comente y voltaje de la red y sus parimetros como se definieron mediante el punto de operation resultante. ObsCmese que Ic es 0.824 mA comparado con 0.85 1 mA para el anilisis en DOS y que VBE es 0.688 V o aproximadamente 0.7 V como se desea. La beta dc es ahora 55 en lugar del 140 capturado y la beta de ac es 65, la cual sera utilizada para la respuesta en ac. El cambio no sucedi6 en la version DOS porque se pudo seleccionar un transistor npn sin tener que escoger un modelo en panicular. que tuviera todos sus parsmetros de definicion. En la version de evaluaci6n de PSpice para Windows uno debe elegir un transistor de la lista proporcionada y simplemente modificar 10s parimetros de definicion lo mejor posible. Los cambios adicionales se pudieron haber hecho para crear una similitud mis cercana, pero el detalle que se requiere va m h alla de las necesidades de este texto.

Obs6mese en el esquema de la figura 4.72 como 10s VIEWPORT e IPROBE reflejan 10s mismos resultados impresos en el arcnivo de salida. El uso adecuado de VIEWPORT e IPROBE eliminan la necesidad de estar preocupados acerca de las referencias nodales, porque 10s voltajes y las conientes pueden obsemarse diiectamente sobre el esquema despues de la simulaci6n.

Capitulo 4 Polarization en dc-&n

.... CIRCUIT DESCRIPTION ......................................................................... ..... ' SchmuksNltlin'

R-R? 0 Slri_OWI 3.9k R-RI SN_OWI IN-%XU 39k R-RC SN-0003 SSp005 IOk R-RE 0 IN-OOW 1.5k C-CE OIF;.OOW 5 0 S v-vcc SN-OWZ o cc nv QQl SN_W03 IN-0001 S N - W Q2NZ2-X v_V2 SN-OWZ SN_W05 0 ".' BJT MODU P A U M E T W ...................I...........*.*.........*.,........,.*,*...*.**....... .....

Q2NZW-x UDU

-~

W F 1.7 1TF 6 TR 46.91MOOE-09 XI5 1.5

SMALL SIGNAL BIAS SOLUllON TEMPUIANRE - 27 .W DEG C ......................................................................... ..... NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE

VOLTAGE SOURCE C U R R h m N&* CURRWI

V-VCt -1.338E-03 "_v2 8 2 4 2 W

TOTU POWERDISSIPATION ZWE.02 WAITS

''" BIWLARmCTION TRANSISTORS

-

VBC -1.l8EtOl VCE 1.25ElOl BETADC 5.SOE41 GM 3.18E-02 RPI ZMEU)) Rx I.MEIOI RO 1.ME45 CBE 5mE-11 C K 239E-12 CBX O.WE+OO

4.13 AnZilisis por computadora

---

Rgura 4.73 Archivo de salida para la red de la fisura 4.72.

203

BASIC El programa que se desarrollari con BASIC llevara a cab0 el mismo analidis que el otro listado, ira un paso adelante y permitira cambia la configuracion mediante la especificacion de un circuito abierto o un corto circuito para 10s pardmetros. Por ejemplo, si R, se hace igual a 1E30 ohms, se trata en esencia de un circuito abierto y que da por resultado una configuracion de polarizaci6n en emisor. Si RE se queda en cero ohms con R2 en 1E30 ohms, dari por resultado una configuracion de polarizacion fija. De esta manera. el rango de aplicaciones se expande y limita la biblioteca de programas necesarios para hacer el analisis en un area en particular.

En la tabla 4.2 aparece un resumen de las ecuaciones utilizadas junto con un resumen de las variables en la tabla 4.3. Un modulo de programa que empieza en la linea 10000 esta escrito en BASIC para realizar 10s calculos necesarios para el analisis en dc de la red de la figura 4.69. La linea 10010 calcula la resistencia de base equivalente de Thevenin de R, en paralelo con R,. La linea 10020 calcula el voltaje equivalente de Thevenin en la base. Luego se determina I, en la linea 10030 utilizando un voltaje base-emisor de 0.7 V. La linea 10040 pmeba para una condicion de carte, la que ocune si el valor de VT es menor que V,, = 0.7 V, en cuyo caso I, toma el valor de cero; de otra forma, I , permanece como se calcul6 en la linea 10030. Las lineas 10060 y 10070 calculan I, e IE. respectivamente.

TABLA 4.2 Eeuaciones y enunciados del programa para el TABLA 4.3 Variables para eeuaei6n y el modulo de cilculos de polarization de dc programa para el m6dulo de

cAlculos de wlarizaci6n de dc Ecuoci6n Enunciados porn el programa

Voriable en lo ecuaci6n Variable en el pmgramo

ETh - 0.7 la = IB = (VT - 07)I(RT + (BETA + I ) RE)

R, + (0 + l)R,

Ic = 61, IC = BETA * IB

I, = (0 + I)!, IE = ( B E T A + I ) ' 1B

Vs = IERE VE = 1E RE

V , = V , + 0.7 VB = VE + 0.7

Vc = V,, - IcR, VC = CC - IC RC

VcA = 'Jc - VE CE = VC - VE

CC

VT

IB

BE

BETA

RE

IC

1E

VE

La linea 10090 p ~ e b a la condicion de saturacion de un circuito, y establece Ic (e IE) con el valor de saturacion. De otra manera, los valores de % e I, permanecen como se calcularon previamente. Por tanto las lineas 10100 a 10120 calculan VE, V, y Vc, respectivamente. La linea 10130 calcula VcE y luego el m6dulo de programa regresa al programa principal.

El programa principal solicita la entrada de todos 10s datos adecuados del circuito, como el modulo 10000 para hacer 10s cilculos de polarizaci6n de dc. l o s pasos del programa principal para imprimir 10s resnltados se proporcionan en la figura 4.74. Una vez m b , obstwese la correspondencia que esta cerca de 10s resultados obtenidos antes para lCu y para VCEo.

Capitulo 4 Polarizacion en dc-BJT

10 R M r t a . * * * % * * * * * r * * r * * s t t * * * * * * * * l * + r * * r * * * *

20 REM 30 R W DC BIAS CALCULATIONS OF STANDARD CIRCUIT 40 REM 50 REH +~***t*etr+tt*+,r+ttttt*tt*-*t*ttt**i*tt**e*********

60 REH 100 PRINT 'This program calculates the dc bias* I l a PRINT "for a standard circuit as Shown in Eiaure 4.69."

190 INPUT 'VCC=":CC 200 PRINT 210 INPUT "Transistor beta=";BETA 220 PRINT 230 RPI Now do circuit calculations 240 GOSUa 10000 ~ ~ - -. 250 PRINT "The results of ic bias calculations are:" 260 PRINT 270 PRINT "Circuit currents:" 280 PRINT "IB=";IB*1000000! ;"uA" 290 PRINT "IC=";IC~lOOO;"~h" 300 PRINT "IE=*;IE*1000;"mA" 310 PRINT 320 PRINT "Circuit voltages:" 330 PRINT "VB=";VB;"valtsn 340 PRINT "VE="-VE-" , , volts" 350 PRINT "VC=";VC;"vo:tsm 360 PRINT "VCE=";CE;"voltsn 370 PRINT :PRINT 380 END 10000 R M Module to calculate dc bias of BJT circuit 10010 RT-Rl*(R2/(Rl+R2)) 10020 VT;.CC'(RZ I (Rl hR> l , . - , . 10030 IB-(VT-. 7) 1 (RT+(B~TA+~) +RE) 10040 REM Test for cutoff condition 10050 IF VTc=.7 TREN IB=O 10060 IC=BETA*IB 10070 IES(BETA+l) *IB 10080 REM Test,for saturation condition 10090 IF IC* (RC+RE) =CC ntEN IC=CC/ (RE+RC) : IE-IC 10100 VE=IE*RE 10110 VBcVEc.7 10120 vcscc-IC*RC 10130 CE-VC-VE 10140 RETURN

RUN This prcgram calculates the dc bias for a standard circuit as shown in Figure 4.69.

First, enter the following circuit data: RBI=? 39E3 RB2(use 1130 if 'open']=? 3.963 RE=? 1.5E3 Re=? 10E3

vcc=7 22

Transistor betas? 140

The results of dc bias calculations are:

Circuit currents: Ik= 6.045233 uA ICF ,8463327 mA

Circuit voltages: Vb= 1.978567 volts VE= 1.278567 volts VC= 13.53667 volts VCE= 12.25811 volts

Rgura 4.74 Programa BASIC para el anilisis de la red de la figura 4.69.

4.13 Anaisis por computadora

- p~

PROBLEMAS

I 1


5 4.3 Circuito de polarizacion fija

1. Para la configuraci6n de polarizaci6n fija de la figura 4.75. determine: /

Figura4.75 Problemas 1.4, 11, 47, 51, 52, 53, 56. 61.

2. Dada la informaci6n que aparece en la figura 4.76, calcule: "1 I,. b) R,. C) RB. dl VCE

3. Dada la informacihn que aparece en la figura 4.77, determine: a) Ir b) Vc,. c) 0. dl R,.

lJlE=4mA I Figura 4.77 Problema 3.

4. Encuenee la corriente de saturaci6n ( Icu,) para la configuration de polarizacihn fija de la figura 4.75.

* 5. Dadas las caractensticas del transistor BJT de la figura 4.78: a) Dibuje una recta de carga sobre las caracteristicas determinada porE= 21 V y R, = 3 kRpara

una configuraci6n de polaizacion fija. b) Escojaunpunto de operaci6n a Iamitad entre el cone y la saturation. Determine el valor deR,

para establecer el punto de operaci6n resultante. c) iCuiles son 10s valores resultantes de Ic, y de VCEn? d) iCuAl es el valor de 0 en el punto de opeiacih? e ) iCual es el valor de adefinido para el punto de operation? O iCuril es la coniente de saturacion (Ir,,, ) para el disefio? g) Dibuje la configuracihn resultante de polarizacion fija. h) iCual es la potencia dc disipada por el dispositivo en el punto de operacihn? i) ~ C u i l es la potencia proporcionada por V,,? j) Determine la potencia que 10s elementos resistivos disiparon a1 tomar la diferencia enue 10s

resultados de 10s incisos h e i.

ngura 4.78 Problemas 5. 10. 19, 35.36

.§ 4.4 Circuito de polarizacion estabilizado en emisor

6 . Para el circuito de polarizacion con emisor estabilizado de la figura 4.79, determine:

a) I , , . b) 1,: .

7. Con la informacian que proporciond ia figura 4.80, calcule: a) R-.

L

b) R,. C) R,.

2.4 kR 510kR

v c p= loo

'$0 - I

Figura 4.79 Problemas 6. 9. : I . 20.24. 48, 51. 54, 58. 62.

Figun 4.80 Problema 7.

d) vc,. e l V,.

8. Con la infomaci6n que ofrece la figura 4.81, determine: 2.7 kn a) P. bl vcc. C) RB.

9. Calcule la comente de saturation para la red de la fi, _ % ours 4.79.

" 10. pola1izaci6n Usando las caractensticas en emisor si se de define la figura un punto 4.78, Q determine en Ice = 4 lo mA siguiente y VcE, = para 10 V. una configuration de 2 0 ! ' A ~ 1 ~ ~ . 3 v 2.1 \r p

a) R c s i V c c = 2 4 V y R E = I . 2 k R . 0.68 kR b) p e n el punto de operaci6n. c) R,. - d) La potencia disipada por el transistor. el La potencia disipada por el resistor Rc. n g u n 4.81 Problema 8.

Problemas 207

* 11. a) Determine I, y VCE para la red de la figura 4.75. b) Cambie fl a 135 y calcule el nuevo valor de I, y V,,para la red de la figura 4.75. c) Determine la magnitud del porcentaje de cambio en I, y Vcf, utilizando las siguientes ecuaciones:

d) Determine Icy VCE para la red de la figura 4.79. e) Cambie P a 150 y determine el nuevo valor de 1, y V,, para la red de la figura 4.79. f) Determine la magnituddel porcentaje de cambio enl, y VcEusando las siguientes ecuaciones:

g) En cada una de las ecuaciones anteriores. la mamitud de 0 se increment6 en "11 50%. Compare el porcentaje de cambio en I, y Vo para cada configuraci6n y comente sobre cuil parece ser menos sensible a los cambios en P.

3 4.5 Polarizacibn por divisor de voltaje

12. Para la configuraci6n de polaizaci6n par divisor de voltaje de la figura 4.82. determine: a) 1 , ~ .

13. Con la informaci6n que ofrece la figura 4.83. determine:

a) I,. b) V,.

14. Con la informaci6n proporcionada en la figura 4.84. determine:

a) 1,. b) V p

F i r a 4.82 Problemas 12,15,18, 20.24, 49, 51,52,55,59,63. Figura 4.83 Problema 13 Figura 4.84 Problema 14

208 Capihdo 4 Polarizacibn en dc-BJT

15. Determine la corriente de saturaci6n (I,,., ) para la red de la figura 4.82.

* 16. Determine para la siguiente configuracih de divisor de voltaje de la figura 4.85 utilizando la aproximacih. si se satisface la condici6n establecida por la ecuacion (4.33). a) lc. b) VcL. c) I , . d) V,. e) v,.

* 17. Repita el problema 16 empleando el sistema exacto (ThCvenin) y compare las soluciones. Bash- dose en los resultados. Les el sistema aproximado una tecnica vrilida de analisis si la ecuaci6n (4.33) esrd sarisfecha?

18. a) Determine I,<, , VcEQ e I,, para la red del problema 12 (figura 4.82) con el metodo aproximado aunque la condici6n establecida por la ecuacidn (4.33) no este satisfecha.

b) Determine I,,,. VcEe e I, utilizando el metodo exacto.

c) Compare las Soluciones ;comeme sobre si la diferencia es lo suficientemente grande como para requerir el respaldo de la ecuaci6n (4.33) cuando se determine que metodo debe utilizarse.

* 19. a) Con las caracterkticas de la figura 4.78. determine Rc y RE para La red del divisor de voltaje que tiene un punto Q de Ice = 5 mA y VcEo = 8 V. Utilice Vcc = 24 V y Rc = 3R,.

b) Encuentre V,. C) Determine VB. d) Encuenve R? si R, = 24 kR suponiendo que PR, > IOR,. e) Calcule Pen el punto Q. n Pmebe la ecuacion (4.33) y observese si la suposicion del inciso d es corrects.

* 20. a) Determine lc y VcE para la red de la figura 4.82. b) Cambie P a 120 (50% de incremento) y determine los nuevos valores de lc y Vo para la red de

la figura 4.82. c) Determine lamag~ituddel porcentaje de cambioen lc y VcEutilizando las sigientes ecuaciones:

d) Compare la soluci6n del inciso c con las soluciones que se obtuvieron para c y f del problema 11. Si no se llevo a cabo, observense las soluciones proporcionadas en el apendice E.

e) Basandose en 10s resultados del inciso d, jcual configuration es menos sensible a las vaiaciones en pl

* 21. I Repita 10s incisos a a e del problema 20 para la red de la figwa 4.85. Cambie P a 180 en el inciso b.

I1 conclusiones generales se pueden hacer respecto alas redes en las cuales se satisface la condici6n PRE > ]ORz y las canudades I, y VCE deben resolverse en respuesta a un carnbio en f l

Figura 4.85 Problemas 16. 17. 21

5 4.6 Polarization de dc por retroalientacion de voltaje 0.51 m

22. Para la configuraci6n de retroalimentacion del colector de la figura 4.86, determine:

a) I*. b) I,. ci v,.

23. Para la configuraci6n de retroalimentaci6n de voltaje de la figura 4.81, calcule: 6.2 kCL

a) 1,. b) V,.

470 kQ

ci v,. d) v c r

p= 1w

Problemas

* F W r a 4.88 Problema 24.

* 24. a) Determine 1, y VcE para l a red de la figura 4.88. b) Cambie p a I35 (50% de incremento) y calcule 10s nuevos niveles de 1, y Vcr C) Resuelva la magnitud del porcentaje de cambio en lc y V,, usando las siguientes ecuaciones:

!

d) Compare los resultados del inciso c con las soluciones de 10s problemas I I c. 11 f y 20 c. iC6mo se compara la red de retroalimentaci6n del colector en funcih de las otras configuraciones respecto a la sensibilidad a los cambios en

25. Determine el rango de posibles valores para Vc para la red de la figura 4.89 empletndo el potenci6metro de I-MQ.

* 26. Dado V, = 4 V para la red de la figura 4.90, resuelva: a) v,. b) lc. c) vc. d) VCr e) 1,. n p.

Figura 4.89 Problema 25

5 4.7 Diversas configuraciones de polarization

27. Con Vc = 8 V para la red de la figura 4.91, determine: a) 18. b) I,. C) P. d) vcc

* 28. Para la red de la figura 4.92, calcule: a) 1,. b) 1,. p c16V


Figura 4.91 Problema 27. d -12" 210 Capitulo 4 Polarization en dc-LUT


* 29. Para la red de la figura 4.93, especifique:

a) I,. b) I,. 0 v,.

"CE'

* 30. Determine el nivel de Vc e IE para la red de la figura 4.94.

* 31. Para la red de la figura 4.95. detemline: a) I,. b) V,. C) V C f .

I -18\


b - 6 v d l o b

Fxgura 4.94 Problema 30. Figura 4.95 Problema 31

5 4.8 Operaciones de diseno

32. Calcule R, y R, para una configuraci6n de polanzaci6n fija si V,, = 12 V. P = 80 e Ice = 2.5 mA con Vo = 6 V. Utilice valores estandar.

33. Diserie una red con estabilizacion en emisor a Ice = +I,,, y V,," = iV,,. Utilice V,, = 20 V. I<,, = 10 mA. p= 120 y R, = 4R,. Utilice 10s valores estandar.

34. Diserie una red de polarizaci6n par divisor de voltaje utilizando una fuente de 24 V, un transistor con una beta de 110, y un punto de operacion de I,', = 4 mA y VEC, = 8 V Elija VE = $V,,. Utilice valores estandar.

* 35. Con las caracteristicas de la fisura 4.78. diserie una configuration de divisor de voltaje que tenga un nivel de saturacion de 10 mA. y un punto Q a la mitad entre el coney la saturacion. La fuente que est i disponible es de 28 V y V, y debe ser un quinto de Vc,. La condicion establecida par la ecuaci6n (4.33) tambitn debe cumplirse para ofrecer un alto factor de estabilidad. Utilice los valores estandar.

5 4.9 Redes de conmutacion de transistores

* 36. Con las caracteristicas de la figura 4.78, determine la apanencia de la forma de onda de salidapara la red de la figura 4.96. Incluya 10s efectos de V ,,., y determine I,, I #-,, e %,, cuando V, = 10 V. Derennine la resistencia colector a emisor en saturaci6n y en cone.

* 37. Diseiie el inversor a transistor de la figura 4.97 para operar con una corriente de saturacion de 8 mA empleando un transistor con una beta de 100. Utilice un nivel de I, igual a1 120% de I, y

m,,

valores estindar de resistores. p iov

2.4 kR t.. 1 , '1 1 ,

figurn 4.96 Problema 36.

5 v

y qva b= loo

o v . - F q n 4.97 Problema 37.

Problemas

38. a) Con las caracteristicas de la figura 3 . 2 3 ~ . determine t y bnpadO para una comente de 2 rnA. ObsCrvese c6mo se utilizan las escalas logaritmicas y la posible necesidad de referirse a la secci6n 11.2.

b) Repita el inciso a para una comente de 10 mA. iC6mo han cambiado fcnCcndido y fapapado con el increment0 de comente del colector?

C) Dibuje para 10s incisos a y b la forma de onda del pulso de la figura 4.56 y c&pare 10s resultados.

§ 4.10 Tecnicas para la localization de fallas

* 39. Todas las mediciones de lafigura4.98 revelan que la red no est* funcionando de manera adecuada. Enliste las posibles razones para las mediciones que se obtuvieron.

+ (a)

. . Figura 4.98 Problema 39.

* 40. Las rnediciones que aparecen en la figura 4.99 revelan que las redes no e s t h operando adecuadamente. Sea especifico al describir por qut 10s niveles reflejan un problema en el comportamiento esperado de la red. En otras palabras, 10s niveles obtenidos seiialan un problema muy especifico en cada caso.

Figma 4.99 Problerna 40.

b=5kR 41. Para el circuit0 de la figura 4.100: a) iSe incrernenta o disminuye Vc si R, aumentb? b) iSe incrernenta o disminuye Ic si P se incrernenta? - C) iQut sucede con la comente de saturaci6n si paumenta? d) iSe incrernenta o disminuye la comente del colector si Vcc se disminuye?

figura 4.100 Problerna 41. e) iQue sucede a VcE si el transistor se reemplaza con uno con una P rn8s pequefia?

42. Conteste las siguientes preguntas acerca del circuito de la figura4.101. a) iQuC le sucede a1 voltaje Vc si el transistor se reemplazacon unoque tenpaun mayor valor de p b) iQu6 le pasa al voltaje VCE si la terminal de tierra del resistor R se abre (no se conecta a la

8: tierra)?

c) ;Que le sucede a Ic si el voltaje de la fuente es bajo? d) ~ Q u e voltaje VcE debe ocumr si launion del msistorbase-emisorfallaal convelfirseen abiera? e) i Q u t voltaje VcE debe resultar si la union del transistor base-ernisor falla al convenirse en

cono circuito?

4 1 I Figura 4.101 Problema 42.

43. Conteste las siguientes preguntas acerca del circuito de la tigura 4.102. a) iQu6 le sucede al voltaje Vc si el resistor R, se abre? b) ~ Q u e le pasa al voltaje Vo si p se increments debido a la temperatura? c) iC6mo se vetd afectado V, cuando se reemplace el resistor de colector con uno cuya resistencia

esta en el extrerno inferior del ranpo de tolerancia? d) Si !a conexion del colector del transistor se abre, iquC le pasara a VE? e) iQuC puede rnotivar que VcE tome el valor de cerca de 18 V?

3 4.11 Transistores pnp

44. Calcule Vc, VcE e Ic para la red de la figurn 4.103

45. Determine Vc e I , para la red de la figura 4.104.

46. Determine It y Vc para la red de la figura 4.105.

+ Figun 4.102 Problema 43.

i- "c

Flgura4.103 Problema44. F i n 4.104 Problema 45. F i 4.105 Problema 46.

Problemas

3 4.12 Estabilizacion de la polarization

47. Determine lo siguiente para la red de la figura 4.75. a) S(lc0). b) SW,,). C) S(B) utilizando T, como la temperatura en la que 10s valores de 10s parimetros &tin especifi-

cados y P(T,) como el 25% mayor que P(T,). d) Determine eicambio neto en I, si resulta un cambio en las condiciones de operation con un incre-

mento de ic0 de 0 2 &A a 10 &A, una caida de VBE de 0.7 V a 0.5 V y un incremento de Pdel25%.

* 48. Para la red de la figura 4.79, determine: a) SU,,). b) S(VBE). c) S(P) utilizando TI como la temperatura en la cual 10s valores de 10s parimetros estan especifi-

cados y P(T2) como el 25% mayor que P(T,). d) Determine el cambio net0 en 1, si resulta un cambio en las condiciones de operaci6n con un

incremento del,, de 0.2 pA a 10 pA, una caida de V,, de 0.7 V a 0.5 V y un incremento de P del25%.

* 49. Para la red de la figura 4.82. determine: a) S(lco). b) S(VBE): c) S(P) utlllzando TI como la temperatura en la que 10s valores de 10s parametros estin especifi-

cados y P(T2) como el 25% mayor que P(T,). d) Determine el cambio neto en I, si resulta un cambio en las condiciones de operaci6n con un

incremento de I,, de 0.2 pA a 10 pA, una caida de V,, de 0.7 V a 0.5 V y un incremento de P del25%.

* 50. Para la red de la figura 4.9 I , determine: a) S(Ico). b) s(VBE); ; C) S(P) ut~llzando TI como la temperatura en la cual 10s valores de los paramenos estan especifi-

cados y KT2) como el 25% mayor que P(T,). d) Determine el cambio neto en I , si resulta un cambio en las condiciones de operaci6n con un

incremento de I,, de 0.2 pA a 10 MA, una caida de VnE de 0.7 V a 0.5 V y un incremento de Pdel25%.

* 51. Compare 10s valores relatives de la estabilidad para 10s problemas 47 a1 50. LC: resultados para 10s ejercicios 47 y 49 pueden encontrarse en el ap4ndice E. iSe pueden derivar algunas conclusiones generales a partir de 10s resultados?

* 52. a) Compare 10s niveles de estabilidad para la configuration de polarizaci6n fija del problema 47 b) Compare 10s niveles de estabilidad para la configuraci6n de divisor de voltaje del problema 49. c) ~Cuales factores de 10s inciso a y b parecen tener mayor influencia sobre la estabilidad del

sistema, o no existe un patr6n general sobre 10s resultados?

§ 4.13 Anidisis por computadora

53. Lleve a cabo un d s i s PSpice (veni6n DOS) de la red de la f i f i ~ 4 . 7 5 . Esto es, determine lc. VcE e I,.

54. Repita el problema 53 para la red de la figura 4.79.



57. Repita un anilisis PSpice (versi6n Windows) para la red de la figura 4.75.




61. Desarrolle un anilisis de la red de la figura 4.75 utilizando BASIC. Es decir, determine I,, VcE e I,.




'Los asteriscos indican uroblemas mas dificiles.

Transistores de efecto de campo 5

El transistor de efecto de campo (FET) (por las siglas en inglb de Field Effect Transistor) es un dispositivo de tres terminales que se utiliza para aplicaciones diversas que se asemejan, en una gran proporcion. a las del transistor BJT descrito en 10s capitulos 3 y 4. Aunque enisten importantes diferencias entre los dos tipos de dispositivos, tarnbiines cierto que tienen muchas similitudes que se presentaran a continuacion.

La diferencia bisica entre los dos tipos de transistores es el hecho de que el transistor BJT es un dispositivo controlado por corrienre como se describe en la figura 5.1 a. mientras que el transistor JFET es un dispositivo controladopor voltaje como se muestra en la figura 5 .lb. En otras palabras. la coniente lc de la figura 5.la es una funcion directa del nivel de 1,. Para el FET la comente I,, sera una funcih del voltaje VG, aplicado al circuito de entrada corno se muestra en la figura 5.lb. En cada caso, la coniente del circuito de salida esta controlado par un parametro del circuito de entrada, en un caso se trata de un nivel de comente y en el otro de un voltaje aplicado.

! - 1 F i n 5.1 Amplificadores controlados por a) corriente y

(a) (b) b) voltaje.

De la misma manera que existen transistores bipolares npn y pnp, hay transistores de efecto de campo de canal-n y canal-p. Sin embargo, es importante considerar que el transistor BJT es un dispositivo bipolar; el prefijo bi indica que el nivel de conduccion es una funcian de dos ponadores de carga, 10s electrones y 10s huecos. El FET es un dispositivo unipolar que depende linicamente de la conduccion o bien, de electrones (canal-n) o de huecos (canal-p).

El tinnino "efecto de campo" en el nornbre seleccionado merece cierta explicacian. Toda la gente conoce la capacidad de un iman permanente para atraer limaduras de metal hacia el iman sin la necesidad de un contact0 real. El campo magnitico del iman permanente envuelve las limaduras y las atrae a1 imin por media de un esfuerzo par p m e de las lineas de flujo magnetic0 con objeto de que sean lo mas conas posibles. Para el FET un campo el2ctrico se

Los doctores Ian Munro Ross y G. C. Dacey desarrollaron juntos en 1955 un procedimiento experimental para medir las caracteristicas de un transistor de efecto de campo. (Cortesia de AT&T Archives.)

Ian Munro Ross El doctor Ross naci6 en Southport, lnglaterra PhD Gonville and Caius College, Cambridge University Presidente ernerito de AT&T Bell Labs Socio de IEEE. Miembro de la National Science Board Presidente del National Advisory Committee on Semiconductors

G. C. Dacey El doctor Dacey nacio en Chicago, Illinois PhD California Institute of

establece mediante las cargas presentes que controlarin la trayectoria de conducci6n del circuito de salida, sin la necesidad de un contacto directo entre las cantidades controladoras y controladas.

Existe una tendencia natural cuando se presenta un segundo dispositivo con un rango de aplicaciones similar a uno que se dio a conocer previamente, para comparar algunas de las . caractensticas generales de cada uno. Uno de 10s rasgos mas importantes del FET es una gran impedancia de entrada. A un nivel desde 1 a varios cientos de megaohms excee por mucho 10s niveles tipicos de resistencia de entrada de las configuraciones con transistor BJT, un punto muy importante en el disefio de amplificadores lineales de ac. Por otro lado, el transistor BIT tiene una sensibilidad mucho mis alta a 10s cambios en la seiial aplicada; es decir, la variation en la comente de salida es obviamente mucho mayor para el BJT, que la que produce en el FET para el mismo cambio de voltaje aplicado. Poresta razon, las ganancias normales de voltaje en ac para 10s amplificadores a BIT son mucho mayores que para 10s FET. En general, 10s FET son m h estables a la temperatura que 10s BIT, y 10s primeros son por lo general mas pequeiios en constmcci6n que 10s BJT,lo cuallos hace mucho mas utiles en 10s circuitos inzegrados (IC) (por las siglas en inglis de, Integrated Circuits). Sin embargo, las caractensticas de consuuc- ci6n de algunos FET 10s pueden hacer miis sensibles a1 manejo que 10s BJT.

En este capitulo se presentaran dos tipos de FET: el transistor de efecto de campo de unibn (JFET) (por las siglas en ingles de, Junction Field Effecr Transistor) y el transistor de efecto de campo metal-bxido-semiconductor (MOSFET) (por las siglas en inglks de Meral-Oxide- emi icon duct or Field Effect Transistor). La categoria MOS%T se desglosa despues en 10s tipos decremental e incremental, 10s mismos que describiremos. El transistor MOSFET se ha convertido en uno de 10s dispositivos m b importantes en el diseiio y consuuccion de 10s circuitos integrados paralas computadoras digitales. Su estabilidad termica y otras caractensticas generales lo hacen rnuy popular en el diseiio de circuitos para computadoras. Sin embargo, como elemento discreto en un encapsulado tipico de sombrero alto, se debe manipular con cuidado (tema que se analizara en una seccion posterior).

Una vez que se hayan presentado la construcci6n y las caractensticas del FET. 10s arreglos de polarizaci6n se cubriran en el capitulo 6. El analisis que se desarroll6 en el capitulo 4 utilizandotransistores BJT sera muy 6til para derivar las ecuaciones importantes y para el entendimiento de 10s resultados obtenidos para 10s circuitos a FET.

Como se indic6 anterionnente, el JFET es un dispositivo de tres terminales, con una terminal capaz de controlar la comente de las otras dos. En el analisis del transistor BJT se utilizo el transistor npn a traves de la mayor parte de las secciones de anilisis y disefio; tambien se dedicd so10 una secci6n al impacto del uso del transistorpnp. Para el transistor J E T , el dispositivo de canal-n apareceri como el dispositivo importante y se dedican pha fos y secciones a1 imoacto del uso de un JFET de canal-o.

Technology Director de Solid State La consuuccion bisica del JFET de canal-n se muestra en la figura 5.2. Observese que la Elertronncs Research d? mayor parte de la estructura es del material de tipo-n que forma el canal entre las capas interio- -~ ........ ~~ ~ ~~~~~~ - -

Bell Labs res del material de tipo p. La parte superior del canal de tipo n se encuentra conectada por Vicepresidente de rnedio de un contact0 dhmico a la terminal referida como el drenaje (D), mientras que el Investigation en Sandia extremo inferior del mismo material se conecta por medio de un contacto 6hmico a una termi- Corporation Miembro de IRE, Tau Beta nal referida como lafuente (S) (por su sigla en ingles, Source). Los dos materiales de tipo p se

Pi. Eta Kappa Nu encuentran conectados entre si y tambikn a una terminal de compuerta (G) (por la sigla en inglts de, Gate). Por tanto, el drenaje y la fuente se hallan conectadas a 10s extremos del canal de tipo n y la entrada a las dos capas de material tipo p . Durante la ausencia de cualesquiera potenciales aplicados el JFET tiene dos uniones p-n bajo condiciones sin polarizacion. El resultado es una regi6n de agotamiento en cada union, como se mUeSha en la figura 5.2, la cual se asemeja a la region de un diodo sin polarizaci6n. Recuerde tambien que la region de agotamiento es aquella que no presenta portadores libres y es, por tanto, incapaz de soportar la conduction a travis de la region.

Capitulo 5 Transistores de efecto de campo

a Elgum 5.2 Transistor de efecto de campo Fucntc (5) de uninn (JFET).

En raras ocasiones son perfectas las analogias y a veces pueden causar confusiones; sin Fuente

embargo. la analofia del azua de la figura 5.3 proporciona cierto sentido sobre el control del JFET a t18.vis de la terminal de compuerta y acerca de lo adecuado de la terminologia aplicada a las terminales del dispositivo. La fuente de la presion del agua se parece a1 voltaje aplicado Compue"d

desde el drenaje a la fuente que estableceri un flujo de agua (electrones). a travis de la llave (fuente). La "compuerta", mediante una seiial aplicada (potencial). controla el flujo de agua (carga) hacia el "drenaje" . Las terminales del drenaje y de la fuente se encuentran en 10s extremos opuestos del canal-n como en la figura 5.2 porque la terminologia esta definida para el flujo de electrones. Figurn 5.3 Analogia hidreiulica

para el mecanismo de control del V,, = 0 V, VDs algfin valor positivo JFET.

En la figura 5.3 se ha aplicado un voltaje positivo VDs a traves del canal, y la enhada se conecti, directamente a la fuente con objeto de establecer la condici6n VGS = 0 V. El resultado es que la compuerta y la fuente tienen el mismo potencial y una region de afotamiento en el extrerno inferior de cada material-p similar a la distribucion de la condici6n de sin polarization de la figura 5.2. En el instante en que se aplica el voltaje VDD (= VDJ. 10s electrones serin atraidos a ia terminal del drenaje, estableciendose la comente convencional ID con la direction definida de la figura 5.4. La trayectoria del flujo de carga revela con claridad que las conientes de drenaje y fuente son equivalentes ( I , = I,). Bajo las condiciones que aparecen en la figura 5.4, e! flujo de caTa se encuentra relativamente sin ninguna restriction y so10 lo limita la resistencia del canal-n entre el drenaje y la fuente.

Eigura 5.4 JFET en V , = 0 V y - v,,>ov.

Es importante obsewar que la region de agotamiento es mas amplia cerca de la parte +$ ,) - + 7 ,,

010n se superior de ambos materiales de tip0 p . La razon por el cambio de tamaiio de la re,' '

describe mejor por medio de la ayuda de la figura 5.5. Suponiendo una resistencia uniforme en el canal-n, la resistencia del canal se puede desglosar en las divisiones que aparecen en la

, - I 5 V figura 5.5. La comente I, estableceri 10s niveles de voltaje a traves del canal que se indican en

0 la misma figura. El resultado es que la region superior del material de tipo p estara polarizada

+ P- I \ ! + IV ili - - de manera inversa con cerca de 1.5 V, con la region inferior polarizada en forma inversa linica- I<, = 0 .A - 0.5 \ mente con 0.5 V Recuerde a partir de la discusirin de la operation del diodo. que mientras

+ 0.5 \. - mayor es la polarization inversa aplicada, mas ancha es la region de agotamiento. de ahi que la distribucion de la region de agotamiento es como se muestra en la figura 5.5. El W o de que

o v la union p-n est i polarizada de forma inversa a traves de toda la longitud del canal ocasiona - una corriente en la entrada de cero amperes como se muestra en la misma figura. El hecho de que 1, = 0 A es una caractenstica importante del JFET. Figura 5.5 Potenciales variables

de polarizacihn inversa a traves de En cuanto el voltaje VDs se incrementa desde 0 a unos cuantos volts, la corriente aumenta la unihn p-n de "n JFET de canal-n. como lo determina la ley de Ohm y la grafica de I, en funcion de VDs aparece de acuerdo con

la figura 5.6. La relativa rectitud de la grifica indica que para la region de valores pequerios de VIl,, la resistencia es en esencia constante. Cuando VDs se eleva y se acerca al nivel referido como V, en la figura 5.6, las regiones de agotamiento de la figura 5.4 se harin mas amplias, ocasionando una reduccidn notable en el ancho del canal. La trayectoria de conduccion reducida causa que se incremente la resistencia, lo que ocasiona la curva en la grifica 5.6. Mientras mis horizontal es la curva, mayor la resistencia, lo que sugiere que la resistencia esta alcanzan- do un nlimero “infinite" de ohms en la region horizontal. Si VDs se eleva a un nivel donde parece que las dos regiones de agotamiento se "tocan". como se muestra en la figura 5.7, resultara una condition referida como esrrechamienro. A1 nivel de VDs que establece esta con- dieion se le conoce como volraje de esrrechamienro y se denomina como Vp (por su s igh en ingles. Pinch-om. como se muestra en la figura 5.6. En realidad. el termino "estrechamiento" es un nombre inapropiado que sugiere que la coniente I, se detiene y que cae a 0 A. Sin embargo, como lo muestra la figura 5.6, este dificilmente es el caso, porque ID mantiene un nivel de saturacion definido como loss en la figura 5.6. En realidad. aun existe un pequeiio canal con unacomente de densidad muy alta. El hecho de que /,no caiga con el estrechamiento y mantenga el nivel de saturacion indicado en la figura 5.6 se verifica con el siguiente hecho: la ausencia de una col~iente de drenaje eliminaria la posibilidad de niveles de potencial diferentes a traves del canal del material-n con objeto de establecer 10s niveles variantes de polarizacion inversa a lo largo de la union p-n. El resultado seria una perdida de la distribuci6n de la region de agotamiento que motivo el estrechamiento inicial.

218 Capihllo 5 Transistores de efecto de campo

+ I, D

Esrrechamienro

G 0 vo3 = V p

+

vGs=OV

-

- -

Rcrisrcncrn dsi c ~ r a l - i i " S -

- - - Rgura 5.6 ID en iuncihn VDspara VCCC = 0 V. Figura5.7 Estrechamiento (Vcs = OV, Vm= VJ.

Mientras VDs se incremente mas alli de V,. la region del encuentro cercano entre las dos regiones de agotamiento increments su longitud a lo largo del canal, pero el nivel de ID permanece esencialmente constante. Por tanto, una vez que VD,> V,, el JFET tiene ias caractensticas de una fuente de comente. Como se muestra en la figura 5.8, la comente esta fija en ID = IDss, ID = f ~ s , 4 V o ~ . +

Caiga per0 el voltaje VDs (para aquellos niveles > V,) esta determinado por la carga aplicada.

La elecci6n de !a notacion lDss se deriva del hecho de que es la corriente del Drenaje a la fuente (por la sigla en inglis de. Source) con una conexion de con0 circuit0 (por la sigla en inglis de, %on) de la entrada a la fuente. Mientras continua la investigation de las caracteris-

L ticas del dispositivo. tenemos que: Figura 5.8 Fuente de corriente

equivalente para V, = OV, V,, > V , IDS, es la corriente maxima de drenaje para un JFET y esta definida mediante las condicionas VGS = 0 V y VDS > 1, V P 1 . Obsemese en la figura 5.6 que V,, = 0 V para toda la curva. Los siguientes pirrafos

describen la manera en que las caractensticas de la figura 5.6 resultan afectadas por 10s cambios en el nivel de VGs.

El voltaje de la compuena a la fuente denotado por VGS es el voltaje que controla a1 JFET. Asi como se establecieron varias curvas para Ic en funcion de V,, para diferentes niveles de I, y para el transistor BJT. se pueden desarrollar curvas de I D en funcion de Vm para varios niveles de VGS para el JFET. Para el dispositivo de canal-n el voltaje de control VGS se hace mas y mas negativo a partir de su nivel VGS = 0 V. ES decir, la terminal de la compuerta se hace a niveles de potencial m8s y mas bajos en comparacion con la fuente.

En la figura 5.9 se aplica un voltaje negativo de -I V entre las terminales de la compuerta y la fuente para un nivel bajo de VD,. El efecto del VGs aplicado de polaridad negativa es el de establecer regiones de agotamiento similares a !as que se obtuvieron con VGS = 0 V. per0 a niveles menores de VD,. Por tanto, el resultado de aplicar una polarization negativa en la compuerta es alcanzar un nivel de saturacion a un nivel menor de Vos como se muestra en la figura 5.10 para V,, = -1 V. El nivel resultante de saturacion para I, se ha reducido y de hecho continuara reduciendose mientras V,, se hace todavfa mas negativo. O b d ~ e s e tambien en la figura 5.10 la manera en que el voltaje de estrechamiento continua cayendo en una trayectoria parabolica conforme VGS se hace mas negativo. Eventualmente. cuando VGS= -Vp, V sera lo cs suficientemente negativo como para establecer un nivel de saturacion que sera en esencla 0 mA, por otro lado. para todos los propositos practices el dispositivo ha sido "apagado". En resumen:

-

Figura 5.9 AplicaciBn de un voltaje - negativo a la entrada de un JFET.

5.2 Construction y caracteristicas de 10s JFET

I I D (ImA) Ubicaci"" de lor vaiorer de estrechamtenro +

I Regi"n de saruracidn Reqi6n ,

* - - . -. --. . . . ..

"P

0 8 5 10 I S ?0 v,>, = 'V I

V , (para V,, = 0 V)

Fmm 5.10 Caracteristicas del JFET de canal-n con I,, = 8 mA y V p = -4 V.

El nivel de VGS que da por resultado ID = 0 mA se encuentra dejinido por VGS = VP , siendo V , un voltaje negefivo para 10s disposih'vos de canal-n y uu voltaje positivo para 10s JFET de canal-p.

En la mayor pane de las hojas de especificaciones, el voltaje de estrechamiento se encuentra especificado coma VGS(apagado, en vez de Vp. MBs adelante, en este capitulo se revisari una hoja de especificaciones cuando hayan sido presentados 10s elementos hasicos mBs importantes. La regidn a la derecha del estrechamiento en la figura 5.10 es la region empleada normalmente en 10s amplificadores lineales (amplificadores con una minima distorsion de la seiial aplicada), y se le refiere como la regidn de corriente constante, saturacibn o regibn de amplificacibn lineal.

Resistor controlado por voltaje La regi6n a la izquierda del estrechamiento en la figura 5.10 es conocida como la regibn bhmica o de resistencia controlada por voltaje. En esta region al JFET se le usa en realidad como un resistor variable (posiblemente para un sistema de control de ganancia automatics) cuya resistencia se encuentra controlada par media del voltaje de la compuerta a la fuente. Observese en la figura 5.10 que la pendiente para cada curva, y por tanto la resistencia del dispositivo entre el drenaje y la fuente para VDs < V p , es una funcion del voltaje aplicado V,,. Mientras I / , , se convierte en mas negativo, la pendiente de cada curva se hace mBs horizontal, correspondien- do a un nivel creciente de resistencia. La siguiente ecuacidn ofrecera una buena y primera aproximaci6n del nivel de resistencia en tCrminos del voltaje aplicado V,,.

doilde re es la resistencia con VGS = 0 V y rd es la resistencia en un nivel particular de VGs. Para un JFET de canal-n con ro igual a 10 kR (V,, = 0 V, Vp = 4 V), la ecuacion (5 .I) d a d

par resultado 40 kR en VGs = -3 V.

El JFET de canal-p esta constmido exactamente de la misma manera que el dispositivo de canal-n de la figura 5.2 con una inversion de 10s matenales tipo p y tipo n. como se muestra en la figura 5.11.


h Figura 5.1 1. JFET de canal-p.

Las direcciones de comente definidas estan invertidas, como las polaridades reales para 10s voltajes V,, y VDs. Para el dispositivo de canal-p, Cste sera estrechado mediante voltajes crecientes positivos de la compuerta a la fuente. y la notacion de doble subindice para VDS, por tanto. dara como resultado voltajes negativos para VDs sobre las caractensticas de la figura 5.12. la cual tiene una iDss de 6 mA y un voltaje de estrechamiento de VGS = +6 V. NO se debe confundir por el signo de menos para V,;. 6ste simplemente indica que la fuente se encuentra a un potencial mayor que el drenaje.

Figurn 5.12 Caracteristicas del JFET de canal-p con Im = 6 mA y Vp = +6 V

Se observa en 10s niveles altos de VDs que las curvas suben repentinamente a niveles que parecen ilimitados. El crecimiento vertical es una indication de que ha sucedido una ruptura y que la comente a traves del canal (en la misma direcci6n en que normalmente se encuentra) ahora esti limitada linicamente por el circuit0 extemo. Aunque no aparece en la figura 5.10 para el dispositivo de canal-n, sucede para el canal-n cuando se aplica suficiente voltaje. Esta region puede evitarse si el nivel de VDS,n,,i. de las hojas de especificaciones, y el disefio es tal, que en nivel real de VDs es menor que el valor maxim0 para todos 10s valores de Vcs.

5.2 Construction y caractensticas de 10s JFEI

Simbolos Los simbolos graficos para 10s JFET de canal-n y de canal-p se presentan en la figura 5.13. Obs6mese que la flecha se encuenua apuntando hacia adentro para el d i s p o v o de canal-n de la figura 5.13a, con objeto de representar la direcci611 en la cual fluina I , si la union p-n tuviera polarizaci6n directa. La unica diferencia en el simbolo es la direccion de la flecha para el dispositivo de canal-p (figura 5.13b).

S F~gura 5.13 Simbolos del JFET: a)

(b) d e canal-n; b) de canal-P.

Resumen Una cantidad importante de parimetros y relaciones se presentaron en esta seccion. Otros, cuya referencia sera frecuente en el analisis de este capitulo, as< como en el siguiente para 10s JFET de canal-n, se describen a coutinuacion:

La corriente mbrima se encuentra definida coma I,,, y ocurre clrando Vm = 0 V y VDs 2 1 V p 1 como se muestra en lafigura 5.14~.

Para 10s voltajes de la compueaa a la fuente VGS menores que (mhs negativos que) el nivel de estrechamiento, la corriente de drenaje es igual a 0 A (ID = 0 A), como aparece en lafigura 5.14b.

Para todos 10s uiveles de VGS entre 0 V y el nivel de estrechamiento, la corriente ID se enconfrarh en el rango entre I,,, y 0 A, respectivamente, como se encuentra en la figura 5.14~.

Se puede desarrolhr una lista similar para 10s JFET de canal-p.

1,; b) corte (I, =FA) vGS i s v~ menor que el nivel de

estrechamiento; c) I, se encuentra entre 0 A efDs cuando Vpc es menor o ieual a 0

"2 - V y mayor que el nivel de estrechamiento.

(C)

Capitulo 5 Transistores de efecto de c a m p

CARACTER~STICAS DE TRANSFERENCIA

Para el transistor BJT la corriente de salida 1, y la corriente decontrol I, fueron relacionadas por beta. considerada como constante para el analisis que fue desarrollado. En forma de ecuacion.

-variable de control

constante

En la ecuacidn (5.2) existe una relacion lineal entre I , e I,. Si se duplica el nivel de I, e I ( , se incrernentara tambiin por un factor de 2

Desafonunadamente. esta relacibn lineal no existe entre las cantidades de salida y de entrada de un JFET. La relacion entre 1, y V,, se encuenua definida por la ecuaci6tz de Shockle~:

variable de control

(5.3)

constantes

El tirmino cuadratico de la ecuacion dari por resultado una relacion no lineal entre I, y VGs. produciendo una curva que crece exponencialmente con las magnitudes decrecientes de VGS.

Para el andlisis en dc que sera desarrollado en el capitulo 6 . un sistema grafico rnis que maternatico serfi, en general, mas direct0 y facil de aplicarse. Sin embargo. la aproximacion grafica requeririi de una grafica de la ecuacion i5.3) con objeto de representar el dispositivo. y una grifica de la ecuacion de red que relacione las misrnas variables. La solucion estd definida por el punto de interseccion de las dos curvas. Es imponante considerar a1 aplicar la aproximacion grafica que las caractensticas del dispositivo no seran afecradas por la red en la cual se utilice el dispositivo. La ecuacion de la red puede cambiar con la interseccion de las dos curvas, pero la curva de transferencia definida por la ecuacion (5.3) pennanece sin resultar afec- tada. Por tanto:

Las caracteristicas de transferencia dejinidas par la ecuacibn de Shockley no resultan afectudaspor la red en [o cual se utiliur el dispositivo.

Se puede obtener la curva de transferencia utilizando la ecuaci6n de Shockley o a partir de las caracteristicas de salida de la figura 5.10. En la figura 5.15 se proporcionan dos grtficas

William Bradford Shockley (l910- 1989) coinvent6 el primer transistor y formu16 la teoria de "efecto de campo" que se utiliz6 en el desarrollo de 10s transistores y el FET. (Cortesia de AT&T Archives).

Shocklev naci6 en Londres

Department -Bell Laboratories Presidente de Shockley Transistor Corp. Profesor Paniatoff de Enginnering Science en Stanford University Premio Nobel en fisica en 1956 junto con los doctores Brattain y Bardeen

F~gura 5.15 Obtencion de la curva de transferenciapara las caracteristicas de drenaje.

5.3 Caractensticas de transferencia 223

con la escala vertical en miliamperes para cada grafica. Una es una grifica de I, en funcion V,,, mientras que la otra es de ID en funcion VGS. Con las caracteristicas de drenaje a la derecha del eje "y" es posible dibujar una linea horizontal desde la region de saturacion de la curva denotada VGS = 0 V a1 eje I,. El nivel resultante de corriente para ambas graficas es I,,,. El punto de intersection en la curva ID en funcion VGS sera el que se mostro antes. ya que el eje vertical esti definido como VGS = 0 V. -~

En resumen:

Cuando VGS = 0 V' ID = IDS,

Cuando VGS = VP = -4V. la comente de drenaje es de cero miliamperes, definiendo otro punto sobre la curva de transferencia. Esto es:

Cuando VG, = Vp, 1, = 0 mA

Antes de continuar, es importante comprender que las caracteristicas de drenaje relacionan una cantidad de salida (o drenaje) a otra cantidad de salida (o drenaje); ambos ejes estan definidos por variables en la misma region de las caracteristicas del dispositivo. Las caracteristicas de transferencia son una grifica de una corriente de salida (o drenaje) en funcion una cantidad controladora de entrada. Por tanto, existe una "transferencia" directa de las variables de entrada a las de salida, utilizando la curva a la izquierda de la figura 5.15. Si la relacion fuera lineal, la grafica de ID en funcion VGS send una linea recta entre I,,, y V,. Sin embarzo, la curva que resulta es parabolica, porque el espaciamiento vertical entre 10s pasos de V,, sobre las caracteristicas del drenaje de la figura 5.15 decrece notoriamente mientras VGS se hace mas y rnh negativo. Compare el espaciamiento entre VG, = 0 V y VGS = -1 V con aquel entce V,, = -3 V y el estrecharniento. El cambio en VGS es el mismo, pero el cambio resultantr en I, es bastante diferente.

Si se dibuja una linea horizontal desde V,, = -1 V hacia el eje ID y luego se extiende hacia el otro eje, se puede localizar otro punto sobre la cun'a de transferencia. Observese que en V,, = -1 V la curva de transferencia tiene un valor de I, = 4.5 mA. Notese queen la definicion de ID cuando VGS = 0 V y -1 V que se utiliza 10s niveles de saturacion de I, y la region ohmica se ignora. Segnlmos con VGS = -2 V y -3 V se puede completar la curva de transferencia. Preci- samente es la curva de 1, en funcion VGS la que recibir6 un amplio uso en el analisis del capitulo 6, y no precisamente las caractensticas de drenaje de la fixura 5.15. Los siguientes p h a f o s presentan un mitodo rapido y eficiente para graficar I, en funcion VGs . usando unicamente 10s niveles de ID, y Vp y la ecuacion de Shockley.

Aplicacion de la ecuacion de Shockley

La curva de transferencia de la figura 5.15 tambitn puede obtenerse directamente a partir de la ecuaci6n de Shockley (5.3). simplemente dando 10s valores de IDS, y V,. Los niveles de I,,, y Vp definen 10s lirnites de la curva sobre ambos ejes y dejan la necesidad de encontrar so10 unos cuantos puntos intermedios. La validation de la ecuacion (5.3) como una fuente de la curva de transferencia de la figura 5.15 se demuestra mejor a1 examinar unos cuantos niveles especificos de una variable y encontrando el nivel resultante del otro de la siguiente manera:

Sustituyendo VGs = 0 V da

Capihllo 5 Transistares de efecto de campo

Sustituyendo Vcs = V, da

= IDSS(l - 1)2 = IDSS(0)

Para las caracteristicas de drenaje de la figura 5.15, si se sustituye VGs = -1 V.

como se muestra en la figura 5.15. Obsirvese el cuidado que se necesita tomar con 10s signos negativos de V,, y Vp en 10s calculos anteriores. La perdida de un signo daria un resultado totalmente erroneo.

Debe resultar obvio a partir de lo anterior que dados V,, y V, (como normalmente se proporciona en las hojas de especificaciones) el nivel de I, se puede encontrar para cualquier nivel de VGS. Reciprocamente, utilizando algebra bbica se puede obtener [a partir de la ecuacion (5.3)] una ecuacion para el nive1,resultante de VGS para un nivel dado de I,. La derivation es bastante directa y dari como resultado

(5.6)

Puede probarse la ecuacion (5.6) si se localiza el nivel de V,, que dara por resultado una comente de drenaje de 4.5 mA para el dispositivo con las caracteristicas de la figura 5.15.

como se sustituyo en el calculo anterior y siendo verificado por la figura 5.15.

Metodo manual nipido

Debido a que la curva de transferencia debe graficarse con mucha frecuencia, podria resultar muy ventajoso tener un mttodo manual rapido, con objeto de graficar la curva de la manera mas eficiente mientras se mantenga un grado aceptable de precision. El formato de la ecuacion (5.3) es tal, que 10s niveles especificos de VGS daran niveles de I, que podran ser memorizados para proporcionar 10s puntos necesarios con objeto de graficar la curva de transferencia. Si se especifica que VGS sea la mitad del valor de estrechamiento V,, el nivel resultante de I, sera el siguiente, de acuerdo con la deteminacion de la ecuacion de Shockley:

5.3 Caractensticas de Transferencia

Ahora es importante estar consciente de que la ecuaci6n (5.7) noes para un &el de V , en particular, sino es una ecuacion general para cualquier nivel de V p mientras que VGS = V p / 2 . El resultado especifica que la comente de drenaje siempre sera de una cuarta parte del valor de saturaci6n IDss, mientras el voltaje-fuente sea de la mitad del valor de estrechamiento. Obser- vese el nivel de I, para V,, = V , 12 = -4 V12 = -2 V en la figura 5.15.

Si se elige I, = I,,/2 y se sustituye en la ecuaci6n (5.6), se encuentra que

- = Vp(l -?!0.5) = Vp(0.293)

DSS

Pueden determinarse puntos adicionales, pero la curva de transferencia puede trazarse con un nivel satisfactorio de precision utilizando simplemente 10s cuatro puntos definidos arriba y revisados en la tabla 5 .l. De hecho, en el analisis del capitulo 6 se utiliza un maximo de cnatro puntos con objeto de trazar las curvas de transferencia. En la mayoria de las ocasiones, utilizando solo el punto de la grifica definido por V,, = V , 12 y las intersecciones de 10s ejes en iDss y V,, se obtiene una curva lo suficientemente precisa para la mayoria de 10s calculos.

- --

TABLA 5.1 V,, en funcibn I, utilizando la eenacibn de Shocklw

EJEMPLO 5.1 Trazar la curva definida por loss = 12 mA y Vp = 4 V.

Solucib

Los dos puntos de la grafica estin definidos por

En V,, = V , 12 = -6 V l 2 = -3 V la comente de drenaje estA dada por I, = IDss14 = 12 mAl4 = 3 mA. En I, = IDSS12 = 12 mAR = 6 mA el voltaje de la compuena a la fuente se encuentra determinado por VGS 0.3 Vp = 0.3 (-6 V ) = -1.8 V . LOS cuatro puntos estan bien definidos sobre la figura 5.16 -on la curva de transferencia completa.


12 ID=IDSS=12mA

- - Figura 5.16 Curva de transierencia -6 -5 -4 -3 -2 - 1 0 V,, para el ejemplo 5.1.

Para 10s dispositivos de canal-p, la ecuacion (5.3) de Shockley puede todavia aplicarse exactamente como aparece. En este caso, tanto Vp como VGS serin positivos, y la curva tendrii la imasen en espejo de la curva de transferencia que se obtuvo para un dispositivo de canal-n y 10s mismos valores limitantes.

Trazar la curva de transferencia para un dispositivo de canal-p con ID,, = 4 mA y V, = 3 V. EJEMPLO 5 2

EnV GS - V - P /2=3V/2=1.5V,ID=l,ss/4=4mA/4=1mA.En1D=1D,s/2=4mA/2=2mA, V,, = 0.3 V, = 0.3 (3 V) = 0.9 V. Los dos puntos de la grafica aparecen en la figura 5.17 junto con 10s puntos definidos por medio de lDSs y V,,.

F~gura 5.17 Curva de translerencia para el dispositivo de canal-p del ejemplo 5.2.

5.4 HOJAS DE ESPECIFICACIONES (JFET)

Aunque el contenido general de las hojas de especificaciones puede variar desde el minimo absoluto basta una gran cantidad de graficas y tablas, existen unos cuantos puarnetros fundamentales que proporcionan todos 10s fabricantes. Los mas importantes se analizan en 10s siguientes pirrafos. La hoja de especificaciones para el JFET de canal-n 2N5457 proporcionado por Motorola se ofrece en la figura 5.18

5.4 Hojas de especificaciones (JFElJ

diseiio intentara evitar estos niveles con un buen marsen de seguridad. El tCrmino inverso en V,, define el voltaje maximo con la fuente positiva respecto a la compuerta (como si estuviera polarizada normalmente para un dispositivo de canal-n) antes de que ocurra la ruptura. En al~unas hojas de especificaciones es referido BV,ss, el voltaje de ruptura con el drenaje y la fuente en corto circuito (V,, = 0 V) se encuentran refendas como BVD,,. Normalmente esta disefiado con objeto de operar con I, = 0 A. pero si se fuerza a aceptar una corriente de la entrada podria soportar 10 mA antes de que suceda cualquier dafio. La disipacion total del dispositivo a 25 OC (temperatura ambiente) es la maxima potencia que el dispositivo puede di- sipar bajo condiciones normales de operacion y esti definida por

(5.9)

N6tese la similitud en formato con la ecuaci6n de disipacion maxima de potencia para el transistor BIT.

El factor de pirdida de disipacion se analiza con detalle en el capitulo 3, pero por el momenta reconocemos que el valor de 2.82 mWIoC revela que el valor de disipacion decrece en 2.82 mW por cada incremento en la temperatura de I OC arriba de 25 OC.

Caractensticas electricas Las caracteristicas e1Cctricas incluyen el nivel de Vp en las CARACTERISTICAS DE APA- GAD0 e I,,, en las CARACTERISTICAS DE ENCENDIDO. En este caso V, = VGS,upuzado, tiene un rango entre 4 . 5 a -6.0 e I,,, enue 1 y 5 mA. El hecho de que ambos tengan una variation de dispositivo a dispositivo del mismo tipo, se debe al proceso de fabncaci6n. Las 2N2844

otras cantidades estan definidas bajo las condiciones que aparecen entre parintesis. Las carac- CAPSULA 22-03.ESTlLO I 2 TO-18 (T0~206AAI

tensticas de pequeiia sefial se discuten en el capitulo 9. 3 Drenaje

Construction del encapsulado e identificacion de terminales (encapsuladol

Este JFET en particular tiene la misma apatiencia que proporciona la hoja de especificaciones de la figura 5 .IS. La identification de las terminales tambien se proporciona directamente de- Cornpuena bajo de la figura. Ademis 10s JFET se encuentran disponibles en encapsulado de "sombrero ,; alto", como se muestra en la figura 5.19 con su identificacion de terminales. - I

14 1 Fuenre

Region de operacion JFET DE US0 GENERAL CANAL-P

La hoja de especificaciones y la curva definida par 10s niveles dgestrechamiento a cada nivel kigura 5.19 Encapsulado de

de VGS definen la region de operation para la amplification lineal sobre las caracteristicas de asombrero alto.. identificaci6n drenaje como se muesua en la figura 5.20. La region 6hmica define 10s valores maximos ,I, ias terminales para un JFET de permisibles de VDs en cada nivel de V,,, y V,, m,r especifica el valor miximo para este p&eWo. canal-p.

Fmra 5.20 Regi6n de operaci6n I normal para el diseiio

";s,.," de amplificacidn lineal.

5.4 Hojas de especificaciones (JFET)

mejor election. Tambien es importante revisar que el control del paso se ajusta para una pantalla de cinco pasos limitando las curvas mostradas a V,, = 0 V, -0.5 V, -1 V, -1.5 V y -2 V. Si el control del paso se increments a 10. el voltaje por paso se puede reducir a 250 mV = 0.25 V, y la curva para Vm = -2.25 V se hubiera podido incluir, asi como una curva adicional entre cada paso de la fi,oura 5.21. La curva VGs = -2.25 V hubiera indicado la rapidez con que las curvas se estin cerrando una sobre la otra para el mismo paso de voltaje. Por fonuna, el nivel de V, se puede estimdr con un grado razonable de exactitud simplemente aplicando la condicion que aparece en la tabla 5.1. Esto es, cuando I, = IDsS12. luego VGs= 0.3Vp. Para las caracteristicas de la fisura 5.21.1, = IDSs/2 = 9 mAl2 = 4.5 mA. y es tan visible en la figura 5.21 que el nivel correspondiente de V,, es de aproximadamente -0.9 V. Con esta information se encuentra que V,, = VGs/0.3 = -0.9 V10.3 = -3 V, el cual sera nuestra selection para este dispositivo. Con este valor encontramos que en V,, = -2 V.

z l m A como se fundamenta en la figura 5.21

En V,,= -2.5 V la ecuacion de Shockley dari par resultado ID = 0.25 mA, con V, = -3 V lo cual revela con claridad cuan rapido las curvas se contraen cerca de V,. La importancia del parametro gin y la foma en que se detemiina a panir de las caracterist~cas de la figura 5.21 se descnben en el capitulo 8 cuando se exarninen las condiciones de ac en pequefia sefial.

5.6 RELACIONES IMPORTANTES

Una cantidad de ecuaciones importantes y de caracterfsticas de operacion se presentaron en las liltimas secciones. particulannente importantes para el analisis que sigue para las configuraciones de dc y ac. En un esfueno por aislar y enfatizar su importancia, se repiten a continuaci6n en seguida de su ecuaci6n correspondiente para el transistor BJT. Las ecuaciones JFET estan definidas para la configuration de la figura 5.22a. mientras que las ecuaciones para el BJT se relacionan a la figura 522b.

JFET D

S (b) E figurn 5.22 a) JFET contra b) BJT.

JFET BJT 2

ID = IDSS6 - +) u fc = PIB

ID = Is u Ic = IE

I, r OA u V,, z 0.7 V

5.6 Relaciones importantes

Entender bien el impact0 de cada una de las ecuaciones anteriores es suficiente anteceden- te para atacar las configuraciones de dc mis complejas. Recuerde que V,, = 0.7 V a menudo se torno como clave para inicializar un analisis de una configuracion a BIT. De forma parecida. la condici6n Ic = 0 A es a menudo el punto de inicio para el anilisis de una configuracion a JFET. Para la configuracion BJT, I, pqr lo general es el primer parrimetro que debe determinarse. Para el JFET normalmente es VGS. La cantidad de similitudes entre las configuraciones de dc para BIT y JFET se podri apreciar mejor en el capitulo 6.

5.7 MOSFET DE TIP0 DECREMENTAL

Comv se observ6 en la introducci6n del capitulo, existen dos tipos de FET: 10s J E T y 10s MOSFET. Los MOSFET se desglosan mas adelante en ripo decremental y en ripo incremenral. Los t6rminos agotamienro e incremental definen su modo basico de operaci~n, mientras que la etiqueta MOSFET significa transistor de efecto de campo metal-oxido-semiconductor. Debido a que existen diferencias en las caractensticas yen La operacion de cada tipo de MOSFET, se han cubieno en secciones por separado. En esta seccion se examinari el MOSFET de tipo decremental, el cual tiene las caractensticas similares a aquellas de un JFET entre el cone y la saturation en loss: pero luego tiene el rasgo adicional de caractedsticas que se extienden hacia la region de polandad opuesta para VGS.

La constmccion basica del MOSFET de tipo decremental de canal-n se proporciona en la figura 5.23. Una placa de material tipo p esti formada a partir de una base de silicio y se le conoce como subsrraro, que es la base sobre la que se constmye el dispositivo. En algunos casos el subsuato se encuenua conectado interiormente con la terminal de la fuente. Sin embargo, muchos dispositivos discretos ofrecen una terminal adicional etiquetada SS, dando por resultado un dispositivo de cuatro terminales, como el que aparece en la figura 5.23. Las terminales de fuente y compuena estin conectadas par medio de contactos metAlicos alas regiones dopadas-n unidas par un canal-n como se muestra en la figura. La compuena se encuentra conectada tambib a una superficie de contact0 metrilico, pero permanece aislada del canal-n par medio de una capa muy delgada de didxido de silicio (SiO,). El SiO, es un tipa particular

S \ Regiones (Fuentc) dopadar-n

Figura 5.23 MOSFET de tipo decremental de canal-n.

Capitulo 5 T m i s t o r e s de efecto de camp

de aislante conocido como dielkctrico que ocasiona campos elktricos opuestos (como se indica por el prefijo di) dentro del dielectric0 cuando se expone a un campo extemamente aplicado. El hecho de que la capa SiO, es una capa aislante revela el siguiente hecho:

No existe conexibn eli!ctrica directa entre la terminal de la compuerta y el canal de un MOSFET.

Adicionalmente:

Se debe a la capa aislnnte de SiO, del MOSFET explica la alta impedancia, muy deseable, de entrada del dispositi;o.

De hecho. la resistencia de entrada de un MOSFET es a menudo igual a la del JFET normal, aun cuando la impedancia de entrada de la mayoria de 10s JFET es lo suficientemente alta para la mayoria de las aplicaciones. La muy alta impedancia de entrada continia soportan- do totalmente el hecho de que la corriente de la entrada ( I G ) es en esencia de cero amperes para las confiyuraciones de polarization de dc.

El motivo de la etiqueta FET de metal-6xido-semiconductor es ahora mucho mas obvia: metal por las conexiones del drenaje, fuente y compuerta a las superficies adecuadas en particular. la terminal de la compuerta y el control que ofrece el area de la superficie de contacto,el bxido por la capa aislante de dioxido de silicio y el semiconductor por la estmctura bisica sobre la cual las regiones de tipo n y p se difunden. La capa aislante entre la compuerta y el canal ha dado por resultado otro nombre para el dispositivo: FET de compuerra aislada o IGFET (por las siglas en inglis de, Insulated Gate), aunque este nombre es cada vez menos utilizado en la literatura actual.

Qperacion bkica y caractensticas En la figura 5.24 el voltaje compuerta-fuente se hace cero volts mediante la conexion directa de una terminal a la otra, y se aplica un voltaje Vo, a travts de las terminales del drenaje y fuente. El resultado es una atracci6n. por el potencial positivo del drenaje. para 10s electrones libres del canal-n. y una corriente similar a aquella establecida a travis del canal del JFET. De hecho. la corriente resultante con VGs= 0 V se le sigue denominando ID,, como se muestra en la figura 5.25.

figurn 5.24 MOSFET de tipo decremental de canal-n con V,, = 0 V Y un voltaje aplicado Vm

5.7 MOSFET de tipo decremental

Figura 5.25 Caracteristicas de drenaje y de transierencia para un MOSFET de tip0 decremental de canal-n.

En la figura 5.26, VGS tiene un voltaje negativo tal como -1 V. El potencial negativo en la entrada tendera a presionar a 10s electrones hacia el substrato de tipo p (cargas similares se repelen) y atrae huecos del substrato de tipo p (cargas opuestas se atraen) como se muestra en la figura 5.26. Dependiendo de la magnitud de la polarizaci6n negativa que aplica VG,, sucede- ra un nivel de recombination entre 10s electrones y 10s huecos que reducira el n6mero de electrones libres disponibles para la conduction en el canal-n. Mientras mas negativa sea la polarizaci6n. mis alta seri la tasa de recombinaci6n. El nivel resultante de comente de drenaje es, por tanto, reducida con la polarizaci6n negativa creciente de VGS como se muestra en la figura 5.25 para VGS = -1 V, -2 V, y asi sucesivamente, hasta el nivel de estrechamiento de -6 V. Los niveles resultantes de coniente de drenaje y la grrifica de la curva de transferencia se conduce exactamente igual a la descrita para el JFET.

recombinaci6n

G

HU~COS arraidos a1 potencial negativo

\ Electrones repelidor por el porencial negativo en la cornpuerta

F m 5.26 Reduction de portadores libres en el canal debido a un patencial negativo en la terminal de la compuerta.

Para 10s valores positivos de V,, la entrada positiva atraera electrones adicionales (portadores libres) desde el substrato de tipop debido a la corriente de fuga inversa, y creara nuevos portadores mediante la colision resultante entre las particulas en aceleracion. Mientras el voltaje compuerta-fuente sigue aumentando en la direcci6n positiva, la figura 5.25 indica que la comente de drenaje se incrementari de manera acelerada debido alas razones listadas aniba.


El espaciamiento vertical entre las curvas de VGS = 0 V y V,. = +I V de la figura 5.25 es una clara indicacibn de cuinto ha aumentado la corriente por el cambio en 1 volt en VGs. Debido al ripido incremento, el usuario debe estar alerta del valor miximo de corriente de drenaje porque puede excederse con un voltaje positivo en la entrada. Esto es. para el dispositivo de la fiyura 5.25, la aplicacion de un voltaje VGs = +4 V podria dar por resultado una coniente de drenaje de 22.2 mA, la cual posiblemente podria exceder el valor m6ximo (corriente o potencia) para el dispositivo. Como se dijo antes, la aplicacion de un voltaje positivo de la compuerta a la fuente ha "incrementado" el nivel de portadores libres en el canal comparado con aquel encontrado con VGS = 0 V . POT esta ~azon la region de voltajes positives de la entrada sobre el drenaje o las caracteristicas de transferencia es a menudo conocida como la regibn incremental. con la region entre el nivel de corte y de saturacion de IDss denominada como la regibn de agotamiento.

Es panicularmente interesante y util que la ecuaci6n de Shockley siga aplicindose para las caracteristicas del MOSFET de tipo decremental tanto en la region de agotamiento como en la incremental. Para arnbas regiones simplemente es necesario que se incluya el signo adecuado de V,, en la ecuacion. y que el signo sea seguido con cuidado en las operaciones matematicas.

Trace las caractensticas de transferencia para un MOSFET de tip0 decremental de canal-n con EJEMPLO 53 I,,= 10mAy V P = - 4 V .

En VGs = 0 V. ID = lDSS = 10 mA

V,, = V, = 4 V . I, = 0 mA

todas las cuales aparecen en la figura 5.27. Antes de graficar la regi6n positiva de V,,, se debe tener en cuenta que ID aumenta con

mucharapidez con 10s valores mayores de V,. En otras palabras, se tiene que set conservador con la seleccion de 10s valores que deben sustituirse en la ecuacion de Shockley. En este caso 11

se intentars +1 V de la siguiente manera:

= 10 mA(1 + 0.25)' = 10 mA(1.5625) - 15.63mA

la cual es lo suficientemente alta como para tenninar la grAfica. I I I /

MOSFET de tip0 decremental de canal-p VP - -

La construcci6n de un MOSFET de tip0 decremental de canal-p es exactamente el inverso del que 2

aparece en lafi-pra 5.23. Esto es, ahora existe un substrato de tipo n y un canal de tipop, como lo figurn 5,21 Caracteristicas de muestra la figura 5.28a. Las terminales permanecen como se encuentran identificadas. Per0 todas transferencia para ,," MOSFET de 1% polaridades de 10s voltajes y las diiecciones de las comentes estin invertidas. COmO 10 ilustra la tipo decremental de canal-n con misma figura. Las caractetisticas de drenaje w a n apmcer i sa les que en la figura 5.25, per0 I,,s = I0 mA y V, = -4 V

5.7 MOSFET de tipo decremental 235

V,,=+? v

v,, = +3 v v,, = +4 v

(b) (c)

Rgura 5.28 MOSFET de tlpo decremental de canal-p con I,, = 6 mA y V, = +6 V.

con valores negativos de VDS ID positiva como se indica (debido a que la direccion definida ahora esta invertida) y VGS con las polatidades opuestas como se muestra en la figura 5 .28~ . La inversion en Vcs traera como resultado una imagen de espejo (con respecto al eje I,) para las caractensticas de uansferencia como lo muestra la figura 5.28b. En otras palabras, la comente de drenaje aumenta desde el cone en Vcs = V p en la region positiva de VtiS a IDss, y despues cont,inua su crecimiento para valores negativos mayores de VGS. La ecuacion de Shockley todavia se aplica, pero necesita s61o colocar el signo correct0 tanto para VGS como para V , en la ecuaci6n.

Simbolos, hojas de especificaciones y construcci6n del encapsulado Los simbolos grificos para un MOSFET de tip0 decremental de canal-n y p se proporcionan cn la figura 5.29. Observese corno 10s simbolos seleccionados intentan reflejar la construcci6n real del dispositivo. La falta de unaconexi6n directa (debido al aislarniento de la entrada) entre la cornpuena y el canal esti representado por un espacio entre la compuena y las otras terminales del simbolo. La linea vertical que representa el canal esta conectada entre el drenaje y la fuente y esta "soportadan por el substrato. Para cada tip0 de canal se ofrecen dos simbolos para reflejar el hecho de que en algunos casos el substrato se encuentra disponible en forma externa; mientras que en otros no lo esti. Para la mayona de 10s analisis que siguen en el capitulo 6, el substrato y la fuente estaran conectados y se utilizaran 10s simbolos inferiores.

canal-n canal-p

b s Rgura 5.29 Simbolos grificos para a) MOSFET de tip0 decremental de canal*, y b) MOSFET de tip0

(b) decrernental de canal-p.


El dispositivo de la figura 5.30 tiene tres t e r m i n a l e s identificadas en la misma figura. La hoja de especificaciones para un MOSFET de tipo decremental es similar a la hoja de un JFET. Los niveles de V p e I,, se dan junto con una lista de 10s valores maximos y de las caracteris-

1 ENCAPSCLADO 22-03. ESTILO 2 T 0 ~ 1 8 (T0~206A.4) 1

5.7 MOSFET de tipo decremental

i Drcnilc

3 14 I fucnuc

I yosFETEEDE BAJA

CANAL-N -AGOTAMIENTO

CARACTER~STICAS ELECTRICAS (T, = 25 "C a menoaque i e cipeclfique locontratio)

Cararteristica I Simbolo / Minimo / Tipo 1 MA=-

CARACTERISTICAS "APAGADO"

Volraje de ruprura drenaje-fuente (VGr = 7 . 0 V. ID = 5.0 @A) 2x3797

Cornenre inreria de la campuena (1) (V', = -10 V. V,, = 0) (VGs=-10V.VD~=0.TA=150DC)

Voltaje de carte eompuem fuente (ID=2.0fiA.YDs= 10V) 2N3797

\'olraje ~nvcrio dienaje compuena (1) (YDG= \QY.Is=O) -

CARACTERiSTICAS "ENCENDIDO"

Comiente de dreniljc con voliaje de cem en la cnrrada (V,= 10 V.V0$ -0)

2N3797

Cmimls de drpnaje m el eslado mcmdido

(V, = 10 V. VGS C +35 V) 2N3797

CARACTERISTICAS EN PEQUERA S E ~ A L

Admirancia de transferencia dlrecra (V,, = 10 V. V,, r 0. f = 1.0 kHz)

2N3797

(V,, = 10 \'.VGl r O.f = 1.0 kHz! 2N3797

Admilancia de selida (I,, = 10 V V,, = 0, f = 1.0 MHz)

233797

Capacimcla de ~nt iada ~V,,=IO\i,V,,=O.f=l.OMHz)

2K3797

Capaczrancia de rransferencla invena (V,, = 10 V. VGS = 0, f = 1 .O MHz) -

CARACTERISTICAS FUNCIONALES

",BRIDSX

'cis

V ~ ~ i 2 p r g l d o i

'oiio

lms

14cnundidoi

y L I

1 Yss 1

Cm,s

cr*h

Da~or del w d o (VDi = 10 V. V,, = 0, f = 1.0 kHz. R, = 3 rnrgohmi!

20

. -

- .

2.0

9.0

sondlcioncr rlcanrndar.

I -m 1 I) EICC valor en ir conicn~c lncjvlc la corncnsc di iunn ilcz ET ir c~rricnte dc fugr rlarlndr <on sl contasrodc prusba y susconer~oncs surnda rc mldc brjo 18s rncjores

figura 5.30 MOSFET de t i p o d e c r e m e n t a l d e canal -n 2N3797 d e Motorola .

KF

25

-5.0 .

2.9

14

Vdc

2041

-7 11- .O

I (I

6 . 0 j z j

18

-

pmhos

gmhmhor

60 3$j 8.0

0.8

1500

1500

: -

3 8

2300

27

6.0 - 0.5

ticas normales de "encendido" y "apagado". Ademas, ya que ID se puede extender mas alla del nivel de I,,. normalmente se proporciona otro punto que refleja un valor tipico de 1, para algun voltaje positivo (para un dispositivo de canal-n). Para la unidad de la figura 5.30,1D esta especificado como ID,encendido) = 9 mA dc con VD, = 10 V y VGs = 3.5 V.

5.8 MOSFET DE TIP0 INCREMENTAL

Aunque existen muchas similitudes en la construction y mod0 de operaci6n entre 10s MOSFET de tipo decremental y de tipo incremental, las caractensticas del MOSFET de tipo incremental son bastante diferentes de cualquier otro que hasta ahora obtuvimos. La curva de transferencia no esta definida por la ecuaci6n de Shockley, y la coniente de drenaje ahora esta en cone basta que el voltaje compuerta-fuente alcance una magnitud especifica. Entonces, el control de corriente en un dispositivo de canal-n ahora resulta afectado por un voltaje compuerta-fuente positivo en lugar del rango de voltajes negatives encontrados para 10s JFET de canal-n y 10s MOSFET de tipo decremental de canal-n.

La construcci6n basica del MOSFET de tipa incremental de canal-n se ofrece en la figura 5.3 1. Una placa de material tipop se forma a partir de una base de silicio y una vez m b se le conoce como substrato. De la misma forma que con el MOSFET de tipo decremental, el substrato algunas veces se conecta a la terminal de la fuente, mientras que en otros casos hay disponible una cuarta terminal para el control extemo de su nivel de potencial. Las terminales de la fuente y drenaje se conectan una vez mas por medio de contactos metilicos a regiones dopadas n, per0 se observa en la figura 5.31 la ausencia de un canal entre las dos regiones dopadas n. Esta es la diferencia primaria entre la construcci6n de 10s MOSFET de tipo decremental y 10s de tipo incremental: la ausencia de un canal como un componente constmido del dispositivo. La capa de SiO, alin esta presente para aislar la plataforma metalica de la compuerta de la regi6n entre el drenBje y la fuente, per0 ahora esta simplemente separada de una secci6n de material de tip0 p. Por tanto, la constmccion de un MOSFET de tip0 incremental es bastante similar a lade un MOSFET de tipo decremental,excepto por la ausencia de un canal enee las terminales del drenaje y la fuente.

SiO,

D R e ~ i 6 n

P / dopadu-n

h ' Re&& S dopada-n

Fwra 5.31 MOSFET de tip0 incremental de canal-n.


Operaci6n b&ica y caractensticas Si V,, se hace 0 V y se aplica un voltaje entre el drenaje y la fuente del dispositivo de la figura 5.3 I . la ausencia de un canal-n (con su generoso numero de portadores libres) dari par resultado una corriente de cero amperes efectivos, una diferencia grande con el MOSFET y JFET de tip0 decremental donde ID = ID,. No es suficiente tener acumulados una gran cantidad de ponadores (electrones) en el drenaje y la fuente (debido a las regiones dopadas n) si no existe una trayectoria entre las dos. Si VlIs es cierto voltaje positivo, VGS es 0 V, y la terminal SS se conecta directamente a la fuente. existen de hecbo dos uniones p-n con polarization inversa entre las regiones dopadas n y el substrata p para oponer cualquier flujo significativo entre el drenaje y la fuente.

En la figura 5.32 tanto VDs como VGS esdn en algun voltaje positivo mayor de cero volts, estableciendo al drenaje y la compuerta a un potencial positivo respecto a la fuente. El potencial positivo en la compuena presionara 10s huecos (porque las cargas iguales se repelen) del subsuato p a lo largo del filo de la capa de SiO, con objeto de dejar esa area y entrar a regiones miis profundas del suhstratop .como se muestra en lafigura. El resultado es una region de agotamiento cerca de la capa aislante de SiO, sin huecos. Sin embargo, 10s electrones en el substratop (10s ponadores minoritarios del material) seran atraidos a la entrada positiva y se acumularin en la region cercana a la superficie de la capa de SiO,. La capa de SiO, y sus cualidades aislantes evita que 10s ponadores nepativos sean absorbidos en la terminal de la compuerta. Mientras VGS aumente en magnitud, la concentration de electrones cerca de la superficie de SiO, se incrementari hasta que una region inducida de tipo n pueda eventualmente soportar un flujo mesurable entre el drenaje y la fuente. El nivel de V,, que resulta en un increment0 significativo de la corriente de drenaje se le llama voltaje de umbral, y se le da el simbolo de V , (por la sigla en inglis de. Threshold). En las hojas de rspecificaciones se le conoce como VG,(,,,, aunque V , es mas cono y sera utilizado en el siguiente anilisis. Debido a que el canal no existe con V,, = 0 V y se forma al "incrementar" la conductividad mediante la aplicaci6n de un voltaje compuerta-fuente. este tipo de MOSFET se le llama MOSFETde tip0 incremental. Tanto 10s MOSFET de tipo decremental como incremental tienen regiones de tipo incremental, pero el nombre se aplico al ultimo debido a que ese es su Snico modode operation.

Elrctmnes ariaidos por la cornpuenv positlva (canal-n inducldo)

Cdpa aislante Huecor repelidos por - I la enuada posiriva

Figura 5.32 Formacibn del canal en el MOSFET de tipo incremental de canal-n.

5.8 MOSFET de tip0 incremental

Cuando V se incrementa mis all2 del nivel de umbral, la densidad de 10s portadores GS.

libre en el canal lnducido se incrementan, dando por resultado un nivel mayor de comente de drenaje. Sin embargo, si se mantiene VGS constante y s61o se aumenta el nivel de V,,, la co- l~iente de drenaje eventualmente alcanzara un nivel de saturacivn asi como ocurri6 al JFET y al MOSFET de tipo decremental. La saturacivn de I, se debe a un proceso de estrechamiento descrito por un canal mas angosto a1 final del drenaje del canal inducido. como se muestw en la figura 5.33. A1 aplicar la ley de voltaje de Kirchhoff a 10s voltajes de las terminales del MOSFET de la figura 5.33, se encuentra que

Esrrechamiento (princlpioj

SiO, : Re~16n dc a~a.orarnw.nto

Figura 5.33 Cambio en la region de agotamiento y el canal con aurnento en el nivel de Vm para un valor iijo

T de VGS.

Si V,, se mantiene fijo en un valor tal como 8 V y VDs se aumenta de 2 V a 5 V, el voltaje V,, jdeb'ido a la ecuaci6n (5.11)] caera de -6 V a -3 \i y la entrada serh cada vez menos positlva respecto al drenaje. Esta reduction en el voltaje de la compuerta al drenaje reduciri a su vez la fuerza de atraccion para 10s portadores libres (electrones) en esta regi6n del canal inducido, causando una reducci6n en el ancho efectivo del canal. Eventualmente, el canal se reduciri a1 punto del estrechamiento y se establecera una Condici6n de saturacibn como se des- cnbi6 antes para el JFET y el MOSFET de tipo decremental. En otras palabras, cualquier crecimiento posterior en VDs y en el valor fijo de VGS no afectari el nivel de saturaci6n de I D hasta que se encuentren las condiciones de ruptura.

Las caracteristicas de drenaje de la figura 5.34 revelan que para el dispositivo de la figura 5.33 con VGS = 8 V, la saturaci6n ocum6 en un nivel de VDs = 6 V. De hecho, el nivel de saturaci6n para VDs esta relacionado con el nivel de VGS aplicado por

Por tanto. es obvio que para un valor tijo de VT, mientras mayor sea el nivel de V,,, mayor sera el nivel de saturaci6n para V,,, como se muestra en la figura 5.33 por la localization de 10s niveles de saturaci6n.

Capitulo 5 Transistores de efecto de c a m p

Figura 5.34 Caracteristicas del drenaje de un MOSFET de tipo incremental de canal-" con V , = 2 V y k = 0.278 x 10-3 Ap'.

Como se indic6 para las caractensticas de la figura 5.33, el nivel de VT es de 2 V, por el hecho de que la comente de drenaje ha caido a 0 mA. Por tanto:

Para 10s valores de VG, menores que el nivel de umbral, la com'ente de drenaje de un MOSFET de tipo incremental es de 0 m.4.

La figura 5.34 indica que cuando el nivel de VGS se increments de V, a 8 V, el nivel de saturaci6n resultante para ID tambiCn aumenta desde un nivel de 0 mA a 10 mA. Ademb, es bastante notorio que el espaciamiento entre 10s niveles de VGS aumentaron cuando subi6 la magnitud de V,,, dando por resultado aumentos siempre crecientes en la comente del drenaje.

Para 10s niveles de VGS > VT la comente de drenaje esti relacionada al voltaje compuerta- fuente aplicado mediante la siguiente relacion no lineal:

Una vez mas, es el ttrmino cuadritico que resulta de la relaci6n no lineal (curva) entre ID y V,,. El tCnnino k es una constante que, a su vez, es una funci6n de la fahricaci6n del dispositivo. El valor de k se puede calcular a partir de la siguiente ecuaci6n [derivada de la ecuaci6n (5.13)] donde ID ,ncend,,o, y V ,,(cnccn",eu, son 10s valores de cada uno en un punto en particular sobre las caractensticas del dispositivo.

Sustituyendo ID(encendidol = 10 mA donde VG,e,cc,,,,l = 8 V a partir de las caracteristicas de la figura 5.34 da

= 0278 x 10-3 AN"

y una ecuacion general para ID para las caracteristicas de la figura 5.34 da por resultado:

ID = 0.278 x 10-3(VGs - 2 V)2

5.8 MOSFET de tipo incremental

Sustituyendo VGS = 4 V, se encuentra que

como se verifica en la figura 5.34. En V,, = V,el termino al cuadrado es 0 e I, = 0 mA. Para el anilisis en dc del MOSFET de tipo incremental que aparece en el capitulo 6. las

caractensticas de transferencia otra vez seran las que se utilizaran en la solucion grifica. En la figura 5.35 el drenaje y las caractensticas de drenaje y de transferencia se han colocado lado a lado para describir el proceso de transferencia tanto de una como de la otra. En esencia, procede igual que en el ejemplo que antes presentamos para el IFET y el MOFET de tipo decremental. Sin embargo, en este caso se debe recordar que la corriente de drenaje es de 0 mA para VGS < V,. En este momento una corriente que se puede medir sera el resultado para ID y crecera como se definio en la ecuaci6n (5.13). Obsewese que al definir 10s puntos de la caracteristica de transferencia a partir de las caracteristicas de drenaje. sblo se utilizan 10s niveles de saturacih, limitando de tal modo la region de operation a niveles de V,, mayores que 10s niveles de saturation como se definio en la ecuaci6n (5.12).

Flgura 5.35 Trazo de las caracteristicas de transferencia de un MOSFET de tipo incremental de canal-n a partir de las caracteristicas de drenaje.

La curva de transferencia de la figura 5.35 es bastante diferente de aquellas otras obtenidas. Ahora, el dispositivo de canal-n (inducido) esta totalmente en la regi6n de VGs positiva y no aumenta hasta que VGS = VT. Surge entonces la pregunta sobre c6mo graficar las caracteristicas de transferenciadados 10s niveles de k y de V,, asicomo se incluye abajo para un MOSFET en panicular:

I', = 0.5 x 10-j(V,, - 4 V)?

Primero se dibuja una linea horizontal en I - 0 mA desde VGS = 0 mA a VGS = 4 V como D -

se muestra en la figura 5.36a. Luego, se elige un nlvel de VGS mayor que V T , tal como 5 V, y se sustituye en la ecuacion (5.1 3) paradetenninar el nivel resultante de I, de la siguiente manera:


Lvcs v.,

Iigura 5.36 Grafica de las caracteristicas de transferencia de un MOSFET d e tipo incremental de canal-" con k = 0.5 x 10-3 A/VZ y VT = 4 V.

y se obtiene un punto en el plano, corno se muestra en la figura 5.36b. Por liltimo se eligen niveles adicionales de VG, y se obtienen 10s niveles resultantes de I,. En particular, para VGs = 6 V, 7 V y 8 Vel nivel de I D es 2 mA, 4.5 mA y 8 rnA respectivamente, como se muestra en el diagrama resultante de la figura 5.36 c.

MOSFET de tipo incremental de canal-p La conswcci6n de un MOSFET de tipo incremental de canal-p es exacto al inverso que aparece en la figura 5.31, corno se muestra en la figura 5.37a. Esto es, ahora existe un substrato de tipo n y regiones dopadas-p bajo las conexiones del drenaje y de la fuente. Las terninales permanecen tal corno se indicaron, pero estan invertidas todas las polarizaciones del voltaje y las direcciones de comente. Las caracteristicas del drenaje apareceran igual que en la figura 5.37c, con niveles de corriente crecientes que resultan del increment0 negativo de 10s valores de V,,. Las caracteristicas de transferencia seran una imagen de espejo (respecto a1 eje ID) de la curva de transferencia de la figura 5.35, per0 con ID creciendo con 10s valores cada vez m h negativos de VGS desputs de V,, corno se muestra en la figura 5.37b. Pueden aplicarse igual que las ecuaciones (5.1 1) a la (5.14) a 10s dispositivos de canal-p.


( a ) (b) i c )

Figura 5.37 MOSFET de tip0 incremental de canal-p con VT= 2 V y k = 0.5 x 1O4A'V2.

Simbolos, hojas de especificaciones y construction del encapsulado En la figura 5.38 se proporcionan 10s sirnbolos graficos para 10s MOSFET de tipo increi .La1 para el canal-n y p. Una vez mis podemos ver la manera en que 10s simbolos intentan reflejar la construcci6n real del dispositivo. Se eligi6 la lfnea punteada entre el drenaje y la fuente para reflejar el hecho de que no existe un canal enue 10s dos bajo condiciones de no polarizaci6n. De hecho, esta es la h i c a diferencia enue 10s simbolos para 10s MOSFET de tip0 decremental y de tipo incremental.

canal-n canal-p

Flrmra 5.38 Simbolos Dara ~YMOSFET de tip0 incremental de canal-n, y b) MOSFET de tipo

(b) incremental de canal-p.

En la figura 5.39 se proporciona la hoja de especificaciones para un MOSFET de tipo incremental de canal-n de Motorola. Se proporcionan la consuucci6n del encapsulado y la identificaci6n de las terminales junto a 10s valores nominales maximos, 10s cuales incluyen ahora una coniente de drenaje mfixima de 30 mA dc. La hoja de especificaciones ofrece el nivel de IDss bajo condiciones de "apagado", el cud es ahora de solo 10 nA dc (cuando VD; = 10 V y V,, = 0 V) comparado con el rango de miliamperes para el JFET y el MOSFET de tlpo


EKCAPSULAOO 20.03. ESTILO 2 VALORES ZOMINALES M ~ X I M O S TO-72 ( T 0 ~ 2 0 h A F 1

CONMUTACION DEI. MOSFET CANAL-N- INCREMENTAL

C.4RACTERiSTICAS ELECTRICAS (T, = 25 *C a mcnos quc se especiflque lo contrano)

decremental. El voltaje de umbra1 esti especificado como VGS(Th) y tiene un rango de I a 5 V dc, dependiendo de la unidad qne se utlice. En lugar de proporcionar un rango de k en la ecuacion (5.13), se especifica un nivel normal de (3 mA en este caso) en un nivel de

V ~ ~ ( e n c e n d l d o ) en particular (10 V para el nivel especificado de I,). En otras palabras, cuando v V,, = 10 V. I, = 3 mA. Los niveles que se dieron de VGS(Th),ID(encendido). y GS(encendlda) pemi-

ten determinar k a panir de la ecuacion (5.14) y escribir la ecuacion general para las caracteristicas de transferencia. En la seccion 5.9 se revisan 10s requerimientos de manejo de 10s MOSFET.

Volraje de nrprurr drenrje~iuenre "(BRIUS).

(I,,= IOpA.V,,=Ol

corrienre de drenrje con vo1r;lje de cero en la compuenv 'DIS (vDS= rov.vGI = o ) T & = ~ S C

T, = 1 50°C 2i pAdc

Corrientr inversa de la compuerrv loss . k 0 pAdc


(V,, = i IS Vdc. VDs = 0)

CARACTERISTICAS "ENCENDIDO'.

Voltair de umbra1 de ir cornpuena (V,= IOV.I,= lo*)

Voltvje en encendldo drenuje-compuena ( I ,= 2.0 mA.VGs = IOV) -

~ o m ~ e n t e de drenqe en encendido (V,,= 10V.VDs= IOV)

. CARACTERISTICAS EN PEQUEfiA SEII'AL

Admltancla de transferencia direcra (V,, = 10 V. I,= 2.0 mA. i = 1.0 kHz)

Caprcltnncla de enrrada (V,,= i0V.V,,=O.f= I40kHz)

Capacirancia dc transferencia lnversv (VDg=O.VGI=O,f = 110 kHz)

Capac~ranc?r drenaje-subsfraro (V ,,,,,, = 10 V. f = 140 kHz)

Resirfencia drenajr-fuenle (V,, = I0 V. I, r 0. f = 1.0 kHz)

. CARACTERISTICAS DE COX~IUTACION

Figura 5.39 MOSFET de tipo incremental de canal-" 2N4351 de Motorola.

" o s ~ T ~ ,

V~s,~nccmd,d,,,

L ~ , ~ ~ ~ ~ a ~ e ~ , ,

Y . ~ :

c , ~ ~

C , ~ ~

c d ( w

r~Ilrnr.nilrdDl

Retardo de encendhdo (tiguru 5)

Tiempo de subida (figura 6 )

Retardo de vpagada (tioura 7)

Tiempo de bajadv (figuia 8)

I,,= 2.0 mAdc. V,, = 10 Vdc.

(V,, = I0 \'dc)

(Vcr iigurs 9: recei que i c determind r l c ~ i c u ~ l o l

1.0

3.0

1000

.

-

.

.

-

'

ilil I . ;

71 300 ohma

I00

Id8

If

'dl

t!

.

.

-

EJEMPLO 5.4 Determine a partir de 10s datos proporcionados en la hoja de especificaciones de la figura 5.39 un voltaje promedio de umbra1 de VGS(Th, = 3 V: a) El valor de k que resulte para el MOSFET. b) Las caracteristicas de transferencia.

a) Laecuacion (5.14): k = '~(encmdido)

(V~~(encendido) - "GS(Th))'

- 3 mA 3 m A 3 x l k 3 - =- - -- AIV'

( I O V - 3 V ) ' ( 7 V y 49

b) La ecuacion (5.13): 1, = k(VGs - V,)'

= 0.061 x 10-'(V,. - 3 V)' Para VGS = 5 V,

Para VGS = 8 V, 10 V, 12 V y 14 V. ID sera de 1.525 mA. 3 mA (como se definio), 4.94 mA y 7.38 mA, respectivamente. En la figura 5.40 estin trazadas las caracteristicas de transferencia.

5.9 MANEJO DEL MOSFET

La delgada capa de SiO, que se encuentra situada entre la compuerta y el canal de 10s MOSFET tiene el efecto positivo de ofrecer una caractenstica de alta impedancia de entrada para el dispositivo. pero por esta capa extremadamente delgada se deben tener precauciones para su manejo, que no eran necesarias en 10s transistores BJT o JFET. A menudo existe suficiente acumulaci6n de carga estatica (la cual se capta de 16s alrededores) que establece una diferencia de potencial a travCs de la delgada capa, de tal forma que puede romper la capa y establecer la


conducci6n a travis de ella. Por tanto, es muy importante que se deje el papel de embarque (o anillo) de cono circuito (o condueci6n) porque interconecta las terminales hasta que el dispositivo se va a insertar en el sistema. El anillo para corto circuito evita la posibilidad de aplicar un ptencial a tmvb de dos tenninales cualquiera del dispositivo. Con el anillo la diferencia de potencial se mantiene en 0 V entre dos terminales cualquiera. POI lo menos, siempre se debe hacer tierra para permitir la descarga de la estitica acumulada antes de manejar el dispositivo, y siempre levantar el transistor por el encapsulado.

A menudo existen ciertos transitorios (cambios bmscos en el voltaje o la comente) en una red cuando 10s elementos son retirados o insertados cuando se encuentra encendido. Los niveles de transitorios con frecuencia pueden ser mayores de 10s que puede soportar el dispositivo; por tanto, siempre se debe mantener apagado el sistema cuando se haga cualquier cambio en la red.

Normalmente se proporciona el voltaje compuena-fuente miximo en la lista de valores nominales maximos del dispositivo. Un mitodo para asegurar que no se exceda este voltaje (debido quiri a efectos transitorios) para cualquier polarizaciirn es mediante la introducci6n de dos diodos Zener, como se muestra en la figura 5.41. Los diodos Zener estin situados uno junto al otro para asegurar proteccion para cualquier polarizacion. Si ambos diodos Zener son de 30 V y aparece un transitorio positivo de 40 V. el Zener inferior se "disparari" a 30 V y el superior se encendera con una caida de cero volts (de forma ideal, para la region de "encendi- G [qi I do" positiva de un diodo semiconductor) a waves del otro diodo. El resultado es un voltaje maxim0 de 30 V de la compuena a la fuente. Una desventaja que se presenta con la proteccion Zener consiste en que la resistencia de "apagado" de un diodo Zener es menor que la impedancia I de entrada'que se estableci6 por medio de la capa de SiO,. El resultado es una reduction de la I

i--- J resistencia de entrada, per0 aun asi es lo suficientementeilta para la mayoria de las aplicaciones. La mayor pane de 10s dispositivos discretos tienen en la actualidad la protecci6n Zener de S

tal forma que 10s cuidados anteriores no resultan tan problemiticos. Sin embarso, todavia es ngura 5.41 MOSFET protegid~ mejor manejar con cautela 10s dispositivos MOSFET discretos. por un Zener.

5.10 VMOS

Una de las desventajas del MOSFET tipico consiste en 10s reducidos niveles de manejo de potencia (por lo general, menos de 1 W) comparado con 10s transistores BIT. Se puede superar esta carencia de un dispositivo con tantas caracteristicas positivas mediante un cambio en la forma de construirlo de una naturaleza planar como la que se muestra en la figura 5.23, a una con una estructura vertical como la que se seRala en la figura 5.42. Todos 10s elementos del MOSFET planar estin presentes en el FET vertical de metal-6xido-silicio (VMOS) (por las iniciales en inglis de Verrical Meral-Oxide-Silicon), la conexion de la superficie metilica a las terminales del dispositivo, la capa de SiO, entre la compuerta y la regi6n de t i p p que se encuentra entre el drenaje y la fuente con ei objeto de crear el canal-n inducido (operaci6n en

Terminales de la fucnte coneciadas de forma. extemu

- Lonsiiud efecriva dei canal

I Canal mis rncho

0 + D

Figura 5.42 Construcci6n de un VMOS.

modo incremental). El ttrmino vertical se debe bbsicamente a1 hecho de que el canal se encuentra ahora formado en la direcci6n vertical, en vez de la direction horizontal para el dispositivo planar. Sin embargo, el canal de la figura 5.42 tambiin tiene la apariencia de un cone en V en la base del semiconductor, que se destaca como caracteristica para la memorization mental del nombre del dispositivo. La construccion de la fizura 5.42 es muy simple en naturaleza al eliminar algunos de 10s niveles de transition de dopado. per0 a su vez permite una descripci6n de las facetas mas importantes de su operacion. .

La aplicaci6n de un voltaje positivo sobre el drenaje y de un voltaje negativo sobre la fuente con la compuena en 0 V o en algun nivel positi~o de "encendida" tfpico, como el que se muestra en la figura 5.42, dari por resultado el canal-n inducido en la region angosta de tip0 p del dispositivo. Por tanto, se define la longitud del canal mediante la altura vertical de la regi6n p , que puede ser mucho menor que el de un canal de construccion plano. Sobre un plano horizontal, la longitud del canal esta limitada de 1 a 2 micrometros (pm) (1 pm = 10-6 m). Se pueden controlar las capas de difusi6n (de la misma forma que la regi6np de la figura 5.42) en pequefias fracciones de un micrometro. Dado que las longitudes decrecientes de canal dan como resultado niveles reducidos de resistencia, el nivel de disipaci6n de potencia del dispositivo (potencia disipada en forma de calor) se reducira en 10s niveles de operacidn de corriente. Ademas, el Area de contact0 entre la region n+ se incrementa mucho debido a la constmcci6n vertical, lo que contribuye a una reduccidn mayor en el nivel de resistencia y a una Area mayor para comente entre las capas dopadas. Tambiin existen dos trayectorias de conducci6n entre el drenaje y la fuente para contrihuir a un mayor valor de coniente, como lo muestra la figura 5.42. El resultado net0 es un dispositivo con conientes de drenaje que pueden alcanzar niveles de amperes con niveles de potencia que exceden 10s 10 W.

Por lo general:

Comparados con 10s MOSFETplanares disponibles en el mercado, 10s FET VMOS tienen niveles reducidos de resistencia en el canal y mayores valores nominales, de coniente y de potencia.

AdemAs, una caractenstica importante de la consuuccion vertical es:

Los FET VMOS tienen un coeficiente positivo de temperatura que atacara la posibilidad de ovalancha thrmica.

Los niveles de resistencia se incrementaran si la temperatura del dispositivo aumenta debido al medio que lo rodea o a sus corrientes, causando con esto una reducci6n de la corriente de drenaje en vez de un incremento, como sucede con un dispositivo convencional. Los coefi- cientes negativos de temperatura dan por resultado menores niveles de resistencia con un in- crememo en la temperatura que aumenta 10s niveles de comente y genera mayor inestabilidad de temperatura y avalancha ttnnica.

Otra caracteristica positiva de la configuraci6n VMOS es:

Los niveles reducidos de almacenamiento de cargo dun por resultado tiempos de conmutacion mas rapidos en la construccibn VMOS comparados con 10s tiempos de la construccibn planar convencional.

De hecho, 10s dispositivos VMOS tienen tiempos de conmutacion menores de la mitad de 10s tiempos que se encuentran en el transistor BJT normal.

5.1 1 CMOS

Puede establecerse un circuit0 16gico muy efectivo al construir un MOSFET de canal-p y de canal-n sobre el mismo substrato, como se muestra en la figura 5.43. Se observa a la izquierda el canal-p inducido y a la derecha el canal-n inducido, para 10s dispositivos de canal-p y de canal-n, respectivamente. La configuration que se conoce como un arreglo complementario de MOSFET, y se abrevia CMOS, tiene extensas aplicaciones en el disefio de 16gica de compu- taci6n. La impedancia de entrada relativamente aka, las rapidas velocidades de conmutacion. y 10s bajos niveles de potencia de operacion de la configuraci6n CMOS dan por resultado una disciplina totalmente nueva que se le llama diseho lbgico CMOS.


I MOSFET dc canal* I MOSFET de canal-" I

Figura 5.43 CMOS can ias conexiones indicadas en la figura 5.44.

Como muestra la figura 5.44. un inversor es un arreglo complementario de uso muy efectivo. De la misma mailera que se present0 para 10s transistores de conmutacion, un inversor es un elemento logic0 que "invierte" la sefial aplicada. Esto es, si 10s niveles Iogicos de operacion son 0 V (estado 0) y 5 V (estado 11, un nivel de entrada de 0 V dari por resultado un nivel de 5 V y viceversa. Se obsema en la figura 5.44 que ambas entradas estin conectadas a la sefial de entrada y 10s dos drenajes a la salida Vo. La fuente del MOSFET de canal-p (Q,) esti conectada directamente al voltaje aplicado Vss, mientras que la fuente del MOSFET de canal-n (Q,) esti conectada a tierra. Para 10s niveles 16gicos definidos arriba, la aplicacion de 5 V en la entrada deben dar por resultado una salida aproximada de 0 V. Con 5 V en Vi (respecto a la tierra). VGS = V j y Q, esta "encendido", dando por resultado una resistencia muy baja entre el drenaje y la fuente, como se muestra en la figura 5.45. Ya que V, y Vss estan en 5 V. VcS2 = 0 V, lo cual es menor que el V , necesario para el dispositivo y da poi resultado un estado "apagado". El nivel de resistencia resultante entre el drenaje y la fuente es muy alto para Qz, como se muestra en la figura 5 45. Una aplicacion simpie de la regla del divisor de voltaje indicari que Vo se encuentra muy cerca de 0 V o en el estado 0. estableciendo el procesc de inversi6n deseado. Para un voltaje aplicado V j de 0 V (estado 0). Vo, = 0 V y Q, estari apagado con VSS.= -5 V. encendiendo el MOSFET de canal-p. El resultado consiste en que Q, presentad unpequeiio nivel de resistencia y Q, una gran resistencia y Vo = Vss = 5 V (el estado 1). Debido a que la corriente de drenaje que fluye en cada caso e s t limitada por el transistor "apagado" en el valor de fuga. la potencia que disipa el dispositivo en cada caso es muy bajo. En el capitulo 17 se presentan mis comentarios sobre la aplicacion de 16gica CMOS.

MOSFET de canal-p p{ Q2 R2 (alto)

R , "55 (ertado 01 V,, = ---- - 0 V (estado 0)

R, + R2

5 v (estado 1 ) de canat-n +

Figura 5.44 lnversor CMOS Figura 5.45 Niveles reiativos de resistencia para V, = 5 \' (estado 1).

5.11 CMOS

5.12 TABLA RESUMEN

La tabla 5.2 se desmoll6 para presentar de manera clara las diferencias entre un dispositivo y otro debido a que las curvas de transferencia y algunas caractensticas importantes vm'an de un tip0 de FET a otro. Entender bien todas las curvas y parametros de la tabla ofrecera una forma- ci6n suficiente para 10s anilisis en dc y ac que siguen en 10s capitulos 6 y 8. Tome un momento para asegurar que se reconoce cada curva y que esta clara su derivacibn, y despuis establezca una base de comparaci6n para cada dispositivo, de 10s niveles de 10s parimetros importantes de R! y C,.

250 Capitulo 5 Transistores de efecto de camp


El anilisis por computadora de un amplificador a FET en el modo dc utilizando BASIC necesita que se utilice la ecuaci6n caracten'stica para el dispositivo que se utilizara, junto con las ecuaciones de la red con el objeto de obtener una solucion rnatemitica. Como se mencion6 para la configuracion a BJT, el analisis procedera de la misma forma que el sistema manual. En el capitulo 6, el BASIC se utiliza para investigar una de las configuraciones del amplificador JFET mas comunes.

PSpice (version DOS)

Para PSpice se debe utilizar un formato especifico para introducir 10s parimetros JFET de rnanera adecuada. El formato para un dispositivo de canal-p o n es el siguiente:

J 1 3 1 4 JN Y Y Y Y Y

nombre D G S nombre del modelo

El formato es muy similar a1 que se usa para el transistor BJT. El nombre consiste de la literal J, que es un designador para JFET, junto con el nlimero 1. Los nodos a 10s cuales se conectan las terminales estan listados en el orden en que aparecen en el ejemplo anterior. Por liltimo, se debe introducir el nombre del modelo con objeto de proporcionar una ubicacion que definiri 10s parametros del JFET.

El siguiente es el formato para la description del modelo:

.MODEL JN - NJF(VT0 = 4 V , BETA = .5E - 3) V -A

nombre del modelo especificaciones de parimetros

El .MODEL requerido es seguido por el nombre del modelo como se list6 en la instrucci6n anterior. NJF especifica que se trata de un JFET de canal-n, mientras que PJF explicaria un JFET de canal-p. Se puede especificar una selection de hasta 14 parimetros. Sin embargo, para estos prop6sitos sera suficiente especificar VTO y BETA. VTO es el voltaje de umbra1 que se especifica normalmente como V,. BETA no es la fi definida para 10s transistores BIT sino la que se determina en la siguiente ecuacion:

BETA = -

Par ejemplo, si V, = 4 V e IDS, = 8 mA, se generarh 10s valores ue aparecen en la instruc- ci6n anterior del modelo. Esto es. "TO = 4 V y BETA = IDSSl / VJ2 = 8 mA I (4°F = 8 mA! 16V2=0.5 x 10-3AIV2.

Ambas instrucciones aparecerin en un analisis de PSpice que se desmollara en el capitulo 6 en una configuracion de divisor de voltaje. Se debe empezar a reconocer la similitud de las instrucciones utilizadas para tener acceso a 10s parametros a la red. Continlian las similitudes para una amplia variedad de dispositivos, lo cual permite un ajuste relativamente ficil a1 analisis de las redes que contienen una gran variedad de elementos.

Andisis del centro de diseiio de PSpice para Windows

Para la versi6n de PSpice para Windows, 10s JFET estin listados en la biblioteca evalslb en el listado de Partes (Get New Part). Se utiliza el mismo procedimiento para colocar un JFET sobre la pantalla esquemitica que el descrito para 10s transistores en 10s capitulos 3 y 4. En el capitulo 6 se explicari la especificaci6n de VTO y de BETA para el JFET seleccionado.

5.13 AnUiis por computadora

Z D D S ~

PROBLEMAS 9 5.2 Construction y caractensticas de 10s JFET

1. a) Dibuje la construcci6n bbica de un JFET de canal-p. b) Aplique la polarizaci6n correcta entre el drenaje y la fuente y dibuje la region de agotamiento

para VGS = 0 V.

2. Con'las caracteristicas de la figura 5 1 0 , determine I , para 10s siguientes niveles de V,. (con VDS > V,). a) VGs = 0 V . b) VGj=-I V. C) VGj = -1.5 v. d) V,, = -1.8 V . e) VGs = 4 V. f) V, ,=4V.

3. a) Calcule VDS para VGs = 0 V e 1, = 6 mA utilirdndo las caracteristicas de la figura 5.10. b) Con 10s resultados del inciso a . calcule la resistencia del J E T para la region I, = 0 mA a 6

mA para VGS = 0 V. c) Determine VD, para V,, = -1 V e 1, = 3 mA. d) Con 10s resultados del inciso c, calcule la resistencia dei JFET para la region ID = 0 mA a 3

mA para VGS = -1 V . e) Determine VDs para VGS = -2 V e I, = 1.5 mA f) Usando 10s resultados del inciso e, calcule la resistencia del JFET para la region I, = 0 mA

a 1.5 mA para V,, = -2 V. g) Despues de definir el resultado del inciso b como ro. precise la resistencia para VGS = -1 V ,

utilizando la ecuacion (5.1) y comp&ela con 10s resultados del inciso d . h) Repita el inciso g para VGj = -2 V utilizando la misma ecuacion, y compare 10s resultados con

el inciso f. i) Bashdose en 10s resultados de 10s incisos g y h , japarenta la ecuacion (5.1) ser una aproxi-

maci6n vilida?

4. Utilizando las caractensticas de la figura 5.10: a) Precise la diferencia de comente de drenaje (para VDs > V,) entre VGS = 0 V y VGS = -1 V. b) Repita el inciso a entre VGS = -1 V y -2 V. c) Haga o m vez el inciso a entre VGj = -2 V y -3 V. d) Repita el inciso a entre VGs = -3 V y 4 V . el iExiste un cambio marcado en la diferencia en 10s niveles de comente cuando VGs se aumenta

en forma negativa? f) iEs lineal o no lineal la relacion entre el cambio en V,, y el cambio que resulta en I,? Explique.

5. jCuiles son las diferencias principales entre las caractensticas del colectar de un transistor BIT y las de drenaje de un transistor JFET? Compare las unidades de cada eje y la vanable de control. iC6mo reacciona I , ante 10s niveles crecientes de I, contra 10s cambios en1,respecto a ios aumentos negativos en 10s valores de V,,? iC6mo se comparan 10s espaciamientos entre 10s pasos de I, con 10s espaciamientos entre 10s pasos de VGS? Compare Vc\a, con V, a1 definir la region no lineal en 10s niveles bajos del voltaje de salida.

6. a) Describa con sus propias palabras por qut, para un transistor J E T , lG es efectivamente igual a cero amperes.

b) iPor quC es tan alta la impedancia de entrada a un JFET? c) ;POI que es adecuado el ttrmino efecro de campo para este importante dispositivo de tres

terminales?

7. Dados ID, = 12 mA y lVpI = 6 V, trace una dismbucion probable de las curvas caractensticas para el JFET (similar a la figura 5.10).

8. En general, comente acercade lapolarizaci6n de 10s varios voltajes y la direccion de las comentes para un JFET de canal-n contra un JFET de canal-p.

9 5.3 Caracteristicas de transferencia

9. Dadas las caractedsticas de la figura 5.46: a) Trace las caracteristicas de transferencia directamente a pmir de las caracteristicas de drenaje. b) Utilizando la figura 5.46 para establecer 10s valores de I,, y Vp, dibuje las caracteristicas de

transferencia utilizando la ecuaci6n de Shockley. C) Compare las caractensticas de 10s incisos a y b. jExisten algunas diferencias importantes?


Figura 5.46 Problemas 9. 17

10. a) Dados I,, = 12 mA y V , = 4 V. dibuje las caracteristicas de transferencia para el transistor JFET.

b) trace las caracteristicas de drenaje para el dispositivo del inciso a.

11. Dados I,,, = 9 mA y V p = -3.5 V . determine I , cuando: a ) V,, = 0 V. b) V,, = -2 V. C) VG.= -3.5 v. d) V,, = -5 V.

12. Dados I,, = 16 mA y V p = -5 V . dibuje las caracteristicas de transferencia utilizando 10s datos de 10s puntos de la tabla 5.1. Precise el valor de 1,apartir dela curva. cuando V,,=-3V y comp&elo con el valor determinado al utilizar la ecuacion de Shockley. Repita lo anterior para Vo = -1 V.

13. Un JFET de canal-p tiene par;imetros del dispositivo de loss = 7.5 mA y V p = 4 V Trace las caracteristicas de transferencia.

11. Dados I,,, = 6 mA y V, = 4 . 5 V :

a) Calcule I, cuando VGs = -2 V y -3.6 V. b) Determine VG. cuando 1, = 3 mA y 5.5 mA.

15. Dado un punto Q en I,<> = 3 mA y V,, = -3 V. determine IDS, si V p = -6 V .

9 5.4 Hojas de especiflcaciones (JET)

16. Defina la region de operacion del JFET 2N5457 de la figura 5.18 utilizando el rango proporcionado de I,, y V,. Esto es, dibuje la curva de transferencia definida por el IusS y V p mixirnos y la curva de transferencia definida por el IDSS y V p minimos. Sefiale despues el Brea resultante entre las dos curvas.

17. Defina la regi6n de operacion del JFET de la figura 5.46 si V,,m,,x = 25 V y Puma" = 120 mW.

18. Con el uso de las caracteristicas de la figura 5.2 I , determine 1, cuando VGS = -0.7 V y VDS = 10 V .

19. Al referirse a la figura 5.21, jse encuentran 10s valores de estrechamiento definidos por la rexi6n v,,< v P = 3 V ?

20. Determine V p para las caracteristicas de la figura 5.21 utilizando I,, e I, en algrin valor de V,,. Esto es. solo sustituya en la ecuacibn de Shockley y resuelva para Vp . Compare el resultado con el valor supuesto de -3 V de las caracteristicas.

Problemas

21. Utilizando lD,, = 9 mAy V p = -3 V para las caracte"sticas de la figura 5.21, calcule I, cuando Vo = -1 V usando la ecuacion de Shockley y comphela con el nivel que aparece en la figura 5.21.

22. a) Calcule la resistencia asociada con el JFET de la figura 5.21a para V,, = 0 V desde 1, = 0 mA hasta 4 mA.

b) Repita el inciso a para V,, = 4 . 5 V desde ID = 0 mA hasta 3 mA. c) Al asignar el nombre r,, al resultado del inciso a y r,, al resultado del inciso b. utilice la

ecuacion (5.1) para determinar rd y comp&elo con el resultado del inciso b .

5 5.7 MOSFET de tipo decremental

23. a) Dibuje la construccidn basica de un MOSFET de tip0 decremental de canal-p. b) Aplique el voltaje adecuado del drenaje a la fuente y trace el flujo de electrones para V,, = 0 V.

24. iEn quC formas es similar la consuuccion de un MOSFET de t i p decremental y un JFET? iEn quC formas es diferente?

25. Explique con sus propias palahras por quC la aplicacion de un voltaje positivo a la entrada de un MOSFET de tipo decremental de canal-n dara por resultado que una corriente de drenaje exceda ID,.

26. Dado un MOSFET de tip0 decremental con ID, = 6 mA y V p = -3 V, precise la comente de drenaje en VGs = - I V.0 V, I V y 2 V. Compare la diferencia con los niveles de comente entre -1 y 0 V con la diferencia entre 1 y 2 V. En la region positiva. jse incrementa la comente de drenaje en una proportion significativamente mayor que para 10s valores negativos? jSe hace la curva ID m b y mas vertical al aumenm los valores positives de V,,? ~Existe una relacion lineal o no lineal entre I, y V,,? Expliquela.

27. Trace las caracte"sticas de transferencia y de drenaje de un MOSFET de tipo decremental de canal-n con I,,, = 12 mA y V , = -8 V para un rango de VGs = -Vp a VCS = I V.

28. Dado ID = 14 mA y V,,= 1 V, determine Vpsi ID,,= 9.5 mApara un MOSFETde tipo decremental.

29. Dado ID = 4 mA y V,, = -2 V, determine ID,, si V p = -5 V.

30. Utilizando un valor promedio de 2.9 mA para el loss del MOSFET 2N3797 de la figura 5.30, precise el nivel de V,, que dart por resuitado una corriente maxima de drenaje de 20 mA si V p = -5 V.

31. Si la comente de drenaje para el MOSFET 2N3797 de la figura 5.30 es de 8 mA, jcuil es el valor maximo permisible de V,, si se utiliza el valor nominal miximo de potencia?

3 5.8 MOSFET de tipo incremental

32. a) iCuAl es la diferencia principal entre la consuucci6n de un MOSFET de tipo incremental y un MOSFET de tip0 decremental?

b) Dibuje un MOSFET de tip0 incremental de canal-p con la polarizaci6n adecuada aplicada (V,, > 0 V, VGS > VT) e indique el canal, la direccion del flujo de electrones y la re%6n de agotatniento que resulte.

c) Con sus propias palabras, describa brevemente la operacion bisica de un MOSFET de tipo incremental.

33. a) Trace las caractensticas de transferencia y de drenaje de un MOSFET de tipo incremental de canal-n con V,= 3.5 V y k = 0.4 x 10"AN'.

h) Repita el inciso a para la caracteristica de transferencia si se mantiene V , en 3.5 per0 k se incrementa el 100% a 0.8 x lo-' AN'.

34. a) Dado VGS(n, = 4 V e ID(encensdo) = 4 mA cuando VGS(enccndido, = 6 V, determine k y escnba la expresion general para ID en el formato de la ecuacion (5.13).

b) Dibuje las caracteristicas de transferencia para el dispositivo del inciso a. c) Determine 1, para el dispositivo del inciso a cuando V,, = 2 V, 5 V y 10 V.

35. Dadas las caractensticas de transferencia de la figura 5.47. determine VT y k y escriba la ecuacion general para ID.

36. Dados k = 0.4 x AIV' e ID ,ncen = 3 mA con VGsfencsndldOj = 4 V , determine V,.

37. Para el MOSFET de tipo incremental de canal-n, la comente maxima de drenaje es de 30 mA. Determine V,, en este nivel de comente cuando k = 0.06 x 10.; AIV' y V,es el valor maximo.


GI

Rgura 5.47 Problerna 35.

38. iAumenta laconiente de un MOSFET de tipo incremental en la misma proporcion que un MOSFET de tipo decremental en la region de conduccih? Revise con cuidado el formato general de las ecuaciones, y si sus conocimientos en matematicas abarcan el cilculo diferencial, calcule dl,/ dCiGs y compare sus magnitudes.

39. Trace las caracteristicas de transferencia de un MOSFET de tipo incremental de canal-p si VT= -5 V y k = 0.45 x 10-3 AIV2.

40. Dibuje la curva de I,= 0.5 x 10-3 ( P C & el, = 0.5 x (VcS-4)? para VGS desde0 a 10 V. iTiene un impact0 significative V,. = 4 V sobre el nivel de I , en esta regibn?

5 5.10 VMOS

41. a) Describa con sus propias palabras por quC el FET VMOS resiste unos valores mayores de comente y potencia que la ttcnica estandar de consm~cci6n.

b) ~ P o r qut 10s FET VMOS tienen niveles reducidos de resistencia del canal? c) iPor quC se desea un coeficiente positivo de tempaatura?

5 5.11 CMOS

* 42. a) Describa con sus propias palabras la operation de la red de la figura 5.44 con V; = 0 V. b) Si el MOSFET "encendido" de la figura 5.44 (con V, = 0 V) tiene una comente de drenaje de

4 mA con VDs = 0.1 V, icuil es el nivel aproximado de resistencia dei dispositivo? Si I , = 0.5 &4 para el transistor "apagado", jcud es la resistencia aproximada del dispositivo? iSu- gieren 10s niveles de resistencia que suceded el nivel deseado de voltaje de salida?

43. Investigue en su biblioteca escolar la l6gicaCMOS y describa el rango de operaciones y de ventajas basicas de esta tecnologia.

-- - - - --

*LO~ astenscas indican problemas mas dificiles.

Problemas

6 Polarizaci6n del FET

En el capitulo 5 se estudi6 que para una configuration de transistor de silicio se pueden obtener 10s niveles de polarizacion al utilizar las ecuaciones caractensticas V,, = 0.7 V, I , = p,, e I, z I,. La relacion entre las variables de entrada y de salida la proporciona p. la cual asumi6 una magnitud fija para el anilisis que se llev6 a cabo. El hecho de que beta sea una constante establece una relacion lineal entre I c e I,. El duplicar el valor de I B duplicari el nivel de I,. y as< sucesivamente.

Para el transistor de efecto de campo la relaci6n entre las cantidades de entrada y de salida es no lineal, debido a1 ttrmino cuadritico en la ecuaci6n de Shockley. Las relaciones lineales resultan en lineas rectas cuando se dibujan en una grifica de una variable en funcion de la otra, mientras que las relaciones no lineales dan por resultado curvas como las que se obtuvieron para las caractensticas de transferencia de un JFET La relacion no lineal entre ID y Vm puede complicar el mitodo matematico del milisis de dc de las configuraciones a FET. Una soluci6n grafica limita las soluciones a una precision de dicimas. per0 resulta un metodo mBs rapido para la mayoria de 10s amplificadores. Debido a que el sistema grBfico es por lo general el mas comun, el analisis de este capitulo tendri una orientacion m i s grifica en vez de ticnicas matematicas directas.

Otra diferencia distintiva entre el anilisis de los transistores BJT y FET es que la variable de entrada que controla un transistor BJT es el nivel de la corriente, mientras que para el FET la variable de control es un voltaje. Sin embargo, en ambos casos la variable de salida controlada es un nivel de corriente que tambien define 10s niveles importantes de voltaje del circuit0 de salida.

Las relaciones generales que pueden aplicarse al anilisis en dc de todos los amplificadores a FET son

La ecuacidn de Shockley se aplica con objeto de relacionar las cantidades de entrada y de salida para 10s JFET y 10s MOSFET de tipo decremental:

Para 10s MOSFET de tipo incremental puede aplicarse la siguiente ecuacion:

(6.4)

Es particularmente imponante observar que todas las ecuaciones antenores son is810 para el dispositivo! st as no cambian con cada configuraci6n de red. siempre y cuando el dispositivo se encuentre en la region activa. La red s610 define el nivel de coniente y el voltaje asociado con el punto de operaci6n por medio de su propio conjunto de ecuaciones. En realidad, la soluci6n de las redes de BJT y de FET es la soluci6n de ecuaciones sirnultineas establecidas por el dispositivo y la red. La solucidn puede detenninarse con el uso de un metodo matemki- co o &!rifico, hecho que se demostrara en las primeras redes a analizar. Como se menciono anterionnente. el metodo grifico es el mis popular para las redes FET y es el que utilizamos en este libro.

Las primeras secciones de este capitulo estan limitadas a 10s JFET y a1 sistema grifico con objeto de analizarlos. El MOSFET de tipo decremental se examinara despues con su rango aurnentado de puntos de operaci6n seguido por el MOSFET de tipo incremental. Finalmente, se investigarin 10s problemas de disefio para probar 10s conceptos y procedirnientos presentados en el capitulo.

6.2 CONF'IGURACION DE POLARIZACION FIJA

En la figura 6.1 aparece el arreglo de polarizacion mas simple para el JFET de canal-,. Cono- cido como la configuracion de polarizacion fija, la cual es una de las pocas configuraciones a FET que pueden resolverse directamente tanto con un metodo matemitico como con uno grafico. Ambos mitodos estin incluidos en esta seccion con dos objetivos: para demostrar la . diferencia entre ambas filosofias y para establecer el hecho de que puede obtenerse la misma solucion utilizando cualquier metodo.

La configuracion de la figura 6.1 incluye 10s niveles de ac V, y Vd y 10s capacitores de acoplamiento ( C , y C2). Recuerde que 10s capacitores de acoplamiento son "circuitos abiertos" para el anilisis en dc e impedancias hajas (esencialmente cortos circuitos) para el analisis en ac. El resistor R, esta presente para asegurar que Vi aparezca en la entrada del amplificador a FET. para el anilisis en ac (capitulo 9). Para el anilisis en dc.

La caida de cero volts a traves de RG permite reemplazar V, por un corto circuit0 equivalente, como el que aparece en la red de la figura 6.2 redibujado de manera especifica para el anilisis en dc.

figura 6.2 Red para el analisis Figura 6.1 Configuraci6n de polarizaci6n fija. en dc.

6.2 Configuraci6n de polarization fija 257

El hecho de que la terminal negativa de la bateria este conectada en forma directa a1 potencial positivo definido V,,refleja bien que la polarizacidn de VGS esta colocada de manera opuesta y directamente a lade VGG. A1 aplicar la ley de voltaje de Kirchhoff en la direccidn de las rnanecillas del reloj en la malla indicada en la figura 6.2 se tiene

v,, = -v, m Debido a que VGG,?s una fuente fija de dc, el voltaje V es de una magnitud fija, lo que da por

6s resultado la notacion "configuraci6n de polarizaci6n fija".

Ahora, el nivel resultante de coniente de drenaje I, lo controla la ecuacidn de Shockley:

Ya que VGS resulta una cantidad fija para esta configuracidn, su magnitud y signo pueden sustituirse con facilidad en la ecuacion de Shockley, ademas de calcular el nivel resultante de V,. Este es uno de 10s pocos casos en que una solucion matematica es muy directa para una configuracion a FET.

En la figura 6.3 se rnuestra un anilisis grafico que huhiera requerido una grafica de la ecuacidn de Shockley. Es importante recordar que la elecci6n de VGs = V, 12 dara por resultado una coniente de drenaje de IDss 14 cuando se grafique la ecuacidn. Para el analisis de este capitulo seran suficientes 10s tres puntos definidos por I,,, Vp y la interseccidn reciCu descrita con objeto de graficar la curva.

"P "P - "m Figurn 6.3 Grafica de la ecuaci6n 2 de Shockiey

En la figura 6.4 se ha sobrepuesto el nivel fijo de V,, como una linea vertical en V,, = -V,,. En cualquier punto de la linea vertical el nivel de VGS es de -VFG; el nivel de I, simplemente debe estar determinado en esta linea vertical. El punto donde se intersecan ambas curvas

i d \ I I I i I F~gura 6.4 Bhsqueda de la solution para

"P "GS la configuration de polarizacion fija.

Capitulo 6 Polarization del FE'I

es la solucion comhn para la configuracibn, y se conoce como el punto de operaribn estable. La literal Q sera aplicada a la comente de drenaje, y el voltaje de la compuerta a la fuente con objeto de identificar sus niveles en el punto Q. Se observa en la figura 6.4 que el nivel estable de I , puede determinarse a1 dibujar una linea horizontal desde el punto Q a1 eje vertical I, igual que en la figura 6.4. Es necesario mencionar que una vez que la red de la figura 6.1 este constmida y operando, 10s niveles de dc de 1, y de VGS que seran medidos por 10s instmmentos de la figura 6.5 son 10s valores estables que se definen en la figura 6.4.

Figura 6.5 Medici6n de 10s valores del punto de operacion estable 1, y V,.

El voltaje del drenaje a la fuente de la secci6n de salida puede calcularse si se aplica la ley de voltaje de Kirchhoff de la siguiente manera:

Recuerde que 10s voltajes de un solo subindice se refieren a1 voltaje en un punto respecto a la tierra. Para la configuration de la fipura 6.2.

Con una notaci6n de doble subindice:

Ademas,

0

v,, = v, - v, VG = VGS + Vs = VGS + 0 v

El hecho de que VD = VDS y que VG = VGS parece obvio a partir del hecho de que V - 0 V, s,- per0 tambiin se incluyeron las derivaciones anteriores con objeto de enfatizar la relaclon que existe entre la notaci6n de doble subindice y de un solo subindice. Ya que la configuraci6n necesitap dos fuentes de dc, su empleo esta limitado, y no podra incluirse en la siguiente lista de configuhaciones FET m b comunes.

6.2 Configuracibn de polarizaci6n fija

- - - - -- -

EJEMPLO 6.1 Calcular lo sigulente para la red de la figura 6.6.

Metodo matematico: a) VGSp = -VGG = -2 V

b) I,, o = IDssc - 2)' = I0 mA(- G)'

Metodo grafico: La curva de Shockley resultante y la linea vertical en V,, = -2 V se proporcionan en la figura 6.7. Es verdad que es dificil leer mis allh del segundo decimal sin aumentar

vp=-8v vp vcs, = -vGG 5 -2 v - = -4 v Figura 6.7 Soluci6n Qrdfica para 2 la red de la iigura 6.6.

Capitulo 6 Polarizaci6n del FEt

significativarnente el tamaiio de la figura, pero a partir de la grifica de la figura 6.7 es bastante aceptable una solucion de 5.6 m.4; Por tanto, para el inciso a,

VGSy = -I/GG = -2 V

b) I , = 5.6 mA C ) V; = VDI1 - IDRD = 16V - ( 5 . 6 m ~ ) ( Z k R j

= 16V - 11.2V = 4 S V dj V, = V,, = 4 S V e) VG = VGS = -2 V n vs = o v

Los resultados confirman con claridad el hecho de que 10s sistemas matematico y grafico generan solucionesmuy cercanas.

~ ~~~~ ~~~~ ~ ~

La configuracibn de autopolatizacion elimina la necesidad de dos fuentes de dc. El voltaje de control de la compuerta a la fuente ahora lo determina el voltaje a travts del resistor R , que se conccta en la tenninal de la fuente de la configuracion como se muestra en la figura 6.8.

rqs - S c%

Flgura 6.8 Configuration de autopolarizaci6n C - oara JFET.

Para el anaisis en dc 10s capacitores pueden reemplazarse una vez m8s por "circuitos abiertos", y el resistor RG puede carnbiarse por un con0 circuit0 equivalente dado que IG = 0 A. El resultado es la red de la figura 6.9 para el analisis en dc.

La comente a traves de Rs es la coniente de la fuente Is, pero IS = ID y

' R , =

Para el lazo cerrado que se indic6 en la figura 6.9 se iiene que

-v - VRS = 0 GS

y '6s = -'RS

0

En este caso podemos ver que VGS es una funcion de la comente de salida ID, y no fija en Flgura 6.9 Analisis en dc de la magnitud, como ocumo para la configuraci6n de polarization fija. configuration de autopolarizacion.

La ecuacion (6.10) esta definida por la configuracion de la red, y la ecuacion de Shockley relaciona las cantidades de entrada y de salida del dispositivo. Ambas ecuaciones relacionan las mismas dos variables, y permiten tanto una soluci6n matematica como una grafica.

Puede conseguirse una solucion matematica mediante la simple sustituci6n de la ecuaci6n (6.10) en la ecuacion de Shockley como mostramos a continuacion:

A1 desarrollar el tkrmino cuadratico que se indica y al reorganizar 10s terminos, puede lograrse una ecuaci6n de la siguiente forma:

Puede resolverse la ecuacion cuadratica para la solucion adecuada de ID. La secuencia anterior define el metodo matematico. El metodo grafico requiere que pri-

mero se establezcan las caractensticas de transferencia del dispositivo como se muestra en la figura 6.10. Debido a que la ecuaci6n (6.10) define una linea recta en la misma grafica, primero se identifican dos puntos sobre la grifica que se localizan sobre la linea y simplemente se dibuja una linea recta entre ambos puntos. La condicion m b obvia de aplicaci6n es ID = 0 A, ya.que da por resultado VGS = -IDRS = (0 A)Rs = 0 V. Por tanto, para la ecuaci6n (6.10) se define un punto sobre la linea recta mediante ID = 0 A y VGS= 0 V, tal como aparece en la figura 6.10.

- - - - - "A; "'s=;",l D = O A ( "cs=- l$s~

- 'GI Fwra 6.10 Definicibn de un punto 2 sobre la recta de autopolarizacibn.

El segundo punto para la ecuaci6n (6.10) requiere de la selecci6n de un nivel de VGS o de ID y calcular el valor cocrespondiente de la oua cantidad con la ayuda de la ecuacion (6.10). Los niveles resultantes de ID y de Vo despues definirin otro punto sobre la linea recta y permitiran un dibujo real de dicha linea. Se supone, por ejemplo, que se selecciona un nivel de ID igual a la mitad del nivel de saturaci6n. esto es,

luego

El resultado es un segundo punto con el objeto de dibujar la linea recta como se muesua en la figura 6.11. Luego se dibuja la linea recta por medio de la ecuaci6n (6.10) y se obtiene el punto

Capitulo 6 Polarizacibn del FET

' ~ ~ 8 s Figura 6.11 Trazo de la recta de %=-I autopolarizaci6n.

estable en la interseccidn de la linea recta y la c w a caractenstica del dispositivo. Los valores estables de I , y de VcS pueden determinarse y utilizarse para encontrar las otras cantidades de interes.

Puede calcularse el valor de Vm si aplicamos la ley de voltaje de Kirchhoff a1 circuit0 de salida, lo que da por resultado

- --- -

Calcular lo siguiente para la red de la figura 6.12.

1 Figura 6.12 Ejemplo 6.2

EJEMPLO 62

a) El voltaje compuerta-fuente se determina par

'GS = -I$s Si se elige I, = 4 mA, se obtiene

V,, = -(4 mA)(1 kR) = -4 V

El resultado es la grafica de la figura 6.13 como se defini6 mediante la red.

- 7

',. ~ p p

0 V. l o= 0 mA figura 6.13 Trazo de la recta de P autopoiarizacion para la red de la

-8 -7 -6 -5 -4 -3 -2 -1 10 VmCV) iigura 6.12.

En caso de elegir ID = 8 mA, el valor de VGS resultante sena de -8 V. coma se muestra en la misma grafica. En cualquier caso se obtendra la misma linea recta. demostrando que puede seleccionarse cualquier valor adecuado de ID, siempre y cuando se utilice el valor determinado par la ecuaci6n (6.10) para V,,. Ademb, debe tenerse en cuenta que puede seleccionarse el valor de VGS, y calcular el valor de ID, para obtener el mismo resultado.

Si se selecciona VGs = V p I 2 = -3 V para la ecuacion de Shockley. se tiene que ID = IDS, I 4 = 8 rnA 1 4 = 2 mA, y resultara la grafica de la figura 6.14, la cual representa las caractensticas del dispositivo. La solucion se encuentra a1 sobreponer las caractensticas de la red definidas mediante la figura 6.13 sobre las caracteristicas del dispositivo de la figura 6.14, y encontrando el punto de interseccion de ambas como se indica en la figura 6.15. El punto de operation resultante esti en un valor del voltaje compuerta-fuente estable de

F~gura 6.14 Trazo de las caracteristicas del F~gura 6.15 CBlculo dei punto Q para la red de dispositivo para el JFET de la figura 6.12. la iigura 6.12.

Capitulo 6 Polarization del FET

b) En el punto estable:

IDc = 2.6 mA

C) La ecuacion (6.1 1): VDS = VDD - ID(RS + R,) = 20 V - (2.6 mA)(I kR + 3.3 ki2)

= 2 0 V - 11.18V

= 8.82 V

d) Laecuacion (6.12): Vr = l,Jis

= (2.6 mA)(1 k R )

= 2.6 V

e) La ecuacion (6.13): VG = 0 V

f) La ecuaci6n (6.11): Vo = VDs + Vs = 8.82 V + 2.6 V = 11.42 V

o 'J, = V,, - I,R, = 20 V - (2.6 mA)(3.3 kR) = 11.42V

Encontrar el punto de operation para la red de la figura 6.12 si: EJEMPLO 6 3 a) R s = l O O n . b) R, = 10 kR.

Ohsbvese la figura 6.16.

a) En el eje de I,.

De la ecuacion (6.10).

VGso = -0.64 V

h) En el eje de VGS

VGso G 4 . 6 V

De la ecuacion (6.10).

Podemos observar como 10s niveles mas bajos de R, acercan la recta de carg-a de la red hacia el eje I,, mientras que 10s niveles mb altos de Rs acercan la recta de carga de la red hacia el eje VGs

6.3 Configuraci611 de autopolarizacion

EJEMPLO 6.4 Determine lo siguiente para la configuraci6n de entrada comun de la figura 6.17.

Figura 6.18 Trazo del equivale te de dc de la red dela fig!ra 6.17.

F i p 6.17 Ejemplo 6.4.

La terminal de la compuena conectada a tierra y la ubicacion de la entrada establecen fuertes similitudes con el amplificador a BJT de base comSn. Aunque es diferente en apariencia, en relaci6n con la estructura bhica de la figura 6.8, la red de dc que result6 de la figura 6.18 posee la misma estructura bisica que la figura 6.9. Por tanto, puede proceder el anilisis en dc de la . . misma forma que en 10s ejemplos recientes. a) Las caractensticas de transferencia y la recta de carga aparecen en la figura 6.19. En este caso se determind el segundo punto para el tram de la recta de carga seleccionando (en forma arbiuaria) ID = 6 mA y resolviendo VGS Esto es,

coma se muestra en la figura 6.19. La curva de transferencia de dispositivo se traz6 usando:

VP VcsQ' -2.6 V

Capitulo 6 Polarizaci6n del FET

F~gura 6.19 Determinacion del punto Q de la red de la figura 6.17

y el valor asociado de VGS:

como se muestra en la figura 6.19. Al utilizar el punto de operacion de la figura 6. I9 se obtiene

V,,, 2 -2.6 V

b) De la figura 6.19.

6.4 POLARIZACION MEDIANTE DIVISOR DE VOLTAJE

El amglo de polarizaci6n mediante divisor de voltaje que se aplico a 10s amplificadores a transistor BIT tambiCn puede aplicarse a 10s amplificadores a FET. como lo muestra la figura 6.20. La const~ccion basica es exactamente la misma, pero el anilisis en dc de cada una es muy diferente. Para 10s amplificadores FET I, = 0 A, pero la magnitud de I , para 10s amplificadores de emisor comun puede afectar 10s niveles de coniente y voltaje de dc, tanto en 10s circuitos de entrada como en 10s de salida. Recuerde que I, proporciono la relacion entre 10s circuitos de entrada y de salidapara la configuraci6n de divisor de voltaje para el BJT, mientras que V,, hara lo mismo en la configuracion a FET.

Para el anilisis en dc se redibuja la red de la figura 6.20 como se muestra en la figura 6.21 Vemos que todos 10s capacitores, incluyendoel capacitor de desvio Cs, han sido reemplazados por un "circuit0 abieno" equivalente. Ademas, se separo la fuente V,, en dos fuentes equiva-

Figura 6.20 Arreglo de polarizaci6n rnediante divisor de voltaje. Figura 6.21 Redibujo de la red de la figura 6.20 para el andisis en dc.

6.4 Polatizacibn mediante divisor de voltaje 267

lentes con objeto de pemitir una separation mayor de las regiones de entrada y salida de la red. Debido a que I, = 0 A, la ley de comente de Kirchhoff requiere que IR, = IR, y que el circuito equivalente en sene que aparece a la izquierda de la figura pueda utilizarse para encontrar el nivel de VG. El voltaje VG, igual que el voltaje a travis de R,, puede encontrarse si se utiliza la regla del divisor de voltaje de la siguiente manera:

Si aplicamos la ley de voltaje de Kirchhoff en el ?entido de las manecillas del reloj en el lazo indica.10 en la figura 6.21, se obtiene

Sustituyendo VRs = ISRS = IDRS, se tiene

El resultado es una ecuacion que todavia incluye las mismas dos variables que aparecen en la ecuacion de Shockley: VGs e I,. Las cantidades V , y Rs estan fijas par la constmcci6n de la red. La ecuacion (6.16) es aun la ecuaci6n para una linea recta, per0 el origen ya no es un punto de la recta. No es dificil el procedimiento para dibujar la ecuaci6n (6.16) si se procede como se indica a continuaci6n. Debido a que cualquier linea recta requiere la definici6n de dos puntos, primer0 esti el hecho de que en cualquier punro a lo largo del eje horizontal de la figura 6.22 la comente ID = 0 mA. Entonces, si se selecciona ID para ser igual a 0 mA, en esencia se est6 estableciendo en algdn lugar sobre el eje horizontal. Puede calcularse la localizacion exacta mediante la simple sustitucion de ID = 0 mA en la ecuaci6n (6.16) y encantrando el valor resultante de V,, de la siguiente manera:

El resultado especifica que siempre que se grafique la ecuacion (6.16). en caso de haber seleccionado ID = 0 mA, el valor de VGx para el dibujo sera de V , volts. El punto que se acaba de determinar aparece en la figura 6.22.

figura 6.22 Trazo de la ecuaci6n de la red para la configuration mediante divisor de voltaje

Capitulo 6 Polarizaci6n del FET

Documents

electronica teoria de circuitos 6 edicion - robert l boylestad(2)