AulaDT2 AlgebraBoole 1oSem16 Web

7/25/2019 AulaDT2 AlgebraBoole 1oSem16 Web

1/13

10/03/2016

1

AULA 2 - LGEBRA DE BOOLE

UNIVERSIDADE TECNOLGICA FEDERAL DO PARANDEPARTAMENTO ACADMICO DE ELETROTCNICAELETRNICA DIGITAL - ET75C - Prof Elisabete N Moraes

Em 11 de maro de 2016.

REVISO: SIST. COMBINACIONAL XSIST. SEQUENCIAL

2

Aula 2 - lgebra de Boole 11-Mar-16

Sistemas Combinacionaisas variveis de sada dependem exclusivamentedo valor presente das variveis de entrada.

Sistemas Sequenciais o comportamento de sinais variveis de sada nodependem somente do valor presente das variveis de entrada mas tambm dohistrico desse subsistema (estado interno).


2/13

10/03/2016

2

REVISO: SISTEMAS DE NUMERAO

3


Sistema decimal: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9.

Ex.: 32510 = 3x102 + 2x101 + 5x100

Sistema binrio: 0 e 1 base 2

Ex.: 1012= 1x22 + 0x21 + 1x20 =5

Sistema octal: 0, 1, 2, 3, 4, 5, 6, 7 base 8

Ex.: 548 = 5x81 + 4x80 = 4410

Sistema hexadecimal: sistema alfanumrico, ou seja, composto porletras e nmeros.0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E , F base 16

Ex.: 3A116= 3x162 + 10x161 + 1x160 = 92910

NVEL LGICO X NVEL ELTRICO

4


0

1

0,7VDD

10

VDD

0V

TTL Vcc=5V CMOS VDD= 3 a 18V

0

1

2,3V

0,2V

5V

0V

Nomenclatura usual:IN (entrada) i HIGH (alto) hOUT (sada) o LOW (baixo) l


3/13

10/03/2016

3

ALIMENTAO CMOS-DATASHEET


5

24 = 16 linhas23 = 8 linhas

TABELA DA VERDADE : 2N

6


A B C D S

0 0 0 0 0

0 0 0 1 1

0 0 1 0 0

0 0 1 1 10 1 0 0 0

0 1 0 1 1

0 1 1 0 0

0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 0 0

1 1 1 1 0

A B S

0 0 0

0 1 1

1 0 0

1 1 1

A B C S

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 11 0 0 0

1 0 1 1

1 1 0 0

1 1 1 1

22 = 4 linhas


4/13

10/03/2016

4

DIAGRAMAS DE CONEXO DE CIS TTL USUAIS

7


O sinal * ao lado do smbolo indica configurao coletor aberto.

7408 7432

7404

7402 7400

Consulta s folhas de especificao datasheets:

EQUIVALNCIA ENTRE PORTAS LGICAS

8


Em alguns circuitos, determinadas portas lgicas podem sersubstitudas por um conjunto de portas que realizem a mesmafuno lgica. Esta ao auxilia na reduo do custo final docircuito eletrnico, do custo ou mesmo o reaproveitamento de

estoque.A porta lgica que possibilita a implementao de qualquerexpresso lgica a porta NAND, pois em combinaesapropriadas resulta nas operaes lgicas elementares como aNOT, AND e OR.

Idoeta & Capuano: cap 3: Boole, De Morgan e Simplificao

Tocci: cap 3


5/13

10/03/2016

5

UNIVERSALIDADE DA PORTA NAND

9


LGEBRA DE BOOLE

10


George Boole (1819 - 1864) matemtico e pensador ingls queem 1854 apresentou o seu trabalho que serviu de basematemtica das proposies lgicas.

POSTULADOS entes abstratos que provocam uma definiointuitiva sem que haja a necessidade da demonstrao.

1-Complemento 3-Multiplicao

01

10

AASe

AASe

2-Adio

111

101

110

000

11.1

00.1

01.0

00.0

Matemtica dos circuitos lgicos


6/13

10/03/2016

6

LGEBRA DE BOOLE

11


Propriedades:

1-Associativa 2-Comutativa

CBACBA

CBACBA

.... ABBA

ABBA

..

3-Elemento Neutro 4-Distributiva

5-Complemento

AA

AA

0

.1 CABACBA

CABACBA

..

...

1

0.

AA

AA

TEOREMAS

12


So regras, leis no intuitivas que necessitam ser demonstradas para se tornar evidentes.

1-Teorema da Dualidade 2-Teorema da Convoluo

3-Teorema de De Morgan

AAA

AAA

.

........

.........

CBACBA

CBACBA

AA

Sequncia de soluo: Operao E (.) prioridade sobre OU (+)

1 ( )

2 [ ]

3 { }

4-Teorema da Adjacncia

ABABA ).().(


7/13

10/03/2016

7

IDENTIDADES

13


Multiplicao Adio

Porta E multiplicador booleano Porta OU somador booleano

COMENTRIO SOBRE A QUESTO 2 DO ROTEIRO

14


xxx

xxx

.

Flutuao uma condio que deve

ser evitada, pois o terminal abertoserve como captador de rudos.

Empregar a condio eltrica que no interfira na condio eltrica sendoisso feito pela propriedade da identidade 3 e 7:


8/13

10/03/2016

8

IDENTIDADES AUXILIARES

15


1) ABAA .

BABAA .3)

CBACABA .. 5)

BBABA .6)

7) BABABABA ...

2) ABAA

4) BABAA .

8) CABACBCACA .....

9) CABACBCABA ...

Disponibilizadas na webpage da disciplina.

(i) DEMONSTRAO DA IDENTIDADE 3

16


BABAA .

BAA .

ZBA .

1) Aplicando convoluopara no alterar a expressoe fazendo:

2) Aplicando De Morganna primeira negao :

ZA

ZA .

3) Retornando o valor de Z:

BAA

..

4) Aplicando De Morganno termo entre ( ):

BAA .

5) Aplicando a proprie-dade distributiva edesenvolvendo:

BA

BAAA

.0

..

BAA .BA

BA

6) Aplicando novamenteDe Morgan :


9/13

10/03/2016

9

(ii) DEMONSTRAO DA IDENTIDADE 3

17


BABAA .

BABA .1

1) Empregando propriedadedo elemento neutro para amultiplicao: ,

3) Propriedade distributiva:

BAAAB .

4) Agrupando os termos em B:

AAAB .

5) Aplicando a identidade:

AA 1.

BAA .1

2) Na sequncia propriedade

identidade: 11

B

AB

AB

1.

EXERCCIOS

18


Exerccios resolvidos do livro Idoeta & Capuano: item 3.8.1, p.99Exerccios propostos: item 3.10, p. 148

BCAR :

DCABR :

BACR :

ADABDCR :Dica: use a identidade auxiliar 8!!


10/13

10/03/2016

10

EXERCCIOS

19


+

+

EXERCCIOS

20


7-Obtenha a equao lgica a partir da equivalncia entre a associao dosinterruptores

8-


11/13

10/03/2016

11

EXERCCIOS

21


9-

TEMPO (DE ATRASO) DE PROPAGAO

22

11-Mar-16

Tempo de Propagao

O tempo de propagao de LOW para HIGH (tPLH) e o tempo de propagaode HIGH e LOW (tPHL) so definidos como o tempo que a tenso de sada demora aatingir o valor mdio entre os valores mximo e mnimo da tenso de sada, desde omomento em que a entrada comuta. Ou seja, o tempo que decorre entre a definio donvel lgico de entrada e a definio do nvel lgico na sada. Naturalmente, desejvel

que tPHL e tPHLsejam iguais dado que o pior destes tempos define a velocidade mxima aque a porta lgica pode operar.

Aula 2 - lgebra de Boole

CONDIOTERICA


12/13

10/03/2016

12


23

tpHL = tempo entre opulso de entrada e ocorrespondente pulsona sada de ALTO paraBAIXO.

tpLH = tempo entre opulso de entrada e ocorrespondente pulsona sada de BAIXOpara ALTO.

TEMPO DE ATRASO) DE PROPAGAO

50

50

TEMPO (DE ATRASO) DE PROPAGAO

24

11-Mar-16

Sedra, seo 1.7Tocci, cap 8

Avalia o comportamento dinmico em termos do atraso temporal no chaveamento datenso de entrada da porta (de baixo para alto e vice-versa) e a mudanacorrespondente na sada. Motivos:1. Os transistores que implementam as chaves exibem tempos de chaveamento

finitos (diferente de zero).2. Capacitncia presente entre a sada e o terra, que necessita ser carregada ou

descarregada antes que a sada atinja os nveis VOH ou VOL.A camada de depleo, comporta-se essencialmente como uma regio sem portadoresportanto um isolante entre camadas opostas.Na polarizao reversa, essa camada aumenta, ou seja, a distncia d maior, o que

resulta em uma reduo na capacitncia nesta regio.

TJB como chave

MODO JBE JBC

Corte Reversa Reversa

Saturao Direta Direta

d

AC

Vcc

Sada

R1

Circuito equivalentedo inversor


Modelo eltrico do TJBpara frequncias


13/13

10/03/2016

TEMPOS DE SUBIDA E DESCIDA

25

11-Mar-16

Tempos de subida (tr) e descida (tf)O tempo que uma porta lgica demora a comutar est relacionado com os tempos desubida e descida, ou seja, com os tempos de comutao de LOW para HIGH ede HIGH e LOW respectivamente.O tempo de subida (tr) rise time - definido como o tempo que a tenso na sada daporta lgica demora a subir entre 10% e 90% do seu valor mximo. De formacomplementar, o tempo de descida (tf) fall time - definido como o tempo que atenso na sada demora a descer entre 90% e 10% do seu valor mximo.


Thomas Floyd

TEMPO (ATRASO) DE PROPAGAO

26


Inversor TTL

Tp=22nsfmax=45,45MHz

Tp=14nsfmax=71,43MHz

Inversor CMOS

Minha mquina (HP Pavilion x360) 2,16GHz

Documents

AulaDT2 AlgebraBoole 1oSem16 Web