1 AbstractInthispaperadescriptionitisof theoreticalandpracticaloperationoftheserial communication between an FPGA and a workstation inthiscaseacomputer.UsingaminiUSBserial module. Index terms FPGA, IP, Xilinx, SPARTAN I.INTRODUCCIN Enestedocumentedesarrolladocomounaguiaparael estudiantebsicaparauncontactoprimarioconeltema decomunicacinserialsetratadelfuncionamiento tericoyprcticodelacomunicacinserialentreuna FPGAyunaterminaldetrabajoenestecasouna computadora. Usando un modulo serial USB mini. II.DESARROLLO DEL ARTCULO 1. UART Figura 1. UART Caracteristicas 2.Estandar RS232 EIA/TIA RS-232C,esuna Interfazquedesigna una normaParaelintercambiodeunaserie de datos binarios entreun DTE (DataTerminal Equipment,Equipo Terminal deDatos)y un DCE (DataCommunicationEquipment,Equipo de Comunicacin de Datos) Figura 2.EIA- TIA RS232 1.1.PUERTO RS232 Figura 3. Puerto RS232 Graficamente Un puertoserie o puertoserial esuna interfaz de comunicacionesdedatosdigitales,frecuentemente utilizadoporcomputadoras y perifricos,dondela informacinestransmitida bit abitenviandounsolobit alavez,encontrasteconelpuertoparalelo queenva varios bits simultneamente. .Lacomparacinentrelatransmisinenserieyen paralelosepuedeexplicarusandounaanalogacon las carreteras.unlversal Asynchronous recelver and Lransmluer ulsposluvo que envla daLos paralelos sobre una llnea serle.velocldad 10k8yLes/s ermlLe la comunlcacln de duplex compleLo bldlrecclonaluullza un conecLor de 9 plnes "u8-9" (equlpos anuguos uullzan 23 plnes "u8-23"). Damin Prez, Fernando Untua, Jos Luis Moreno .A ESPE Comunicacin Serial FPGA 2 1.2.CLASIFICACIONDE UART Figura 4. Clasificacin de UART Procedimiento: Cuando la lnea serie no lleva datos (iddle) est a 1. Latransmisincomienzaconunbitdestart (0), seguido por los bits de datos (6,7, o 8), un bit opcional de paridad (paridad par (igual a cero cuandohayunnmeropardeunos)oimpar)y finaliza con los bits de stop (1, 1.5 o 2). Antes de iniciarse la transferencia, el emisor y el transmisordebenponersedeacuerdoenloque setransmiteyademsenlavelocidadde transmisin (baud rate: bits por segundo). 3.RECEPTOR Figura 5. Receptor en UART MDULO GENERADOR DE BAUD RATE Figura 6. Modulo generador de baud Rate 4.Modulo ReceptorReceptor,enelreadecomunicacin,esel dispositivoquerecibelainformacinqueenva el emisor.estoquieredecirqueesunmoduloque ayudaalmomentodeestarrecibiendolasseales hacia el modulo y luego a la FPGA 5.Transmisor Figura 6. Transmisor en UART uA81 1ransmlsor Carga los daLos en paralelo para Lransmlurlos velocldad deLermlnada comenzando por LS8 8ecepLor 8eclbe los blLs uno a uno y reensambla el daLo compleLo 8LCL1C8 Modulo Cenerador de 8aud 8aLe Modulo 8ecepLor Mdulo lnLerface Sufunclnsergenerarunuck"16 vecesporbaudraLe.uck"nose comporLacomounrelo[,slnomas blencomounenable,porquevaldr 1" duranLe un clclo de relo[ SlelbaudraLeesde19.200clclospor segundo, la frecuencla de muesLreo debe ser19.200*16=307.200uckspor segundo.Sl el relo[ de la placa (en sparLan) es de 30 Mhz,enLonceshayquegenerarunuck cada 163 clclos de relo[.18AnSMlSC8 Modulo Cenerador de 8aud 8aLe Modulo 1ransmlsor Modulo lnLerface 3 6.Modulo Transmisor. Figura 7. Caracteristicas Modulo Transmisor 7.UAR Completa Transmisin y Recepcion. Figura 8. UART completa Rx y Tx 8.Modulo Serial USB mini Figura 8. Caracterisiticas modulo Usb. 9.Requerimientos Del Sistema Figura 10. Requerimientos del Sistema 10. Adaptador Serial - Usb (mini) Figura 11. Modulo Usb Mini Fisico Ventajas uso de Modulo USB(mini o micro) Poco consumo de energaAlimentado directamente del USB de la estacin de trabajoPequeo tamao usado para electrnica 4 Pines RX TX VCC GND Bajo costo comparado a prestaciones.

Lnvla uno a uno los blLs a una deLermlnada velocldad no hay muesLreo de blLs, la frecuencla de los ucks es 16 veces ms lenLa que en el caso del recepLor. Ll L-2303 uS8 es un adapLador serle un accesorlo lnLellgenLe y convenlenLe para la conexln de dlsposluvos a Lraves de 8S-232 a su ordenador hosL de Wlndows equlpado con uS8. roporclona una conexln puenLe con un conecLor esLndar u8 macho de 9 plnes del puerLo serle en un exLremo y un conecLor macho upo A uS8 esLndar en el oLro exLremo. ermlLe una forma sencllla y fcll de anadlr conexlones en serle con el C sln Lener que lr a Lraves de la lnsercln de una Lar[eLa de serle y la conguracln del puerLo Lradlclonal. W|ndows 2000, W|ndows k, W|ndows V|sta, or W|ndows 7 S|stema Cperanvo AMD or Inte| ennum 133Mnz o poster|ror. US8 1.1 o puerto super|ror. US8-to-Ser|a| Cab|e Adapter e Insta|ador. 4 III.DESARROLLO DE LA APLICACIN DECLARACION DE VARIABLES PARA INICIALIZAR LA OMUNICACION RX Figura 12. Diagrama de bloque suma A y B DESALLORRO DE PROGRAMA TX UsandoellistadodelasdireccionesfsicasdelaFPGA se obtienen los valores para cargarlos en el programa de estamaneraestnasignadoslospuertosausarseenesta aplicacin. Enestecasolospuertosparatransmitirlosdatosylos cualessernencaminadoscorrectamentehastala estacin de trabajo en este caso un computador. Figura 9. Nuevo proyecto Habiendoseleccionadolospuertosyteniendounavista decomoseveraelprogramaenunavistadediagrama electrnico queda as. Figura 10. Vista de diagrama electrnico Secarganlosdatosquesernreconocidosporel hyperterminaldelaestacindetrabajousandocdigo binarioparadeesamaneraformarnuestrafraseeneste caso SERIAL VLSI 3 Figura 11. Decodificacin de datos 8 bits Grabandolatarjetaconelprogramadetransmisin serial Figura 13. Imagen Captada por Hyperterminal Captacin de datos a travs de Hyperterminal. Cabeaclararquelacomunicacinselarealizaenla maquinavirtualparaFPGAylosdatosledosson capturados por Hyperterminal para windows 8.1. 5 11. CONCLUSIONES Comunicacin serial se refiere a funciones tanto derecepcincomodetransmisinysegn como este su configuracin se pueden utilizar en cualquieraplicacin,demaneraqueseahorrara tiempoalmomentodeprogramardicha aplicacin. LosdispositivosFPGAquecontienen procesadoresintegradosyotrasfunciones implementadas en forma de mdulos de hardware (hard-core)enestecasoelmoduloPL2303elcual esindispensableparalacomunicacinserialconla fpga. El modulo PL-2303 permite una forma sencilla y fcil forma de aadir conexiones en serie con el PCsintenerqueiratravsdelainsercinde una tarjeta de serie y la configuracin del puerto tradicional. La comunicacin serial reduce el uso de pines ya quecomnmenteseusan2pines,unopara Transmisindatos(TXD)yotropararecepcin de datos (RXD), comparadosi se usa un mtodo de8bitsqueseusanenlacomunicacin paralela. 12. RECOMENDACIONES Investigar cada parmetro que sea necesario para el uso de un modulo, en este caso para poder emplear el modulo PL2303 fue necesario conseguir el driver para dicho modulo, con cual este mdulo funciona sin ningn problema. Para grabar el programa es recomendable primero chequear la sintaxis del programa generado, de manera que al momento de grabar en la tarjeta FPGA, ya se tenga la seguridad del funcionamiento sea correcto. Investigar los mdulos que se puede realizar en todas las versiones de FPGA, ya que cada categora tiene diferentes mdulos para generar, pero la sintaxis es similar la una a la otra. 13. REFERENCIAS [1]Departamentodeelctricay electrnica/Diseo sobre FPGA. http://deeea.urv.cat/public/PROPOSTES/pub/pdf/1453pub.pdf LxLraldo el da 11 de enero del 2015. [[2] PL2303 Datasheet, Prolific Technology. hLLp://www.elecLronlcaesLudlo.com/docs/L2303.pdf LxLraldo el da 12 de enero del 2015. [3] Prolific Drivers. http://plugable.com/drivers/prolific Extrado el da 12 de enero del 2015. 14. BIOGRAFAS: DaminPrezMoreira,naceel16demayode1990 Pichincha, Quito. Sus estudios primarios los realizo en la escuelaseoradeLoretto,susestudiossegundarioslos realizoenelcolegiofiscomicionalSagradoCoraznen laprovinciadeEsmeraldasconttulodefsico matemtico. Realiza sus estudios superiores actualmente enlauniversidaddelasfuerzasarmadas(ESPE)enla carrera de Electrnica Automatizacin y Control. FernandoUntua,naciel28deNoviembrede1990, enlaciudaddeSantoDomingo-Ecuador,Susestudios primariosfueronrealizadosenlaEscuela"Cuidadde Caracas",susestudiossecundariosenelColegio"Julio MorenoEspinosa"dondesegraducomobachilleren fsicomatemtico,realizlasuficienciadelidioma ingleseneldepartamentodeidiomasdelainstitucin, actualmentecursaeloctavoniveldeeducacin universitariaenlacarreradeIngenieraElectrnica AutomatizacinyControlenla"EscuelaPolitcnica del Ejrcito". Jos Luis Moreno .A, naci el 19 de Enero de 1992, en laciudaddeQuito-Ecuador,Susestudiosprimarios fueronrealizadosenlaEscuela"EugenioEspejo",sus estudiossecundariosenelColegio"EugenioEspejo" dondesegraducomobachillerenfsicomatemtico,, actualmentecursaelsegundoniveldeeducacin universitariaenlacarreradeIngenieraElectrnicaen Telecomunicacionesenla"EscuelaPolitcnicadel Ejrcito".