Taller Flip-Flops y Registros. (3) (1)

UNIVERSIDAD TECNOLGICA DE PEREIRA

FACULTAD DE INGENIERAS: EEFCC

PROGRAMA DE INGENIERA DE SISTEMAS Y COMPUTACIN

ELECTRONICA DIGITAL

TALLER 1

1. Para un Flip Flop JK disparado por flanco positivo cuyas entradas son las que se muestran, determinar la salida Q suponiendo que se encuentra inicialmente en estado RESET.

2. Para un Flip-Flop JK con entradas asncronas, suponga las entradas tal como se muestran en el

diagrama de tiempos y que se encuentra inicialmente en estado RESET.

3. Analiza el circuito secuencial sncrono de la figura. A la vista de su diagrama de flujo, Qu funcin realiza?

4. Los nmeros entre 0 y 3, expresados en forma binaria, se transmiten en serie por una lnea de datos Y. El primer bit que se transmite es el ms significativo, y a continuacin lo hace el menos

significativo. La transmisin est sincronizada con el reloj. Se desea disear un circuito secuencial

sncrono como el de la figura:

Tal que la salida Z entregue un "1" durante el tiempo en el que se est transmitiendo el segundo bit,

si la combinacin que lleg a travs de Y fue 0 o 3, permaneciendo el resto del tiempo a 0. La entrada X es la nica que puede inicializar el sistema: X=1 provoca el paso al estado inicial en el que Z=0, y en este estado queda el sistema sin responder a los eventuales cambios de Y hasta el ciclo en el que X=0 lo que indica la transmisin del bit ms significativo del dato por Y.

El diseo ha de realizarse utilizando el mnimo nmero de Flip-flops D.

Puede utilizar lso dispositivos bsicos como AND, OR y NOT que requiera para tal fin.

5. Suponga el mismo dispositivo anterior para con la entrada de datos paralela para detectar

el 0 y el 7.

El diseo ha de realizarse utilizando el mnimo nmero de Flip-flops D.

Puede utilizar lso dispositivos bsicos como AND, OR y NOT que requiera para tal fin.

6. Basado en su conocimiento sobre el comportamiento del latch SR activo bajo y el latch tipo D activo alto, realice el diseo del lacth SR activo alto y el latch tipo activo bajo. Pueden usar otras compuertas lgicas a las usadas en clase.

7. Disee un contador ascendente/descendente de tres bits usando Flip-Flops tipo T. Este debe tener una lnea de control Up/Down que indica al contador que esta de forma ascendente cuando esta lnea est en 1 y descendente cuando est en 0.

8. Realice el diseo en VHDL de los Flip-Flops SR, SR con entradas asncronas, Tipo JK, Tipo D y tipo T.