Upload
others
View
0
Download
0
Embed Size (px)
Citation preview
XR88C681���� ���� ����
� �� ��� ���
���� ����
�����
��������� ������
FEATURES
� ��� ��� �����!" #$���$�� ����%
� %&'����% ��'�(��� �$ ���%�(����
� )��$������*�++���$ ��'�(���% �$ ���� *�++���$���%�(����%
� ,��-�������� ���� *(�% ( �.�/ *(� #'�����%
� #����� *(� ���� 0�������% �(� ���� �� �1 *(�����%
� #$���$�� *(� ���� ����'�(� +�� 2�' ���%�(����
�$ ��'�(���
� 2!����� ���'3 �����(�(�&
� ��!(��� *(� ����4 �5 ���'3 � ���.%" �/5 ���'3 �
��63�.%
� 7�����" ���2�8�" 9�'�� 9��,* �: �$
������ 9��,* �: ��$�%
� ����(�+�'�(� �/ *(� ������.�(���
� #������� ������ �(� 2(-� ��%3���� #�������
��$(�(�%
� #������� ;�'��� ������ � '3����$-� �<� ,( �#,�$ << ,( ,9�� ,�'3�-�% ��&�
� ,��-�������� #������� ��(%& ��(
� = 0����� ,����%� ������% �<� ,( �#, �$ << ,(,9�� ,�'3�-�% ��&�
� > 0����� ,����%� #���% �(� ��-� �+ �����%����'���% � #���% �<� ,( �#, �$ << ,( ,9��
,�'3�-�% ��&�
� ����(����� ��$� ������(��� �(� =�6� 7(� *(�
��$�
� ���(� �%'(������ +�� ��&%���
� ���$�& ��$� �� ��$�'� ������(- ,����
� ������(��� �(� �� �������� ���/=� �$
�(-��('% ����/�� $��('�%
� $��'�$ ���� 9�� ,���� ��'���-&
APPLICATIONS
� ����(��$(� �&%���%
� ���(�� �� ,�������.,������� �� ���(�� ��������
� ��2 +�� ��$�� �����('��(� �&%���%
GENERAL DESCRIPTION
�� 25 � ���� �(���%�� %&'����% ��'�(��� �$���%�(���� ��� ��� (% � $��� '����('��(�% $��('� �������($�% ��� +���& ($���$�� +��� $����! �%&'����%'����('��(� '���% ( � %(-�� ��'3�-�� �� �� ��(% $�%(-�$ +�� �%� ( �('�����'�%%�� ��%�$ %&%���% �$��& �� �%�$ ( � �����$ �� (������� $�(�� ��(������
�� 5�==�/=� $��('� �++��% � %(-�� #� %����(� +�� ��=�=�.=6" =�=/.==" ?=�" ?=���" /=!! �$ /6!!�('�����'�%%�� +��(�(�%�
���� �� (% +���('���$ �%(- �$��'�$ ��� ��&�������"�(� � (- ���+����'� $�%(�& 2,#.���� ��=• ���'�%%�� ����($� (- ���+����'� �$ ��� ����� '�%����(�"�$ (% ��'3�-�$ ( � <� �( ,�#," � �= �( ,�#," �$ � <<�( ,9���
ORDERING INFORMATION
Part No. Pin Package OperatingTemperature Range
5�==�/=��@ << ,9�� ��� �� >���
5�==�/=��7.<� <� ��#, ��� �� >���
5�==�/=��,.�= �= ,�#, ��� �� >���
5�==�/=��,.<� <� ,�#, ��� �� >���
5�==�/=�@ << ,9�� �<��� �� A=6��
5�==�/=�7.<� <� ��#, �<��� �� A=6��
5�==�/=�,.�= �= ,�#, �<��� �� A=6��
5�==�/=�,.<� <� ,�#, �<��� �� A=6��
XR88C681
�
���� ����
�����$ ��'�$��
*(� ����0�������
�5� �5�
#����� ���� *�%
Figure 1. Block Diagram of the XR88C681
$$��%% ��'�$��
�� ��*
������(� ������ #������� ������
#��
#��
�#��
#;� ��� ���*
������.�(���
�(�(-
����
*�%
*�++��
�� � �> � � 1 ��� �B� ��� �2�2� #2# #2� �# �: �#7�� 5�.�9: 5�
��-� �+����� ����'���%
#,�
#,��
��
#��� ,���
#,� � #,/
��� ���
�8� �8�
��$� ��-(%���%
�����% ��-(%���
���� *
�5�* �5�*
��� ���
�8� �8�
��$� ��-(%���%
�����% ��-(%���
����
�,�
������ ,��� �'�(� ����'�
9�-('
�,��
������ ,���
�,� � �,>
�%'(������
XR88C681
1
���� ����
PIN CONFIGURATION
;��
#,�
���
�2�2�
5�
5�.�9:
�5�
�5�
7�
�
�1
�
�/
1
�<
�B�
�6
���
�5�*
�5�*
�,��,�
����
���1
�<�6
�/�>
�#7��07�
28 Lead PDIP (0.600”)
�
�
1
<
6
/
>
=
�
��
�=
�>
�/
�6
�<
�1
��
��
��
��
�� �=
�� �>
�6
�/
�>
�=
��
��
�/
�6
�<
�1
��
��
�
�
1
<
6
/
>
=
�
��
<�
1�
1=
1>
1/
16
1<
11
1�
1�
��
��
�1
�<
1�
��
�=
�>
40 Lead PDIP, CDIP (0.600”)
�<
�/
�#7��
�,/
��
��
�,�
�,�
�,<
5�.�9:
�5�
�5�
5�
#,�
���
�2�2�
#,<.#2#
#,6.#2�
�#,/.# �:
;��
�6
�>
07�
�,>
��
�1
�,�
�,1
�,6
���
�5�*
�5�*
�B�
�
1
#,�
#,1
�
#,�
�
XR-68C681CJPLCC
��
��2�2�
5�
5�.�9:
�5�
7�
�5�
�,�
�,�
�,<�,6
�,1
�,�
�5�*
7�
�5�*
���
�B�
#,�
1
44 Lead PLCC
�,> �,/
�
#,�
�
#,1
�
7�
;''
#,<.#2#
#,6.#2�
�#,/.# �:
#,�
�1
�6
�>
07�
7�
�#7��
�<
��
��
��
�/
1�
1=
1>
1/
16
1<
11
1�
1�
1�
��
>
=
�
��
��
��
�1
�<
�6
�/
�>
�= ��
��
��
�� �1
�< �6 �/
�>
�=
��1<6/ <<
<1
<�
<�
<�
XR88C681
<
���� ����
PIN DESCRIPTION
44 PLCC/LCC
40 DIP,CDP
28 DIP,CDIP
Symbol Type Description
� 7� No Connection.
� � � � # LSB of Address Input. �(% (���" ���- �(� $$��%% #���%" � � 1 ��� �%�$ �� %���'� '����( ��-(%���% �(�( �� �� ��$��('�" $��(- �2 � �$ B�#�2 ������(�% �(� �� �,��
1 � #,1��5� � #���5� � ?�
# Input Port 3. 0����� ,����%� #��� � B� �� �� �� (%������(- ( �� #���$�" �(% (��� '� ��%� �� �%�$ �% ���!����� '��'3 (��� +�� �� ���� ���%�(���� ��5� ��
B� �� �� �� (% ������(- ( �� ?���$�" �(% (��� '��� �%�$ �% �� �!����� '��'3 (��� +�� �� ���� ��'�(���� ��5� ��
< 1 � � # Address Input.
6 < #,������*�
# Input Port 1. 0����� ,����%� #��� � �(% (��� '� ��%� ���%�$ �% �� '�(�� 9��" C���� * ����� �� ��$D (���������*�
/ 6 1 � # Address Input.
> / < 1 # MSB of Address Input. �(% (���" ���- �(� $$��%% #����%" � � � ��� �%�$ �� %���'� '����( ��-(%���% �(�( ���� �� $��('�" $��(- �2 � �$ B�#�2 ������(�% �(� ���,��
= > #,������ �
# Input 0. 0����� ,����%� #��� � �(% (��� '� ��%� �� �%�$�% �� �'�(������" C���� �����������$D (���� ����� �
� = 6 �B� # Write Strobe (Active-Low). C���D � �(% (��� �(�� ��� (%��%� C���D ��(��% �� '����% �+ �� ���� *�% (�� �� �$�$��%%�$ ��-(%���" �(�( �� �� ��� �� ���%+�� �''��% ��� �(%(- �$-� �+ �B��
�� � / ��� # Read Strobe (Active Low). C���D � �(% (��� �(�� ��� (%��%� C���D ���'�% �� '����% �+ �� �$$��%%�$ �� �� ��-(%����" � �� $��� ��%�
�� �� > �5�* # Receive Serial Data Input (Channel B). �� ���%� %(-(+('���(� �+ �� '���'��� (% ��'�(��$ +(�%�� #+ �!����� ��'�(��� '��'3"�5�*" (% %��'(+(�$" �� $��� (% %�����$ � �� �(%(- �$-� �+�(% '��'3�
�� 7� No Connect.
�1 �� = �5�* � Transmitter Serial Data Output (Channel B). �� ���%� %(-�(+('�� �(� �+ �� '���'��� (% ���%�(���$ +(�%�� �(% ������ (%��$ ( �� (- ����3(- %����� �� �� ���%�(���� (% ($��"$(%����$" �� �� �� '��� (% ������(- ( �� ��'�� 9��,�* �: ��$�� #+ � �!����� ���%�(���� '��'3 (% %��'(+(�$"�5�*" �� ���%�(���$ $��� (% %(+��$ ��� �+ �� ��� ����%��(���� �(+� ��-(%���� � �� +���(- �� �$-� �+ �(% '��'3�
XR88C681
6
���� ����
44 PLCC/LCC
40 DIP,CDP
28 DIP,CDIP
Symbol Type Description
�< �� � �,������*�
� Output 1 (General Purpose Output). �(% ������ '� ��%��� ���-�����$ �� +�'�(� �% �� �'�(������" C���� *��E��%�������$D ������ �����*��
�6 �1 �,1��5�*F�5���5�*F�5����.�F��G�
� Output 3 (General Purpose Output). �(% ������ ���� '���%� �� ���-�����$ �� +�'�(� �%4 �� C���� * ���%��(���� �5 '��'3D ������ ��5�*F�5�" �� C���� * ��'�(���� �5 '��'3D ������ ��5�*F�5�" �� �� ��� $��(" �'�(������ C������.�(��� ���$&D ������ ���.�F��G��
�/ �< �,6���5��G.� �99F*�
� Output 5 (General Purpose Output Pin). �(% ������ �����( '� ��%� �� ���-�����$ �� +�'�(� �% �� ����$��("�'�(������" ���� * C��'�(�� ���$&D �� C��'�(��� # � ���D ($('���� ������ ���5��GF*.� �99F*��
�> �6 �,>��5��GF*�
� Output 7. (General Purpose Output Pin). �(% ������ �����( '� ��%� �� ���-�����$ �� +�'�(� �% �� ����$��("�'�(������" C���%�(���� ���$&D ($('���� ������ +�� ����* ���5��GF*��
�= �/ �� �� #.� Bi-Directional Data Bus.
�� �> �� �1 #.� Bi-Directional Data Bus.
�� �= �� �6 #.� Bi-Directional Data Bus.
�� �� �1 �> #.� MSB of the Eight Bit Bi-Directional Data Bus. �� ���%+��%������ �� �,� �$ �� �� �� ��3� ���'� ���� �(% ��%�'�%(%�(- �+ �(% �� � �>�� �� ��% (% ��(�%����$ �� ����� (��� (% C(-D" �!'��� $��(- � # �: '&'�� �( �� ?���$���
�� �� �< 07� ,B� Signal Ground.
�1 7� No Connect.
�< �� �6 �#7�� � Interrupt Request Output (Active Low, Open Drain).�#7�� (% �%%����$ ��� �� �''����'� �+ �� �� ���� �+ ��'(�H% ��%3���� (�������(- '�$(�(�%� �(% %(-�� �(�� �����( �%%����$ ����-��� �� #������� ����('� ����(� �$�(�� �� �-���$ �'� �� '�$(�(��%� '��%(- �� #���������E��%� �% ��� ��(�(���$�
�6 �� �/ �/ #.� Bi-Directional Data Bus.
�/ �1 �> �< #.� Bi-Directional Data Bus.
�> �< �= �� #.� Bi-Directional Data Bus.
�= �6 �� �� #.� LSB of the Eight Bit Bi-Directional Data Bus. �� ���%+��%������ �� �,� �$ �� �� �� ��3� ���'� ���� �(% ��%��� ��% (% ��(�%����$ �� �� ��� (��� (% C(-D" �!'���$��(- � # �: '&'�� �( �� ?���$���
�� �/ �,/���5��GF �
� Output 6 (General Purpose Output). �(% ������ �( '���%� �� ���-�����$ �� +�'�(� �% �� ��� $��(" �'�(������" C���%�(���� ���$&D ($('���� ������ +�� ���� ���5��GF ��
XR88C681
/
���� ����
44 PLCC/LCC
40 DIP,CDP
28 DIP,CDIP
Symbol Type Description
1� �> �,<��5��G. �99F �
� Output 4 (General Purpose Output). �(% ������ �('� ��%� �� ���-�����$ �� +�'�(� �% �� ����$��("�'�(������" C��'�(��� ���$&D �� C # � ���D ($('���������� +�� ���� � ���5��GF .� �99F �
1� �= �,���5� F�/���5� ��5���5� F�5�
� Output 2 (General Purpose Output). �(% ������ �('� ��%� �� ���-�����$ �� +�'�(� �% �& �+ �� +������(-4 �� ���� ���%�(���� �/5 �� �5 '��'3������ ��5� F�/5 �� �5� F�5�" �� �� ���� ��'�(��� �5 '��'3 ������ ��5� F�5��
1� �� �� �,������ �
� Output 0 (General Purpose Output). �(% ������ �('� ��%� �� ���-�����$ �� +�'�(� �% �� �'�(������"��E��%�������$ ������ +�� ���� ����� ��
11 1� �� �5� � Transmitter Serial Data Output (Channel A). �����%� %(-(+('�� �(� �+ �� '���'��� (% ���%�(���$ +(�%���(% ������ (% ��$ ( �� ���3(- �(-� %���� �� �����%�(���� (% ($��" $(%����$" �� ������(- ( �� 9�'��9��,* �:��$�� #+ � �!����� ���%�(���� '��'3 (%%��'(+(�$" �5� " �� $��� (% %(+��$ ��� �+ �� �������%�(���� �(+� ��-(%���� � �� +���(- �� �$-� �+�� '��'3�
1< 7� No Connect.
16 1� �� �5� # Receive Serial Data Input (Channel A). �� ���%�%(-(+('�� �(� �+ �� '���'��� (% ��'�(��$ +(�%�� #+ ��!����� ��'�(��� '��'3" �5� " (% %��'(+(�$" �� $��� (%%�����$ � �� �(%(- �$-� �+ �� '��'3�
1/ 1� �1 5�.�9: # Crystal Output of External Clock Input. �(% �( (%�� '��'�(� +�� �� %($� �+ �� '�&%��� �$ � '���'(���� �� -���$ �� �� (����� �%'(������ (% �%�$� #+ ���%'(������ (% �� �%�$" � �!����� '��'3 %(-�� ��%� ��%����(�$ �� �(% (����# ��$�� +�� �� 5�==�/=� $��('� �� +�'�(� �������&"�� �%�� ��%� %����& � %(-�� �(� +��E��'(�% ������� ����8I �$ <���8I� �(% ��E�(����� '� ����� �& �(��� � '�&%��� �%'(������ �� �& �� �!�������9�'�����(��� '��'3 %(-���
1> 11 �< 5� � Crystal Input. ���'�(� +�� �� �� %($� �+ �� '�&%���� �����%(�� �+ 5�.�9:�� #+ �� �%'(������ (% �%�$" �'���'(��� ��%� ��%� �� '��'��$ +��� �(% �( ��-���$� �(% �( ��%� �� ��+� ��� (+ � �!����� '��'3(% %����(�$ �� 5�.�9:�
XR88C681
>
���� ����
44 PLCC/LCC
40 DIP,CDP
28 DIP,CDIP
Symbol Type Description
1= 1< �6 �2�2� # Master Reset (Active High). %%���(- �(% (��� '����% (������ ��-(%���%" ��" #��" #��" �,�" �,��" �$ ((�(��(I�%�� #;� �� � �/� %%���(- �(% (��� ��%� %���% �� ������.�(���" ���% �,� � �,> ( �� (- %����" �$ ���'�% ���%��(�� '���% ( �� (�'�(�� %���� �(� �5� �$ �5�*������% ���3(- �(-��
1� 16 �/ ��� # Chip Select (Active Low). �� $��� ��% (% ��(�%����$ ����� (% C(-�D ���� ���%+��% ������ �� �,� �$ ���� �� �(� �� � �> ��� �����$ �� ��� (% C���D�
<� 1/ �> #,���.�F25�
# Input 2. (General Purpose Input). �(% (��� �( '� ��%��� ���-�����$ �� +�'�(� �% �� C������.�(��� �!�����'��'3D (��� ��.�F25��
<� 1> #,/��5�*�
# Input 6 (I-Mode). 0����� ,����%� #��� �(� �(% (��� �('� ��%� �� ���-�����$ �� +�'�(� �% �� 2!����� ��'�(���� ���'3 +�� ���� * ��5�*��
<� 1> �# �: # Interrupt Acknowledge Input (Z-Mode). '�(�� 9����(% (��� (% �� �,�H% ��%��%� �� �� #������� ��E��%�(%%��$ �& �� �� �� $��('�� B� �� �,� �%%���% �(%(���" (� ($('���% ��� �� �� ��H% (������� ��E��%� (% ������� �� %���('�$" �$ ��� �� ���& �!� '&'�� �(�� �� � #�������� '3����$-� �&'��� �� �� �� �(�� ��%��$ �� ���,�H% #������� '3����$-� �& ���'(- �� '����% �+ ��#������� ;�'��� ��-(%��� �#;�� � �� $��� ��% ��� � �>��
<� 1= #,6��5�*�
# Input 5 (I-Mode). 0����� ,����%� #��� �(� �(% �( '���%� �� '�+(-���$ �� +�'�(� �% �� �!����� '��'3 (��� +���� ���%�(���� �+ ���� * ��5�*��
<� 1= #2��?���$��
� Interrupt Enable Output (Z-Mode). '�(�� 8(-��(% ������ �( (% ������& C(-D� 8������" �(��� �+ ��+�����(- ��� '�$(�(�% '� '��%� �(% ������ �( �� �� ��-���$ ���--��$ C���D��
�� #+ �� #2# �#������� 2���� #���� �( (% C���D� #+ #2� (%C���D ��'��%� �+ �� #2# �(" #2� �(�� ��--�� C(-D �'��� #2# �% ��--��$ C(-D�
�� �� �� �� �% (%%��$ � #������� ��E��%� �� �� �,���#7�� �( (% ��--��$ C���D�� #+ #2� (% C���D ��'��%� ���� �� �% ��E��%��$ � #�������" �� #2� �(�� ����(C���D" ����-��� �� #������� ����('� ����(�" ��(� ���,� �% (��3�$ �� CD '����$�
<1 1� #,<��5� �
# Input 4 (I-Mode). 0����� ,����%� #��� �(� �(% (��� �('� ��%� �� '�+(-���$ �� +�'�(� �% �� �!����� '��'3 (���+�� �� ��'�(��� �+ ���� ��5� ��
<1 1� #2#�?���$��
# Interrupt Enable Input (Z-Mode). '�(�� 8(-�#+ �(% �'�(���(- (��� (% �� � ��-(' C(-D" �� �� �� (% '������� �+ -�����(- ��� ����%3�$ #������� ��E��%�% �� ���,�� #+ �(% (��� (% �� � ��-(' C���D" �� �� �� (% ((�(��$+��� -�����(- �& #������� ��E��%�% �� �� �,��
<< <� �= ;�� ,B� Most Positive Power Supply.
XR88C681
=
���� ����
DC ELECTRICAL CHARACTERISTICS1, 2, 3
Test Conditions: � J � � >���" ;�� J 6;� 6K ���%% �����(%� %��'(+(�$�
Symbol Parameter Min. Typ. Max. Unit Conditions
;#9 #��� 9�� ;����-� ��6 ��= ;
;#8 #��� 8(- ;����-� ��� ;�� ;
;#8 #��� 8(- ;����-� ��(�(���&� ��� ; � J �66�� �� ��6��
;#85� #��� 8(- ;����-� �5�.�9:� <�� ;�� ;
;�9 ������ 9�� ;����-� ��< ; #�9 J ��<�
;�8 ������ 8(- ;����-� ��< ; #�8 J �<��•
##9 #��� 9��3�-� ������ ��6 �6 • ;#7 J � �� ;��
##9�29 ����'� ,( 9��3�-� ������ �1� A1� • ;#7 J � �� ;��
#5�9 5� #��� 9�� ������ ��� • ;#7 J �
#5�9 5� #��� 9�� ������ �> �
#5#8 5� #��� 8(- ������ �� • ;#7 J ;��
#5�8 5� #��� 8(- ������ �� • ;#7 J ;��
#99 ���� *�% ��(������ 9��3�-�������
��� �� • ;� J � �� ;��
#�� ��� ���( ������ 9��3�-�������
��� �� • ;� J � �� ;��
#�� ,���� �����& ������< / �6 � '�(�� ��$�
#��� ,���� �����& ������< 1 �� � ���$�& ��$�
Notes1.Parameters are valid over the specified temperature and operating supply ranges. Typical values are 25�C, VCC = 5V and typical
processing parameters.2.All voltages are referenced to ground (GND). For testing, input signal levels are 0.4V and 2.4V with a transition time of 20ns
maximum. All time measurements are referenced at input voltages of 0.8V and 2.0V as appropriate. See Figure 50.3.For prime grade N, P, J, L, M, ML, VCC = 5V + 10%.4.Measured operating with a 3.6864MHz crystal and with all outputs open.
XR88C681
�
���� ����
AC ELECTRICAL CHARACTERISTICS 1, 2, 3
Test Conditions: � J � � >���" ;�� J 6;� 6K ���%% �����(%� %��'(+(�$�
Symbol Parameter Min. Typ. Max. Unit Conditions
Reset Timing (See Figure 51)
��2� �2�2� ,��%� B($� ��� •
XR88C681 Read and Write Cycle Timing (Figure 52)4
� � �� 1 ����� �(�� �� ��" B�9��
�� %
� 8 �� 1 8��$ �(�� +��� ��" B�9��
� %
��� �� ����� �(�� �� ��" B� 9�� � %
��8 �� 8��$ �(�� +��� ���" �B�8(-
� %
��B ���" �B� ,��%� B($� ��6 %
��� ���� ;��($ +��� ��� 9�� /� �>6 %
�� ���� *�% ����(- +��� ��� 8(- �� ��� %
��� ���� ����� �(�� �� �B� 8(- ��� %
��8 ���� 8��$ �(�� +��� �B� 8(- 6 %
��B� 8(- �(�� *����� ���$%�$.�� B�(��%6" /
��� %
Z-Mode Interrupt Cycle Timing (Figure 53)
��#� #2� ����& �(�� +��� #2# ��� %
�# � �# �: ����� �(�� �� ��� 9��> %
�# 8 �# �: 8��$ �(�� +��� ��� 8(- � %
�2#� #2# ����� �(�� �� �� 9�� 6� %
�2�� #2� ����& �(�� +��� �#7�� 9�� ��� %
Port Timing (Figure 54)4
�,� ,��� #��� ����� �(�� �����.��� 9��
� %
�,8 ,��� #��� 8��$ �(�� +������.��� 8(-
� %
�,� ,��� ������ ;��($ +��� �B�.���8(-
<�� %
Interrupt Output Timing (Figure 55)
�#� �#7�� �� �,1 � �,> �� �%�$�% #�������% 8(- +���4 ����� �+#�������% �����% *(�% ( #�� ��#,�� ����� �+ #������� ��%3 (#��
1��1��
%%
Clock Timing (Figure 56)
��9: 5�.�9: �2!������ 8(- �� 9���(��
��� %
��9: 5�.�9: ��&%��� �� 2!����� ��E��'&
>�1>� �8I
XR88C681
��
���� ����
AC ELECTRICAL CHARACTERISTICS 1, 2, 3 (CONT’D)Test Conditions: � J � � >���" ;�� J 6;� 6K ���%% �����(%� %��'(+(�$�
Symbol Parameter Min. Typ. Max. Unit Conditions
Clock Timing (Figure 56) (Cont’d.)
���� ������.�(��� 2!����� ���'38(- �� 9�� �(�� �#,��
��� %
���� ������.�(��� 2!����� ���'3 ��E��'&
� >�1>� �8I
���5 �5� �$ �5� �2!������ 8(-�� 9�� �(��=
��� %
+��5 �5� �$ �5� �2!������ ��E��'&�/5�5
��
�/�����
�8I�8I
Transmitter Timing (Figure 57)
��5� �5� ������ ����& � �5��2!������ 9��
16� %
���� �5� ������ ����& � �5��#������ ������ 9��
�6� %
��5� �5� ���� ����� �(�� �� �5��2!������ 8(-
�<� %
��58 �5� ���� 8��$ �(�� +��� �5��2!������ 8(-
��� %
Notes1.Parameters are valid over the specified temperature and operating supply ranges. Typical values are 25�C, VCC = 5V and typical
processing parameters.2.All voltages are referenced to ground (GND). For testing, input signal levels are 0.4V and 2.4V with a transition time of 20ns
maximum. All time measurements are referenced at input voltages of 0.8V and 2.0V as appropriate. See Figure 50.3.AC test conditions for outputs: CL = 50pF, RL = 2.7k• to VCC.4.If �CS is used as the strobing input, this parameter defines the minimum high time between �CSs.5.Consecutive write operations to the same register require at least three edges of the X1 clock between writes.6.This specification imposes a 6 MHz maximum 68000 clock frequency if a read or write cycle follows immediately after the previous
read or write cycle. A higher 68000 clock can be used if this is not the case.7.This specification imposes a lower bound on �CS and �IACK low, guaranteeing that they will be low for at least one CLK period.8.The minimum high time must be at least 1.5 times the X1/CLK period and the minimum low time must be at least equal to the X1/CLK
period if either channel’s Receiver is operating in external 1X clock mode.
Specifications are subject to change without notice
ABSOLUTE MAXIMUM RATINGS1
�� �����& ;����-� >;� � � � � � � � � � � � � � � � � � � � � � � � � �
�����-� ����������� �/6� � �� �6�� �� � � � � � � � � � � �
�� ;����-�% �(���%��'� �� 0���$� ���6; �� A>;� � � � � � � � � � � � � � � � � �
1.Stresses above those listed under the Absolute Maximum Ratings may cause permanent damage to thedevice. This isa stress rat-ing only, and functional operation of the device at these or any other conditions above those indicated in the “Electrical Characteris-tics” section of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affectdevice reliability.
XR88C681
��
���� ����
2.Thisproduct includescircuitry specificallydesigned for theprotectionof its internaldevices fromdamagingeffectsofexcessivestat-ic charge. Nonetheless, it is suggested that conventional precautions be taken to avoid applying any voltage larger than the ratedmaximum.
XR88C681
��
���� ����
SYSTEM DESCRIPTION
�� 5�==�/=� '�%(%�% �+ ��� ($���$��" +����$����!
'����('��(� '���%L ��' '�%(%�(- �+ ��(� ��
���%�(���� �$ ��'�(���� 2�' '��� �+ �� �� ��
��& �� ($���$���& ���-�����$ +�� ������(- ��$�
�$ $��� +������ �� �� �� '� (���+�'� �� � �($�
��-� �+ ���'�%%��% �(� � �((��� ����� �+
'������%� �� ������(- %���$ �+ ��' ��'�(��� �$
���%�(���� ��& �� %���'��$ +��� �� �+ �1 (������&
-������$ +(!�$ �(� ����%" +��� � '��'3 $��(��$ +��� �
(����� '�����.�(���" �� +���� �!������& %����(�$ �! ��
�/! '��'3� �� �(� ���� -������� ��� %���'� �+ �� �1
$(++���� +(!�$ �(� ����%� '� ������� $(��'��& +��� � '�&%���
'��'��$ �'��%% ��� �(% �� +��� � �!����� '��'3� ��
��(�(�& �� ($���$���& ���-��� �� ������(- %���$ �+
�� ��'�(��� �$ ���%�(���� �+ ��' '��� ��3�% ��
�� �� �����'�(�� +�� %��(� %���$ '��� ����('��(�%
%�' �% '��%����$ ����(�� %&%���%�
��'�(��� $��� (% E��$�����$ ��++���$ �$ �� ���%�(����
$��� (% $������++���$ �(� ��'(� # �% ( ��$�� ��
�((�(I� �� �(%3 �+ ��'�(��� ������ �$ �� ��$�'�
������$ ( (������� $�(�� ����('��(�%� �� �� ��
��%� ����($�% � +��� '����� '����(�(�& �� ((�(�
���%�(%%(� +��� � ������ $��('� �� �� ��++�� �+ ��
��'�(�(- �� �� (% +���" ��% ������(- ��%% �+ $����
�� �� �� ��%� ����($�% � -����� �����%� �/ �(�
'�����.�(��� ��(' ��& ��%� �� �%�$ �% ���-��������
�(� ���� -�������%�" � > �(�����(������%� (��� ���� �$�
= �(� ����(������%� ������ ���� �+�� �� <� �( �#, �$ <<
�( ,9�� ��'3�-�% ��&��
PRINCIPLES OF OPERATION
Figure 1 ���%��% � ������� ���'3 $(�-����+ ���� ���
% (���%�����$ ( �� ���'3 $(�-���" ���� �� '�%(%�% �+
�� +�����(- ��M�� +�'�(��� ���'3%4
� ���� *�% *�++��
� #������� ������
� #��� ,���
� ���(�� �����('��(� ����% �$ *
� ������(� ������
� �(�(- ������
� ������ ,���
A. DATA BUS BUFFER
�� $��� ��% ��++�� ����($�% �� (���+�'� ������ ��
(����� ��(�( �� '(�� �$ �!����� $��� ��%�%� #� (%
'�������$ �& �� ������(� '����� ���'3 �� ����� $���
���%+��% �� ��3� ���'� ������ �� �%� �,� �$ ��
�� ���
B. OPERATION CONTROL BLOCK
�� '����� ��-(' �+ �� ������(� ������ ���'3 ��'�(��%
������(- '����$% +��� ���,��$ -������% ������
%(-��% �� �� ���(��% %�'�(�% �+ �� �� ��� ��
������(� ������ *��'3 +�'�(�% �% �� �%�� (���+�'� ��
�� ��%� �+ �� $��('�� ���'(+('���&" (� (% ��%��%(��� +��
�� �� ��-(%��� $$��%% ��'�$(-" �$ �����$
��'�$(-� ����+��� ��� '����$% �� %�� ���$ ����%"
���(�&" ���� '����('��(� �����'�� ���������%" %���� ��
%��� �� ������.�(��� �� ���$(- � C%����% ��-(%���D ��
��(��� $��� '����('��(� ���+����'� ��%� -�
����- �� ������(� ������ *��'3�
�� ������(� ������ *��'3 �(�� '����� �� ��
���+����'� ��%�$ ��� �� +�����(- (��� %(-��%�
$$��%% #���%" � � 1
���
�B�
���
�2�2�
B� �%(- �� /=�� +��(�& ���'�%%��" �� �� �� �(��
��E�(�� %��� -��� ��-('� #���+�'(- � /=�� ��(�&
,��'�%%�� �� �� �� �� '� �� ��%(�& �'(���$ �&
('��$(- � %���� ����� �+ �!����� ��-(' $��('�%" �%
$��('��$ ( Figure 2�
XR88C681
�1
���� ����
��.B
�B�
2 '��'3
���
��2�2� �2�2�
Figure 2. External Logic Circuitry required to interface a 6800 FamilyProcessor to the XR88C681 Device
B.1 DUART Register Addressing
�� �$$��%%(- �+ �� (����� ��-(%���% �+ �� �� �� (% ���%���$ ( Table 1� Please note that some of theregisters are “Read Only” and others are “Write Only”. 2�' '��� (% ����($�$ �(� �� +�����(- $�$('���$��$$��%%����� ��-(%���%�
� �����$ ��-(%���%
� ��$� ��-(%���% ���� �$ ����
� �����% ��-(%���%� ���'3 ����'� ��-(%���%
� ��'�(��� 8��$(- ��-(%��� ��8�� �$ ���%�(� 8��$(- ��-(%��� ��8��
$$(�(����&" �� �� �� '���(% �� +�����(- ��-(%���% ��� %������.'����� ��� '���%�
� #������� �����% ��-(%���
� #������� ��%3 ��-(%���
� ��%3�$ #������� �����% ��-(%���
� #������� ;�'��� ��-(%���
� �!(�(��& ������ ��-(%���
$ +(���&" �� �� �� ��%� '���(% ���� ��-(%���% ��� %������ +�'�(�% ���� �� %��(�� $��� '����('��(�" %�'
�% �� �������� ����% �$ �� '�����%.�(���%�
� �,��� ������ ,��� ������ ��-(%���
� #,�� � #��� ,��� ��+(-����(� ��-(%���
� ���� � ������.�(��� ����� *&�� ��-(%���
� ��9� � ������.�(��� 9���� *&�� ��-(%���
XR88C681
�<
���� ����
Address (Hex) Read Mode Registers Write Mode Registers
Register Name Symbol Register Name Symbol
�� ��$� ��-(%���"����
��� " ��� ��$� ��-(%���"����
��� " ���
�� �����% ��-(%���"����
�� ���'3 ����'� ��-(%���"����
���
�� ��%3�$ #������������% ��-(%���
�#�� �����$ ��-(%��� ��
�1 �! 8��$(- ��-(%���"����
�8� �! 8��$(- ��-(%���"����
�8�
�< #��� ,��� ��-���-(%���
#,�� �!(�(��& ��������-(%���
��
�6 #������� �����%��-(%���
#�� #������� ��%3 ��-(%��� #��
�/ ������.�(��� �����*&�� ��-(%���
��� ������.�(�������� *&�� ��-(%���
���
�> ������.�(��� 9����*&�� ��-(%���
��9 ������.�(��� 9����*&�� ��-(%���
��9
�= ��$� ��-(%���"���� *
���*" ���* ��$� ��-(%���"���� *
���*" ���*
�� �����% ��-(%���"���� *
��* ���'3 ����'� ��-(%���"���� *
���*
� �2�2�;2� �����$ ��-(%���"���� *
��*
�* �! 8��$(- ��-(%���"���� *
�8�* �! 8��$(- ��-(%���"���� *
�8�*
�� #������� ;�'�����-(%���
#;� #������� ;�'�����-(%���
#;�
�� #��� ,��� #, ������ ,�����+(-����(� ��-(%���
��,� � �,>�
�,��
�2 ����� ������.�(��������$
��� ��� ������ ,��� *(�%�����$
��,*�
� ���� ������.�(��������$
��� ����� ������ ,��� *(�%�����$
��,*�
Table 1. DUART Port and Register Addressing
Note: The shaded blocks are not Read/Write registers but are rather “Address-Triggered” Commands.
Table 1 ($('���% ��� ��' '��� (% �E�(���$ �(� �����$���-(%���%� %%�'(���$ �(� ��' �+ ��%���$���-(%�����(�% (% � C��$� ��-(%���D ��(��� ���� ��(���� ��� '(�.%&%��� ����� �� �� �2�2� ��'����(��� (% C��(�(- ��D
�� '��� ��� ��-(%���� �Please note that the suffix “n” is used at the end of many of the DUART registers symbols inorder to refer, generically, to either channels A or B�� 8������" �� '����% �+ ���� ��(��� �(�� %(+� +��� �� �$$��%%
�+ �� ��� ��-(%��� �� ��� �+ ����� ��-(%���" (���$(����& +�����(- �& ���$ ��B�(�� �''�%% �� �� ��� ��-(%����
�� �� ��(��� �(�� '��(�� �� C��(� ��D �� ��� ��-(%��� ��(� � ��$���� ��%�� �''��% �� ��(� � C�2�2� ��
,�#7�2�D '����$ �% ��� (��3�$� �� C�2�2� �� ,�#7�2�D '����$ '� �� (%%��$ �& ��(�(- ��
�������(��� $��� �� �� �������(��� '���H% �����$ ��-(%���� ����+���" ��� ��$� ��-(%���%" �(�( � -(��
XR88C681
�6
���� ����
'���" ��� �� %��� ��-('�� �$$��%%� �� +������% �$ +�'�(�% �+ �� �� �� ��� ��� '�������$ �& �� ��$�
��-(%���% ��� $(%'�%%�$ ( $���(� ( Section G.3�
B.2 Command Decoding2�' '��� (% �E�(���$ �(� � �����$ ��-(%���� # -�����" �� ���� �+ ��%� �����$ ��-(%���% ��� ��
�����.$(%���� �� ���%�(����" �����.$(%���� �� ��'�(���" ���- �(� +�'(�(���(- � %��(�% �+ ���� �(%'�������%
'����$%� �� �(� +����� +�� ��' �����$ ��-(%��� (% ���%���$ ����(��
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Miscellaneous Commands Enable/DisableReceiver
Enable/DisableTransmitter
��� �����(- ��!� �� J 7� ��-��� J 2���� �!�� J �(%���� �!
�� J 7�� ���($ �$� �� �%��
�� J 7� ��-��� J 2���� �!�� J �(%���� �!
�� J 7�� ;��($ ��� �� �%��
Table 2. (CRA, CRB) Bit Format for Command Registers of Channels A & B
�� +�'�(� �+ �� ����� (���� �+ �� �����$��-(%���% (% +�(��& %���(-��+�����$� �(% (���� (% �%�$ �� �(��� �����
�� $(%���� �� ���%�(���� �$.�� ��'�(����
�� ����� (���� �+ �� �����$��-(%��� (% �%�$ �� (��3� � %��(�% �+ �(%'�������% '����$%� Table 3 $�+(�% ��'����$% �%%�'(���$ �(� �� ����� (���� �+ �� �����$ ��-(%���%� Please note that the upper nibble commands116 through B16 effects only the performance of Command Register’s Channel� 8������" '����$% ��/ �$ ��/�++�'�% %&%��� ��� '(�� ����� ������(��
Bit 7 Bit 6 Bit 5 Bit 4 Description
� � � � Null Command.
� � � � Reset MRn Pointer. ���%�% �� ����H% ����(��� �� ��(� �� ����
� � � � Reset Receiver. ��%�� �� ($(�($��� '��� ���'�(��� �% (+ � 8��$���� ��%�� �% ��� ����(�$��� ��'�(��� (% $(%����$ �$ �� # � (% +��%�$�
� � � � Reset Transmitter. ��%��% �� ($(�($��� '������%�(���� �% (+ � 8��$���� ��%�� �$ ��� ����(�$��� �5� ������ (% +��'�$ �� � (- ������
Table 3. Miscellaneous Commands, Upper Nibble of all Command Registers,Unless Otherwise Specified (Cont’d Next Page)
XR88C681
�/
���� ����
Bit 7 Bit 6 Bit 5 Bit 4 Description
� � � � Reset Error Status. �����% �� ��'�(��$ *���3��*�" ,��(�& 2���� �,2�" ���(- 2���� � 2� �$������ 2���� ��2� %����% �(�%" ��N>41O����'(+('���&" (+ �� 2���� ��$�" +�� � ����('���� '���� (% %�� �� C*��'3D 2���� ��$�" �(% '����$ �(����%�� ��� �+ �� ��'�(��� 2���� #$('����% ( �� �����%��-(%���� # �� *��'3 2���� ��$�" �'� �(��� � ,2" 2" �2" �� �* �''��%" �� ����� �(�� '��(�� �� ��+��--�$ ( �� �����% ��-(%���" ��(� �(% '����$ (%(%%��$�#+ �� 2���� ��$�" +�� � ����('���� '��� (% %�� ��C����'��� 2���� ��$�D" �� �� '����% �+ �������% ��-(%��� +�� ,2" 2" �$ �* ��� ��+��'��$ �� '���'��� �& '���'��� ��%(%� # �� C����'���2���� ��$�D" �� %���� �+ ��%� ($('����% (% ��%�$��& ��� �� '���'��� ��� (% �� �� ��� �+ �� �8���� �2 ($('���� (% ����&% ���%���$ �% � C*��'32���� ��$�D ($('����" �$ ��E�(��% �(% '����$ ���� ��%���
� � � � Reset Break Change Interrupt. �����% �� '����H% ����3 '�-� (������� %����% �(��
� � � � Start Break. ��'�% �� �5� ������ ���� �����%�(���� ��%� �� �����$ �� %���� � ����3� #+ �����%�(���� (% ����&" �� %���� �+ �� ����3 ��& ��$���&�$ �� �� ��� �(� �(��%� #+ �� ���%�(���� (% �'��(��" �� ����3 ��-(% �� �� ���%�(%%(� �+��%� '���'���% ( �� �8� (% '�������$" �(I�"�52�, ��%� �� ���� ��+��� �� ����3 �(�� ��-(�
� � � � Stop Break. �� �5� �(� �(�� -� (- �(�( ����(� �(��%� �5� �(�� ����( (- +�� �� �(� �(�� ���+��� �� �!� '���'���" (+ �&" (% ���%�(���$�
� � � � Set Rx BRG Select Extend Bit. ���% �� '���H%C��'�(��� *�0 ����'� 2!��$ *(�D �� ��
� � � � Clear Rx BRG Select Extend Bit. �����% �� '����H% C��'�(��� *�0 ����'� 2!��$ *(�D �� ��
� � � � Set Tx BRG Select Extend Bit. ���% �� '���H%C���%�(���� *�0 ����'� 2!��$ *(�D �� ��
� � � � Clear Tx BRG Select Extend Bit. �����% �� '����H% C���%�(���� *�0 ����'� 2!��$ *(�D �� ��
Table 3. Miscellaneous Commands, Upper Nibble of all Command Registers,Unless Otherwise Specified (Cont’d)
XR88C681
�>
���� ����
Bit 7 Bit 6 Bit 5 Bit 4 Description
� � � � Set Standby Mode (Channel A). B� �(% '�����$ (% (��3�$ �(� �� ���� �����$��-(%����" ����� (% ������$ +��� ��' �+ �� ���%�(����%"��'�(���%" '�����.�(��� �$ �$$(�(��� '(�'�(�% �����'� �� �� �� ( �� %��$�& ��� ����� ��������$�� Please note that this command effects theoperation of the entire chip� 7����� ������(� (% ���%����$ �& � ��$���� ��%�� �� �& (��3(- �� C�2� ��#;2 ���2D '����$�Reset IUS Latch (Channel B). B� �(% '����$(% (��3�$ �(� �� ���� * �����$ ��-(%���"�$ �� �� �� (% ������(- ( ?���$�" (� '��%�%�� #���������$�������('� �#��� ���' �� �� ��%����(%" ( ���" �(�� '��%� �� #2� ������ �� ��--��C(-D�
� � � � Set Active Mode (Channel A). B� �(% '�����$ (% (��3�$ �(� �� ���� �����$��-(%����" �� �� �� (% ������$ +��� �� ���$�& ��$��$ ��%���% ����� ������(��Set Z-Mode (Channel B). B� �(% '����$ (%(��3�$ �(� �� ���� * �����$ ��-(%���" ���� �� (% '�$(�(��$ �� ������� ( �� ?���$�� ��� $���(��$ $(%'�%%(� �+ �� �� ��H% ������(� �(��( �� ?���$�" ,���%� %�� Section C.6.2� �7�� ���(������ +�� �� �= �( �#, ��'3�-�$ $��('�%�
� � � � Reserved.
� � � � Reserved.
Table 3. Miscellaneous Commands, Upper Nibble of all Command Registers,Unless Otherwise Specified (Cont’d)
# �$$(�(� �� �� '����$% �(' ��� ���(����� ����-
�� '����$ ��-(%���%" �� �� �� ��%� �++��%
C $$��%%���(--���$D '����$%� ��%� '����$% ���
�(%��$ ( Table 1" C�� �� ,��� 7� �20#��2�
���2��#70DL �$ ��� +����� ($��(+(�$ �& ��(-
C%�$�$D ( Table 1� ���'(+('���&" ��%� '����$% ���4
� �� �� ���7�2�.�#�2� ���� 7�
� ���, ���7�2�.�#�2� ���� 7�
� �2� ���,�� ,��� *#�� ���� 7�
� �92 � ���,�� ,��� *#�� ���� 7�
2�' �+ ��%� '����$% ��� (��3�$ �& �(��� ���$(- ��
��(�(- $��� �� ��(� '����%��$(- �� �� �$$��%%�% �%
%��'(+(�$ ( Table 1�
�� 2!�����4
���� �����7�2�.�#�2����� 7� (% (��3�$�&
�� ���'�$��� �+ ���$(- �� �� �$$��%% �2�/� Pleasenote that this “Read Operation” will not result in placingthe contents of a DUART register on the data bus. ��
��& �(- ��� �(�� ����" ( ��%��%� �� �(% ���'�$���
(% �� ������.�(��� �(�� ((�(��� '���(-� �� � $���(��$
$(%'�%%(� (�� �� ������(� �+ ��������.�(���" ����%�
%�� Section D.2�
���� �!����� �+ � $$��%%���(--���$ '����$% (%
�� C�2� ���,�� ,��� *#��D �����$� �(%
'����$ (% (��3�$ �& ���+���(- � ��(�� �+ $��� ��
�� �� �$$��%% �2�/� B� �� �%�� (��3�% �(%
'����$" �.%� (% %���(- '����( �(�% ��� C�D� �(�( ��
�,� ������� ,��� ��-(%����� �� ���� �(�%"�(�( ���,�
��� %��'(+(�$ �� �� %���" ��� �� '�-�$� �� %���� �+ ��
������ ���� �(% ��� '��������% �+ �� ($(�($��� �(�%
�(�( �� �,�� 8�'�" (+ �,�N�O (% %�� �� C�D" �� %���� �+
�� '����%��$(- ������ ���� �(" �,�" (% �� %�� �� �
��-(' C�D� ��%�E����&" �� '� �(3 �+ �� C�2�
���,�� ,��� *#��D '����$ �% �� C�92 �
���,�� ,��� ,#7�D '����$� �� � ���� $���(��$
$(%'�%%(� (�� �� ������(� �+ �� ������ ,���%" ����%�
%�� Section F�
XR88C681
�=
���� ����
C. INTERRUPT CONTROL BLOCK
�� #������� ������ *��'3 �����% �� �%�� �� ����& ��
�� �� ( � C#������� ��(��D ��(������ ��
�� �� ('��$�% � (������� ��E��%� ������ %(-��
��#7���" �(' ��& �� ���-�����$ �� �� �%%����$ ���
�� �''����'� �+ �& �+ �� +�����(- ����%4
� ���%�(� 8��$ ��-(%��� �� * ���$&
� ��'�(�� 8��$ ��-(%��� �� * ���$&
� ��'�(�� # � �� * ���
� ����� �� 2$ �+ ��'�(��$ *���3 ( ����% �� *
� 2$ �+ ������.�(��� ���� ���'�$
� ��-� �+ ����� � (��� �(%" #,�" #,�" #,�" #,1
�� #������� ������ *��'3 '�%(%�% �+ � #������� �����%
��-(%���% �#���" � #������� ��%3 ��-(%���% �#���" �
��%3�$ #������� �����% ��-(%���% ��#��� �$ �
#������� ;�'��� ��-(%��� �#;��� Table 4 �(%�% ��%�
��-(%���%" ��(� �$$��%% ��'��(� ��(�( �� �� ����
Register Description Address Location(in DUART Address Space)
#��#���#��#;�
#������� �����% ��-(%���#������� ��%3 ��-(%���
��%3�$ #������� �����% ��-(%���#������� ;�'��� ��-(%���
�6�/ ����$ ��&��6�/ �B�(�� ��&����/ ����$ ��&�
���/
Table 4. Listing and Brief Description of Interrupt System Registers
�� ���� �$ �����%� �+ ��' �+ ��%� ��-(%���% ���
$�+(�$ ����
C.1 Interrupt Status Registers (ISR)
�� '����% �+ �� #�� ($('���% �� %����% �+ ��� �����(��
(������� '�$(�(�%� #+ �& �(�% �(�( ��%� ��-(%���% ���
��--��$ C(-D" �� �� '����%��$(- '�$(�(� �% �� (%
�''���(-� # -�����" �� '����% �+ �� #�� �(�� ($('���
�� �� ���'�%%��" �� %���'� �� �� ���%� +�� �� #�������
��E��%� +��� �� �� ��� ����+���" �& (�������
%���('� ����(� +�� �� �� �� %���$ ��-( �& ���$(-
�(��� �(% ��-(%��� �� �� �#�� ���%3�$ #������� �����%
��-(%����� �� �(��+����� �+ �� #�� (% ���%���$ (
Table 54
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Input PortChange
Delta BreakB
RXRDY/FFULLB
TXRDYB CounterReady
Delta BreakA
RXRDY/FFULLA
TXRDYA
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
Table 5. ISR Bit Format
�� $�+((�(� �+ �� ���(- ��($ ��' �+ ��%� �(�% (%
���%���$ ����
ISR[7]: Input Port Change of State
#+ �(% �(� (% �� � ��-(' C�D" �� � '�-� �+ %���� ��%
$���'��$ �� #��� ,��� �(% #,� � #,1� �� �%�� ����$
%���('� �(% (������� �& ���$(- �� #,�� �(+ #��N>O J ���
#��N>O (% '�����$ �� �� �,� �% ���$ �� #��� ,���
��+(-����(� ��-(%��� �#,���� *& ���$(- �� #,��" ��
�%�� �(�� $�����(�4
� �� ($(�($��� #��� ,��� �( ��� '�-�$ %����
� �� +(�� %���� �+ �� ��(����$ (��� ����%" +�����(-�� ��-� �+ ������
�� � $���(��$ $�%'�(��(� �+ �� #,��" %�� Section F�
Please note that in order to enable this InterruptCondition, the user must do two things:
�� B�(�� �� �������(��� $��� �� �� ����� (���� �+ ��
�!(�(��& ������ ��-(%���" ��N14�O� # �(% %���" ��
�%�� (% %��'(+&(- �(' #��� ,(% %���$ ��(--�� �
C#��� ,��� ��-�D #������� ��E��%��
XR88C681
��
���� ����
�� B�(�� � ��-(' C�D �� #��N>O�
ISR[6] Delta Break Indicator - Channel B
B� �(% �(� (% %��" (� ($('���% ��� �� ���� *
��'�(��� �% $���'��$ �� ��-((- �� �$ �+ � ��'�(��$
����3 ��*�� �(% �(� (% '�����$ ��� ��%��� �� �� �,�
(��3�% � '��� * C�2�2� *�2 : �8 702
#7�2���,�D '����$ �%�� Table 3�� �� ����
(+�����(� (�� �� �� ��H% ��%��%� �� � *�2 :
'�$(�(�" ����%� %�� Section G.2�
ISR[5] RXRDY/FFULL B - Channel B Receiver Readyor FIFO Full
�� +�'�(� �+ �(% �(� (% %���'��$ �& ���-����(-
���*N/O� #+ ���-�����$ �% �� ��'�(��� ���$&
($('���� ��5��G*�" (� ($('���% ��� �� ���%� ��
'���'��� �+ $��� (% (�8�*�$ (% ���$& �� �� ���$ �& ��
�,�� �(% �(� (% %�� �� � '���'��� (% ���%+����$ +���
�� ��'�(��� %(+� ��-(%��� �� �8�* �$ (% '�����$ ��
�� �,� ���$% �� �8�*� #+ ���� ��� %�(�� ����
'���'���% (�8�*�+��� �� ���$������(�" �� �(� �(�� ��
%�� �-�( �+��� �8�* (% C�����$D�
#+ �(% �(� (% ���-�����$ �% # � +��� ($('���� � �99*�"
(� (% %�� �� � '���'��� (% ���%+����$ +��� �� ��� ��
�8�*�$ �� ���%+�� '��%�%�8�* ����'��� +���� �(%
�(� (% '�����$ �� �� �,� ���$% �8�*L �$ �����&
C����(-D �� # �"��3(- ���� +�� �� �!� '���'���� #+
� '���'��� (% ��(�(- ( �� ��� ��'��%� �8�* (% +���"
�(% �(� �(�� �� %�� �-�( �+��� �� ���$ ������(�" �� ���
'���'��� (% ���$�$ (�� �8�*�
Note:If this bit is configured to reflect the FFULLB indicator, thisbit will not be set (nor will produce an interrupt request) ifone or two characters are still remaining in RHRB, followingdata reception. Hence, it is possible that the last two char-acters in a string of data (being received) could be lost dueto this phenomenon.
ISR[4] TXRDYB - Channel B Transmitter Ready
�(% �(� (% � $���('��� �+ �5��G *" ��*N�O�
�(% �(�" �� %��" ($('���% ��� �8�* (% ����& �$ (%
���$& �� �''��� � '���'��� +��� �� �,�� �� �(� (%
'�����$ �� �� �,� ��(��% � �� '���'��� �� �8�*L
�$ (% %�� �-�(" �� ��� '���'��� (% ���%+����$ �� ��
���� �5��G* (% %�� �� �� ���%�(���� (% ((�(���&
�����$ �$ (% '�����$ �� �� ���%�(���� (% $(%����$�
����'���% ���$�$ (�� �8�* �(�� �� ���%�(���� (%
$(%����$ �(�� �� �� ���%�(���$�
ISR[3] Counter Ready
# �� �#�2� ��$�" �� �.� �������.�(���� �(�� %��
#��N1O �'� ��' '&'�� �+ �� ��%����� %E���� ����
����(����� �� �� �,1 �(�� #��N1O �(�� �� '�����$ �&
(��3(- �� C���,���7�2�D '����$� *��� (�($"
��� ( �� �#�2� ��$�" �� C���, ���7�2�D
'����$ �(�� �� %��� �� �.��
# �� ���7�2� ��$�" �(% �(� (% %�� �� �� '�����
���'�% �� ����(�� '��� ������/� �$ (% '�����$ ��
�� '����� (% %�����$ �& � C���, ���7�2�D
'����$� B� �� ������.�(��� (% ( �� ���7�2�
��$�" �� C���, ���7�2�D '����$ �(�� %��� ��
������.�(����
ISR[2]: Delta Break A - Channel A Change in Break
%%���(� �+ �(% �(� ($('���% ��� �� '��� ��'�(���
�% $���'��$ �� ��-((- �+ �� �� �$ �+ � ��'�(��$
����3 ��*�� �(% �(� (% '�����$ �� �� �,� (��3�% �
'��� C�2�2� *�2 : �8 702 #7�2���,�D
'����$� �� ���� (+�����(� (�� �� �� ��H%
��%��%� �� � *�2 : '�$(�(�" ����%� %�� Section G.2�
ISR[1] RXRDYA/FFULL A - Channel A ReceiverReady or FIFO Full
�� +�'�(� �+ �(% �(� (% %���'��$ �& ���-����(-
��� N/O� #+ ���-�����$ �% �� ��'�(��� ���$&
($('���� ��5��G �" �(% �(� ($('���% ��� ���� (% �� ���%�
�� '���'��� �+ $��� ( �8� " �$ (% ���$& �� �� ���$ �&
�� �,�� �(% �(� (% %�� �� � '���'��� (% ���%+����$
+��� �� ��� �� �8� �$ (% '�����$ �� �� �,�
���$% ��� C���%D� �8� � #+ ���� ��� %�(�� ���� '���'���%
( �8� " +�����(- �� ���$ ������(�" �� �(� �(�� �� %��
�-�( �+��� �8� (% C�����$D�
#+ �(% �(� (% ���-�����$ �% �� # � ��8�� +��� ($('����
� �99 �" (� (% %�� �� � '���'��� (% ���%+����$ +���
�� ��� �� �8� �$ �� ���& ���%+����$ '���'���
'��%�% �8� �� ��'��� +���� �(% �(� (% '�����$ �� ��
�,� ���$% �8� � #+ � '���'��� (% ��(�(- ( �� ���
��'��%� �8� (% +���" �(% �(� �(�� �� %�� �-�(" +�����(-
�� ���$ ������(�" �� ��� '���'��� (% ���$�$ (��
�8� �
Note:If this bit is configured to reflect the FFULLA indicator, thisbit will not be set (nor will produce an interrupt request) if
XR88C681
��
���� ����
one or two characters are still remaining in RHRA, followingdata reception. Hence, it is possible that the last two char-acters in a string of data (being received) could be lost dueto this phenomenon. Therefore, the user is advised to readRHRA until empty.
ISR[0]: Channel A Transmitter Ready�(% �(� (% � $���('��� �+ �5��G " �� N�O�
�(% �(�" �� %��" ($('���% ��� �8� (% ����& �$ (%
���$& �� �''��� � '���'��� +��� �� �,�� �� �(� (%
'�����$ �� �� �,� ��(��% � �� '���'��� �� �8� L
�$ (% %�� �-�(" �� ��� '���'��� (% ���%+����$ �� ��
���� �5��G (% %�� �� �� ���%�(���� (% ((�(���&
�����$ �$ (% '�����$ �� �� ���%�(���� (% $(%����$�
����'���% ���$�$ (�� �8� �(�� �� ���%�(���� (%
$(%����$ �(�� �� �� ���%�(���$�
C.2 Interrupt Mask Register (IMR)
�� #������� ��%3 ��-(%��� (% � CB�(�� ��&D ��-(%���
�(' �����% �� �%�� �� %���'� �� '�$(�(�% ��� �(��
'��%� �� �� �� �� (%%�� � #������� ��E��%� �� ��
���'�%%��� # ���� ���$%" �� �%�� �% �� ���(� �+
��%3(- �� ���'3(- '����( '�$(�(�% +��� '��%(- ��
�� �� �� (%%�� � #������� ��E��%�� ����+���" ��
�(��+����� �+ �� #�� (% �%%��(���& �� %��� �% �� #���
8������" +�� '��������%%" �� *(� ����� �+ �� #�� (%
���%���$ ����
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Input PortChange
Delta BreakB
RXRDY/FFULLB
TXRDYB CounterReady
Delta BreakA
RXRDY/FFULLA
TXRDYA
� J �++� J �
� J �++� J �
� J �++� J �
� J �++� J �
� J �++� J �
� J �++� J �
� J �++� J �
� J �++� J �
Table 6. IMR Bit Format
#+ �� �%�� �(%�% �� ����� � '����( (�������" �.%�
%���$ ��(�� � C�D �� �� �(� �(�( �� #��" '����%��$(-
�� ��� #������� ��$(�(�� 9(3��(%�" �� $(%���� �� ��%3
��� � '����( '�$(�(� '��%(- � (�������" �� �%��
%���$ ��(�� � C�D �� �� �(� ��'��(� '����%��$(- �� ���
'�$(�(�� �� ����� ��� (�������% �� �%�� ����$ ��(��
�/ ���� C�D%� �� �(% ��-(%���%�
Please note that IMR is a Write Only Registers, and cantherefore not be read by the processor.
C.3 Masked Interrupt Status Register (MISR)
�� '���� �+ ���#�� ��-(%��� (% ��%('���& �� ��%���% �+
7�(- �� #�� �$ #�� ��-�����
�#�� ����� J N#�� �����%O � N#�� �����%O
�� �(�(���(� �+ �� �� #������� ����('� ����(�% ���
���& � ���$(- �� #�� (% ��� �� �(�% �(�( �� #�� '�
��--�� C(-D $�� �� ��(� '����%��$(- '�$(�(�%
����� �� �� ��& ��� �����$ �& �� #��� ����+���"
�� �%��" +�����(- ���$(- �� #������� �����% ��-(%���"
�(�� ��� ����3� ����(%(�% +��L �$ �!�'��� � C�(���&��(�D
7� �+ �� #�� �$ #�� '����%� �('� �� #�� (% �
CB�(����&D ��-(%��� �$ '��� �� ���$�& �� ���'�%%��"
�� '����% �+ �� #�� �(�� ��� �� �� %����$ ( %&%���
�����&" +�� ����� ��'���� �� �$$(�(��� ��$���� �$
%�+����� ������$ ��E�(��$ �� %������ �(% �'�(�(�& '� ��
��(�(���$ �(� �%� �+ �� �#���
C.4 Interrupt Vector Register, IVR
�(% ��-(%��� (% ��& �%�$ +�� #������� ;�'��� -�����(�
�� �� �� �� (% '����$�$ (�� �� %��'(�� ?���$��
B(�� ( �(% ��$�" �� '����% �+ �� #;� (% �&�('���&
������$ �� �� %����(- �$$��%% �+ �� �� ��% #�������
����('� ����(�� �����(%�" ( �� #���$�" #�������
;�'��� -�����(� (% �&�('���& ���+����$ �++�'(�� B�
�� �� �� (% ������(- ( �� #���$�" �� #;� '� ��
�%�$ �% -����� �����%� ���$.��(�� ��-(%���%� �� ���� �+
�� #;�" �(�� �� �� �� (% ������(- ( �� ?���$� (%
���%���$ ( Section C.6�
C.5 Limitations of the DUART Interrupt Structure
�� #������� ����'���� �++���$ �& �� �� �� �����% ��
�%�� �� ���-��� �� �� �� �� -������ (�������% (
��%��%� �� '����( �8� �$ �8� � # �� '�$(�(�%L ��
������.�(��� ���$& '�$(�(�" �$ �� '�-�% ( ��
*���3 ��$(�(� ��� �� ��'�(����� 8������" �%($� +���
�� C����� *���3 ��$(�(�D ��*�" �� �� ��H% #�������
����'���� $��% �� ����� +�� (������� ��E��%�% $�� ��
XR88C681
��
���� ����
��'�(��� �������% %�' �% ,��(�& 2���� �,2�" ��'�(���
������ 2���� ��2�" �� ���(- 2���� � 2�� �� �� ��
��%� $��% �� �++�� �� �%�� �� ��(�(�& �� '�+(-��� �� �+
�� ������ ����% �� ����& �� �''����'� �+ �& �+ ��%�
'�$(�(�%� ����+���" ���%% �� �%�� (% (�������(-
%��� %��� �+ C���� 9(3 9�&��D ����� '�'3(- %'���
%�' �% ���" �� �%�� (% �$�(%�$ �� C���($���D ��
��'�(��$ $��� �& +��E����& ���$(- �� �����% ��-(%���L
�$ '�'3(- +�� �& ��I��� ������(���� �����%� �(%
(% �%��'(���& �� '�%� (+ �� �%�� �% %�� �� 2���� ��$� ��
C����'���D ����N6O J ���
C.6 Servicing DUART Interrupts
#������� %���('(- �(� �� 5�==�/=� �� �� +���% (��
��� ����$ '���-��(�%4 #���$� �$ ?���$�� #���$� �%
(%���('���& ��� ��+����$ �� �% �� C#���D ��$�� 9(3��(%�"
�� ?���$� �% ��� ��+����$ �� �% �� C?(��-D ��$��
B� �� �� �� (% ������(- ( �� ?���$�" �� �� ��
�(�� ���'� � = �(� C(������� ��'���D � �� $��� ��%" �� ��
�,�" $��(- �� C#������� '3����$-�D �� # �: '&'���
�� �,��(�� ���$ �(% (������� ��'��� +��� �� ���� *�%"
�$ $�����(� �+��� �� #������� ;�'��� $���� ��
��'��(� �+ �� �������(��� (������� %���('� ����(�" (
%&%��� �����&� $$(�(����&" �� ?���$� -(��% �� �%��
� ��$���� ������' �� ��(��(�(I� �� (������� ��E��%�%
���- ������% ���(����� $��('�%� �(% ������
(% $(%'�%%�$ ( -������ $���(� ( Section C.6.2�
B� �� �� �� (% ������(- ( �� #���$�" �� �� ��
�(�� �� ����($� �& (������� ��'��� (+�����(� �� ��
�,�" $��(- �� # �: '&'��� #������� ;�'��� (+�����(�"
�� �& ���% �� ����� ���-��� '����� �� �� �������(���
#������� ����('� ����(�" (% �''����(%�$ �!����� �� ��
�� ���
�� �� �� �(�� �� ( �� #���$� +�����(- ����� �� �� �
��$���� ��%��� �� �%�� ��%� (��3� �� C��� ?���$�D
'����$" ( ��$�� �� '����$ �� �� �� (�� ��
?���$��
����- �� #���$� �% ��� ��+����$ �� �% �� C#���D
��$�" �$ �� ?���$� �% �� C?(��-D ��$�L �(% $��% ��
��� ��� �� �%�� %���$ ��& ������� �� �� �� ( ��
?���$��� (���+�'(- � ?(��-�('�����'�%%��" �� ( ��
#���$� �� (���+�'(- �� � #��� �('�����'�%%��� ��
$(�(%(� ������ #���$� �$ ?���$� (% �� �'�%%��&
���- C'��������D �(�%� #+ &�� ��� (���+�'(- �� �� ��
�� �� +�����(- �('�����'�%%��%. �('��'��������%" ��
�� �� �� ��%� ������� ( �� #���$��
� =�6�•,
� =�=�•�,� =�=6•,� /=8���•�� ?�=�•, �#������� ��$�% � �$ ��
8������" �� �� �� %���$ �� ������(- ( �� ?���$�
�� (���+�'(- �� +�����(- �('�����'�%%��%.
�('��'��������%�
� =�==•,� =�=/•,� =��=/ � =�<=/•,%� ,��(��•,� ?�=�•, �#������� ��$�% ��
�� �!� +�� %�'�(�% �(�� ����($� $���(��$ $(%'�%%(�% �+
�� ��.�('�����'�%%�� (���+�'(- �$ (�������
���'�%%(- � ��' �+ �� ���������(��$
�('�����'�%%��%� ��� �(% $(%'�%%(�" � $���(��$
$�%'�(��(� �+ #���$� #������� ���'�%%(- �$ ?���$�
#������� ���'�%%(- �(�� ����-��
C.6.1 I-Mode Interrupt Servicing
���� ���(�� �� ( �� #���$� +�����(- ����� �� �+ ��
#�" �� � ��$���� ��%��� # -�����" � �,� (���+�'(- �� �
�� �� ������(- ( �� #���$�" �(�� +�'�(� �% +�����%"
$��(- (������� %���('(-�
#+ �� �� �� ��E�(��% (������� %���('� +��� �� �,�" (�
�(�� �%%���% �� �#7�� �( �� �� �,�� �'� �� �,� �%
$���'��$ �� (������� ��E��%�" (� �(�� $�����(� ��
��'��(� �+ �� �������(��� (������� %���('� ����(�" �$
�(�� ���' ���-��� '����� �� ��� ��'��(�� �� �,��(��
�''����(% ��� �+ �(% �(���� ����($(- � C#�������
'3����$-�D %(-�� �� �& +����� (����'�(� �(� ��
�� ��� �'� ���,��% ��(�(���$ ��'��%��%� �+ ��
�� ��H% (������� ��E��%�" �� �� �� �(�� �� �-���
(�% �#7�� �(� �� �,� �(�� �� �!(� �� C�� ��D
(������� %���('� ����(� �$ �(�� ��%��� �����
���'�%%(-�
# -����� ���� ��� ��� ������'�% ��� �,�%
'�����& �%� �� ��'��� �� �������(��� (������� %���('�
����(�" �� (���+�'�$ �(� � #���$� �� ���
� �(��'� #������� ,��'�%%(-
� �2!������ ;�'����$�#������� ,��'�%%(-
Direct Interrupt Processing
#+ � �,� �����&% C�(��'� #������� ,��'�%%(-D �� �'�
�� �,� �% $���'��$ �� (������� ��E��%�" �$ �%
'�������$ (�% '����� (%���'�(�" �� �,� �(�� ���'
���-��� '����� �� � %��'(+(' ��'��(� ( %&%��� �����&�
XR88C681
��
���� ����
�� �,�% ��� �����& $(��'� (�������%" �(% C��'��(�D (%
+(!�$ �& �� �,� '(�'�(��& (�%��+�
�� 2!�����4
#+ �� �#7�� (������� ��E��%� (��� �(" �+ �� =�6�•�" (%�%%����$" �� �,� �(�� ���' ���-��� '����� �� ��'��(�
���1�/ ( %&%��������&� �(% ��'��(� (% +(!�$ ��& '(�'�(�
$�%(- �+ �� =�6�•,� �$ '��� �� '�-�$ �& ��
�%���
(External) Vectored Interrupt Processing
�,�% ��� �����& �(% +��� �+ (������� ���'�%%(-
�&�('���& ��� � #������� '3����$-� ������ �(� �(%
C# �:D �� C�#7� D ������ �(�� �� �%�$ �� -��� C(�������
��'���D (+�����(� ��� �� ���� *�%" �(� �!�����
����� ��� ��$����� �� ���� C2!�����D (% �%�$ ��
$�%'�(�� �(% +��� �+ ��'����$�(������� ���'�%%(-L
��'��%� �� ��'��(� �+ �� (������� %���('� ����(� (%
$�����(�$ �& ��$���� C�!�����D �� �� �� ��� ��
%��� �,�%" �%�' �% �� =�=� �$ �� =�=6•,�" �(%C(������� ��'���D (+�����(� (% � �� �&�� ���'�$� +�� �
� 99 (%���'�(� �� � %��'(�� C�2�� �� %������(�D�
�� ��'��(� �+ �(% C�2�� �� %������(�D (% +(!�$ �&
�,� '(�'�(� $�%(-� #+ �� �%�� �����&% �(% ������' +��
(������� ���'�%%(-" �.%� (% ��%��%(��� +�� (%��(-
��� �(��� �� (������� %���('� ����(�" �� �
�'�$(�(��� ���' (%���'�(� ��� �� (������� %���('�
����(�� ��%($�% �� �(% ��'��(� ( �����&�
2�' �+ ��%� #������� ,��'�%%(- ��'(E��% �(�� ��
���%���$ ( -������ $���(� ( �� +�����(- %�'�(�%�
% ���(��$ ����(��" �� �� �� %���$ �� ������(- (
�� #���$�" �� (���+�'�$ �� �� •,.•� ���%���$ (
Table 7� Table 7 ��%� ���%��% �� �&�� �+ (�������
���'�%%(- ��� (% �����&�$ �& ��' �+ ��%� •,%.•�%�
• P/• C Type of Interrupt Processing Comments
=�6�•� �(��'� �� =�6� •� �% ��� �!����� #������� ��E��%� (���%4 �#7��
�$ �#7���
=�=� •, 2!����� ;�'����$ �� =�=� •, �(�� ����� �� �%� �+ �� �� = $(++���� �� '�$�%
+�� C� 99D (%���'�(�% �� �� #������� ����('� ����(�%��� =�=� �,� ��$��� �(�� ������ � (������� �'�3����$-� ������" �#7� " �(' '� �� �%�$ �� C-���D�� C� 99D (%���'�(�% � �� �� ���� *�%�
=�=6•, �(��'� �$ 2!����� ;�'����$ �� =�=6 •, �% ���� C�(��'�D �!����� #������� ��E��%�(���%4 ��� >�6" ��� /�6" �$ ��� 6�6� $$(�(����&" �(% •,�% �� �!�'� %��� C��'���D ���(�% �% $��% �� =�=� •,�
/=8���•� �(��'� �� /=8��� •� �% � %(-�� C��%3����D �!����� #���������E��%� (���L �#�)�
?�=�•,�#������� ��$� ��
2!����� ;�'����$ �� ?�=� �,� �%�% �� �!�'� %��� ������' �% ���%���$+�� �� =�=� �,��
?�=�•, �(��'� #������� �� ?�=� �(�� ���' �� ��1=8 ( %&%��� �����& (+ �� �#7�
(������� ��E��%� �( (% �%%����$�
Table 7. Summary of • P/• C and their types of Interrupt Processing (I - Mode)
�� (+�����(� ���%���$ ( Table 7 (% $(%'�%%�$ ( $���(� ( �� +�����(- %�'�(�%�
XR88C681
�1
���� ����
C.6.1.1 8051 Microcontroller�� =�6� +��(�& �+ �('��'��������% (% ���+�'����$ �& #��� �$ '���% �(� � ���(��& �+ ���(�(�%� ���� �+ ��%�
���(�(�% ('��$�4
� � '(� %��(�� ����
� ��� = �(� #.� ���� �,� � ,1�
� ��� �/ �(� �(���%
� <3 �&��% �+ ���
� ��= �&��% �+ � �
Figure 3 ���%��% � ���'3 $(�-��� �+ �� =�6� �('��'��������" �$ Figure 4 ���%��% �� �( ��� �+ �(% $��('��
#�������
������
����
��-(%���%
��= �&��%
� �
�=�1�.=�6��
��= �&��%
� �
���
�: � =�1�.=�1�
<: � =�6�
=: � =�6�
�(��� �
�=�1�.=�6��
�(��� �
�(��� �
�,�
*�% ������ #.� ,���% ���(�� ,���
��5� ��5�,� ,� ,� ,1
���(�� ,���
�(��� �
�(��� �
�(��� � �=�1�.=�6��
�#7��
�#7��
�%'(������
���25
���
���
���
�2
���
92
�,�27
Figure 3. Block Diagram of the 8051 Microcontroller
XR88C681
�<
���� ����
Figure 4. Pin Out of the 8051 Microcontroller
�
�
1
<
6
/
>
=
�
��
��
��
�1
�<
�6
�/
�>
�=
��
�� ��
��
�1
�<
�6
�/
�>
�=
��
1�
1�
1�
11
1<
16
1/
1>
1=
1�
<�,���
,���
,���
,��1
,��<
,��6
,��/
,��>
���
,1�� ��5��
,1�� ��5��
,1�� ��#7���
,1�1 ��#7���
,1�< ����
,1�6 ����
,1�/ ��B��
,1�> �����
5� 9�
5� 9�
;�� ,��� � =�
,��� � ��
,��� � ���
,��1 � ���
,��< � ���
,��6 � �1�
,��/ � �<�
,��> � �6�
�,�27
92
�2
,��> � �>�
,��/ � �/�
,��6 � �6�
,��< � �<�
,��1 � �1�
,��� � ���
,��� � ���
,��� � ���
;��
8051Microcontroller
�� =�6�•� '�%(%�% �+ < =��(� #.� ����%� ���� �+ ��%�
����% ��� �������� +�'�(�%" �% �(�� �� $(%'�%%�$ ����
Port 0 (P0.0 - P0.7)
�(% ���� (% � $���������%� ���� � �(% 1� � 1� �+ �� =�6�
#�� # �((��� '������ $�%(-%" (� (% �%�$ �% � -�����
�����%� #.� ����� �� ���-�� $�%(-% �(� �!�����
�����&" (� ��'���% � ����(���!�$ �$$��%% �$ $��� ��%
� �� � �>��
Port 1 (P1.0 - P1.7)
,��� � (% � $�$('���$ #.� ���� � �(% � � =� �� �(%"
$�%(-���$ �% ,���" ,���" ,���" ���" ��� ���(����� +��
(���+�'(- �% ��E�(��$� 7� �������(�� +�'�(�% ���
�%%(-�$ +�� ,��� � �(%L ��% ��& ��� �%�$ %����& +��
(���+�'(- �� �!����� $��('�%� 2!'���(�% ��� ��
=�1�.=�6� #�%" �(' �%� ,��� �$ ,��� �(��� �% #.�
�(�% �� �% �!����� (���% �� �� �(�$ �(����
Port 2 (P2.0 - P2.7)
,��� � �,(% �� � �=� (% � $���������%� ���� ��� '�
+�'�(� �% -����� �����%� #.�" �� �% �� (- �&�� �+ ��
�$$��%% ��% +�� $�%(-% �(� �!����� '�$� �����& �+
���� �� �6/ �&��% �+ �!����� $��� �����& � = � �6��
XR88C681
�6
���� ����
Port 3,��� 1 (% � $���������%� ���� � �(% �� � �>� # �$$(�(� �� +�'�(�(- �% -����� �����%� #.�" ��%� �(% ��� ����(���
+�'�(�%� 2�' �+ ��%� �(% ��� � �������� �����%�" �% �(%��$ ( Table 8�
Bit Name Alternate Function
,1�� �5� ��'�(�� ���� +�� ���(�� ,���
,1�� �5� ���%�(� ���� +�� ���(�� ,���
,1�� �#7�� 2!����� #������� �
,1�1 �#7�� 2!����� #������� �
,1�< �� �(���.������ � 2!����� #���
,1�6 �� �(���.������ � 2!����� #���
,1�/ �B� 2!����� ���� �����& B�(�� ������
,1�> ��� 2!����� ���� �����& ���$ ������
Table 8. Alternate Functions of Port 3 Pins
�� =�6� ��%� �% ������% �$$(�(��� �(% �(' ���
������� �� (���+�'(- �� �� 5�==�/=� �� �� �� ����
���(�����%� ��%� �(% ���4
ALE - Address Latch Enable
#+ ,��� � (% �%�$ ( (�% ����������$� � �% �� $��� ��% �$
�� ����� �&�� �+ �� �$$��%% ��% �� 92 (% �� %(-�� ���
���'�% �� �$$��%% (�� � �!����� ��-(%��� $��(- ��
+(�%� ��+ �+ � �����& '&'��� �'� �(% (% $��" �� ,��� �
�(�% ��� �� ���(����� +�� $��� (��� �� ������ $��(- ��
%�'�$ ��+ �+ �� �����& '&'��" �� �� $��� ���%+��
��3�% ���'��
�INT0 (P3.2) and �INT1 (P3.3)
�#7�� �$ �#7�� ��� �!����� (������� ��E��%� (���% ��
�� =�6�•�� 2�' �+ ��%� (������� �(% %������ C$(��'�(�������D ���'�%%(-� # �(% '�%�" �� ���� C$(��'�D
���% ��� (+ �� �+ ��%� (���% ��� �%%����$" ��
���-��� '����� �(�� �������('���& ���' �� � %��'(+('
�+(!�$� ��'��(� ( '�$� �����&� �(% ��'��(� (%
$�����(�$ �& �� '(�'�(� $�%(- �+ �� =�6�•� #� �$
'��� �� '�-�$� Table 9 ���%��% �� ��'��(� �(
'�$� �����&� ��� �� ���-��� '����� �(�� ���' ��" (+
�(��� �+ ��%� (���% ��� �%%����$�
Interrupt Location
�#7��
�#7��
���18
���18
Table 9. Interrupt Service Routine locations (inCode Memory) for �INT0 and �INT1
����+���" (+ �� �%�� (% �%(- �(��� �� �+ ��%� (���% �%
� (������� ��E��%� (���" �� �� �%�� ��%� (%��� ���
�� �������(��� (������� %���('� ����(� �� �
�'�$(�(��� ���' (%���'�(� ��� �� (������� %���('�
����(�� (% ��'���$ �� �� �+ ��%� �$$��%% ��'��(�%�
#+ �� =�6�•� (% ��E�(��$ �� (���+�'� �� �!�����
'������% ( �� $��� �����& %��'� �+ %(I�% -������
�� �6/ �&��%" �� ��� ,���% � �$,��� ���%� �� �%�$
�% �� �$$��%% �$ $��� �(�%� ,��� � �(�� +�'�(� �% �
����(���!�$ �$$��%%.$��� ��%� ���(- �� +(�%� ��+ �+ �
�����& '&'��" ,��� � �(�� ������� �% �� ����� �$$��%%
�&��� ���(- �� %�'�$ ��+ �+ �� �����& '&'�� ,��� �
�(�� ������� �% �� �(�$(��'�(��� $��� ��%� ,��� � �(�� ��
�%�$ �% �� ����� �$$��%% �&��� 92 �$ �� �%� �+ �
><9�1>1 ���%����� ���' $��('� '� �� �%�$ ��
$�����(���! �� $$��%% �$ ���� ��% %(-��%�
Figure 5 ���%��% � %'����(' (���%����(- �� ��
5�==�/=� �� �� '� �� (���+�'�$ �� �� =�6�•��
XR88C681
�/
���� ����
�#7��
���
�B�
92
,��� �
� �� � �>�
,��� �
� = � �6�
�#7��
���
�B�
�� � �>
� � 1
><8�1>1
�
�
)
$$��%%
��'�$(-
9�-('
���
8051 CPU XR88C681
��F�� ��
�� ���� #�%
� � 1
6 � >
Figure 5. An Approach to Interfacing the XR88C681 DUART to the 8051 Microcontroller
�� '(�'�(��& ���%���$Figure 5����$ +�'�(� �% +�����%$��(- ��� �� ��E��%��$ (�������� �� �� �� $��('�
��E��%�% � (������� +��� �� �,� �& �%%���(- (�% �'�(��
��� �#7�������� �(� �(% �(�� '��%� �� �#7�� (��� �( ��
�� �,� �� -� ���� B� �(% ����% �� =�6� �,��(��
+((% �!�'��(- (�% '����� (%���'�(�" �$ �(�� ��
���' ���-��� '����� �� �� �� �� (������� %���('�
����(�� # �� '�%� �+Figure 5" %('� �� �� ��H% �#7���( (% �(�$ �� �� �#7�� �( �+ �� •�" �� �� ��-((- �+�� (������� %���('� ����(� �(�� �� ��'���$ ( ���18 (
'�$������&� �� =�6� �,� $��% �� (%%�� � #�������
'3����$-� %(-�� ��'3 �� �� �� ��� #� �(�� M�%� ��-(
���'�%%(- ����- �� �� ��H% (������� %���('�
����(�� �'� �� �,� �% ��(�(���$ �� '��%��%� �+ ��
(������� ��E��%�" �� �� ��H% �#7�� �( �(�� �� �-���$
�-� C(-D� �$ �� �,� �(�� ����� +��� �� (�������
%���('� ����(� �$ ��%��� ����� ������(��
C.6.1.2 8080A Microprocessor
�� =�=� �('�����'�%%�� (% �� �+ �� ����(�� ���%(� �+
�� #��� ���'�%%��%� # -�����" (� (% � =��(�
�('�����'�%%�� ��� ��E�(��% A6;" �6;" �$ A��; �����
%����(�%� $$(�(����&" �(% �('�����'�%%�� ��E�(��% ���
���� '(�%" ( ��$�� �� '����� � C'�������D �,� ��$����
�&�('���&" ��%� $��('�% ����$ �� �� =��< ���'3
0������� �$ �� =��= �&%��� ���������� �� =��<
XR88C681
�>
���� ����
���'3 0������� (% ��%��%(��� +�� '�$(�(�(- �$
-�����(- �� �'�%%��& �(�(- %���'� +�� �� =�=�
�,�" +��� � �!����� '�&%���� �� =��= �&%���
��������� (% ��%��%(��� +�� ��++��(- �� �(�$(��'�(���
���� *�%� $$(�(����&" %('� �� =�=� �,� $��('� $��%
�� $(��'��& ����($� '����� ��% %(-��%" �� =��=���('� (%
��%��%(��� +�� ���%���(- %(-��(- (+�����(�" +��� ��
=�=� $��('�" (�� �� +�����(- ������ *�% %(-��%L (
��$�� �� �''�%% �����& �$ ���(����� $��('�%�
�#7� � #������� '3����$-�
��2�� � �����& ���$
��2�B � �����& B�(��
�#�� � #��� ,��� ���$
�#�B � ������ ,��� B�(��
Figure 6 ���%��% � %'����(' �+ �� =�=� �,���$����
,8#� ���9�
#7�
#7�2
��
��
��
�1
�<
�6
�/
�>
8080A CPU
8228System
Controller#7�
�*#7
8224Clock
Generator
�2��
�2�B
#��
#�B
� � �6
�*��27
��� ��� ����*2
8�9
�B�
�G7�
� 7:
���
��G#7
��2�#7
A��;
A6;
07�
�2�2�
�2 �G
�
�
B #�
07�
A6;
07�
A6;
�6;
A��;
8�9�
��
��
��
�1
�<
�6
�/
�>
Figure 6. Schematic of 8080A CPU Module
8080A CPU Module Interrupt Structure
�� C#������� ����'����D �+ �� =�=� �,� (% $�%'�(��$
���� �� =�=� �,� $��('� '�%(%�% �+ ��� %(-��%4
#7�2 �$ #7�� $$(�(����&" �� =��= *(��(��'�(��� *�%
'�%(%�% �+ � %(-�� ������ %(-��" �#7� � #7�2 (% ��
�'�(���(- #������� 2���� ������" �$ #7� (% ��
�'�(���(- #������� ��E��%� (���� #+ �� C2����
#�������D '����$ �% ��� (��3�$" �� #7�2 ������
�(�� �� C(-D ($('��(- ��� �� =�=� �,� �(�� ���
(������� ��E��%�% +��� ���(�����%� B����� �� #7�
�( (% �%%����$ �& � ���(����� $��('� ��E��%�(- �
(�������" �� �,� �(�� '������� (�% '����� (%���'�(��
+��� '������(� �+ �(% (%���'�(�" �� �,� ��$��� �(��
�%%��� �#7� �(� �� =��= *(��(��'�(��� *�% ��(��� ����
�& ��--�(- �#7� C���D� �#7� (% �� �'�(������ C#�������
'3����$-�D %(-�� ��� �� �,� ��$��� ������% (
XR88C681
�=
���� ����
��$�� �� ((�(��� �� ���'�%% �+ (������� %���('(-� ��
=�=� �,� ��$��� ��& %������% C�!�����D
��'����$�(������� ���'�%%(-� 8�'�" �� �#7� (%
�%%����$" �� �,� ��$��� (% ���(�(- C��'���D
(+�����(� � �� ���� ��%� # �� '�%� �+ �� =�=�
�,� ��$���" �(% C��'���D (+�����(� (% �&�('���& ��
���'�$� +�� �� �+ �� �2�� �� (%���'�(�% ������ ��
=�=� �,� %������% �� �� �(-� $(++���� ���
(%���'�(�% ���� � ����- ��� >�� ��%� (%���'�(�%
��� ����&�� '���% �� %��'(+(' ��'��(�% �(�( �� �,�H%
�����& %��'�" ���� �� �������(��� (������� %���('�
����(� �!(%�%� Table 10 ���%��% � �(%� �+ ��%��2�� ��(%���'�(�%" �� ���'�$�%" �$ �� '����%��$(-
�2�� �� �$$��%%�
Op-Code (hex) Mnemonic Restart Address(hex)
�> ��� � ����
� ��� � ���=
�> ��� � ����
� ��� 1 ���=
2> ��� < ����
2 ��� 6 ���=
> ��� / ��1�
��� > ��1=
Table 10. 8080A and 8085 CPU Restart InstructionsUsed With Vectored Interrupts
����+���" �'� �� �,� ��'�(��% �� ���'�$� +�� �� �+
��%� �2�� �� (%���'�(�%" (� �(�� ��-( �!�'��(- �(%
(%���'�(� �& ���$(- �� ,��-��� ������ �(�� ��
�������(��� C��%���� $$��%%D� +������$%" ���-���
'����� �(�� �� ���'�$ �� �� C��%���� $$��%%D ��'��(��
�� 2!�����4
#+ �� ���'�$� C2>�/D (% ���$�$ ��� �� ���� *�% $��(-
�� �#7� '&'��" �(% ���'�$� '����%��$% �(� �� C���
<D '����$ �$" �� �,� �(�� ���$ �����/ (�� ��
,��-��� ������ �$ ���-��� '����� �(�� ���' �� ���
��'��(� ( �����& �%�� Table 10��
Interfacing the 8080 CPU Module to the XR88C681DUART for Interrupt Processing
�� =�=� �,� '� �� '��'��$ �� �� 5�==�/=� �$
�� ( �� #������� ��(�� ��$�� Figure 7 ���%��% �
������' ��� '� �� ����(�$ �� (���+�'(- ��
5�==�/=� �� �� �� �� =�=� �,� +�� C�!�����D
��'����$ (������� ���'�%%(-� Please note that (-��� =only includes information pertaining to DUART interruptservicing. ���� '(�'�(��& �%�' �% �� =��< ���'3
0�������" �� $$��%%*�%" ��'�� ��� ��� ��(���$ +���
�� %'����('� # �(% %'����('" �� �� �� #�������
����('� ����(� (% ��'���$ �� �����/ ( �����&�
$$(�(����&" �� �� �� �% ��� '�+(-���$ �� �������
( �� #���$�� �� +�'�(� $�%'�(��(� �+ �(% '(�'�(� (%
���%���$ ����
�� 5�==�/=� �(�� ��E��%� � (������� �� �� =�=�
�,�" �& ��--�(- (�% �#7�� ������ C���D� �(% %(-�� (%
(�����$ �$ ����(�$ �� �� �'�(���(- #7� (��� �+ ��
�,�� �'� �� =�=� �,� �% '�������$ (�% '�����
(%���'�(�" (� �(�� �%%��� �� �'�(������ �#7� %(-�� �+���
�� =��= *(��(��'�(��� *�% ��(����� � �(% �(��" ��� ��
�#7�� %(-�� �+��� �� �� ��� �$ �� �#7� %(-��
�+��� �� =��=� ��� ��' �� � ��-(' C���D� �� �#7�� �$
�#7� %(-��% ��� ��� �����$ �� � ����(��� �� -����
8�'�" �� ��� �#7�� �$ �#7� ��� �� ��-(' C���D" ��
������ �+ �� ���-��� �(�� ��%� �� �� � ��-(' C���D" �$
�����& �%%���(- ��� �+ �� ������ 2���� ��2� (���%
�+ �� �7><9��<< ���� *�% ��++�� ��1�� �(% C��(-D �+
�� �#7�� �$ �#7� %(-��% (% �%�$ �� (%��� ��� ��& ��
���(����� $��('� ��E��%�(- �� (������� (% �� �� ���
��'�(��% �� %���('� ���-�" ��%��%(�� �� �� �%%����$
�#7� %(-���� �'� ��� ��2 (���% �+ �1 ��� �%%����$"
�� $���" ����(�$ �� �� (��� �+ �(% $��('� ��1� �(�� ��
������ �� �� ������ �+ �(% $��('�" �$ �� �� �> � ��
(���% �+ �� =��= $��('� ����� Please note that, in thisexample, the value “E716” is hard-wired into the input ofU3� �(% ����� (% �� ���'�$� +�� �� C��� <D '����$�8�'�" �'� �(% $��� (% -���$ (�� �� �,� ��$���" �(�
�� $��� ��%" �� �,� �(�� ���$ �����/ (�� (�% ,��-���
������ �$ ���' ���-��� '����� �� ��� ��'��(�� ��
#������� ����('� ����(� +�� �� �� �� �!(%�% �� �(%
��'��(� ( �����&�
XR88C681
��
���� ����
#7�
#7�2
��
��
��
�1
�<
�6
�/
�>
8080A CPU
8228Bi-Directional
BUS Driver
XR88C681DUART
�#7��
#7�
;''
�*#7
U1
U2
U3
U4
�6
�/
Figure 7. Circuit Schematic depicting approach to Interface the XR88C681 DUARTto the 8080A CPU, for “External” Vectored Interrupt Processing
(Interrupt Service Routine resides at 002016 in Memory)
;''
�7><9��<<
��2� ��2�
�#�
�#�
�#�
�#1
�#<
�#6
�#/
�#>
���
���
���
��1
��<
��6
��/
��>
�('� �� =�=� �,� '� %������ �� �� = $(++���� ���
(%���'�(�%" (� '� %������ �� �� = $(++����
(��������$�(�� ���(����� $��('�%� �(% '� �� �'(���$
�& ����('��(- �� ������'" ���%���$ ( Figure 7" �$�& ��$�(�(- �� ���'�$�% +�� ��' �+ �� �2�� ��
(%���'�(�% �� �� (���% �+ �� ���� *�++��% �%��
Table 10��
��%� ���� *�++��% %���$ �� �����$ ��& $��(- ��
�#7� '&'��" �$ ��& �� ��(� �%%�'(���$ ���(�����
��E��%��$ �� (������� %���('��
C.6.1.3 8085 Microprocessor
�� =�=6 �,� (% ����� ����& #��� �('�����'�%%��"
�����- (� (% ���� �$��'�$ �� �� =�=� �,�� ����
�+ �� �$��'����% ��� ���� ��$� ( �� ���%(�(�
+��� �� =�=� �� �� =�=6 ('��$� '���((- �� ���'3
0������� +�'�(�% �+ �� =��< ��� �� �,� '(�"
�$$(- � ����%3���� (������� ��E��%�" �$$(- 1
C$(��'�D (������� ��E��%� (��� �(%" �$ �$$(- %���
+����+ (������� ��(��(�&� �� =�=6 %�(�� ��E�(��% %���-���
��-(' ( ��$�� �� ���$�'� �� ������ *�% %(-��% �(���"
�#��" �#�B" ��2��" ��2�B�� �����" ( ��$�� ��
�((�(I� �( '���" �� =�=6 '���(% � ����(���!�$
$$��%%.���� *�% � �� � �>�� ���'(+('���&" �� ����� =
�(�% �+ �� $$��%% *�% %��� �(% �(� �� = �(� ���� *�%�
8�'�" � ><9�1>1 =��(� ���' (% ��$�$ ( ��$�� ��
$�����(���! �� $$��%% �$ ���� ��%�%�
XR88C681
1�
���� ����
Figure 8 ���%��% � %'����(' �+ �� =�=6 �,� ��$����
5�
5�
��
��
��
�1
�<
�6
�/
�>
��
��
��
�1
�<
�6
�/
�>
��
��
1�
<�
6�
/�
>�
=�
�)
�)
1)
<)
6)
/)
>)
=)
�
�
�
�
1
<
6
/
>
=
�
��
��
��
�1
�<
�6
92
�� ,
��� >�6
��� /�6
��� 6�6
#7��
�#7�
=
�
��
��
��
�1
�<
�6
�#�.����
�B�
�#��
��2��
�#�B
��2�B
Figure 8. A Schematic of the 8085 CPU Module
8085 CPU
74LS373
Figure 9 (���%�����% � ������' �� (���+�'(- ��
5�==�/=� �� �� �� �� =�=6 �,� ��$���� 7��� ���
�� 5�==�/=� �� ��" ( �(% '�%�" (% �����& �����$
���-�" �� %(-��% ��2���$ ��2�B�+ �� �,���$���
��� '��'��$ �� �� ��� �$ �B� �(% �+ �� �� ����
8������" �� �%�� '���$ ��� M�%� �% ��%(�& '��'��$ ��
5�==�/=� $��('� �� �� �,� ��$���H% #.� ���� ���-" ��
%(-�� �#�� �$ �#�B �+ �� �,� ��$��� ��� '��'��$
�� �� ��� �$ �B� �(% �+ �� �� ��" ��%��'�(���&��
XR88C681
1�
���� ����
5�
5�
�� ,��� >�6
��� /�6
��� 6�6
#7��
�#7�
8085 CPU
�#�.�
���
�B�
��2��
92 �
�� � �>
= � �6
AddressDecoder
� � 1
< � >
= � �6
�� � �>
� � 1
���
74LS373
�� � =�
�) � =)
���
�B�
XR88C681
��2�B
���F�� ��
���F��82�F#�
Figure 9. Schematic of the XR88C681 Interface to the 8085 CPU Module (Memory Mapped).
�� �� ��H% �#7�� �( ��% $��(�������& ��(���$ +���
Figure 9" ��'��%� (�% �%� �(�� �� �$$��%%�$ ( Figure 10�$ Figure 11�
8085 CPU Module Interrupt Structure
�� =�=6 �,� %������% ��� �(��'� �$ C2!�����D
;�'����$ #������� ���'�%%(-� �� =�=6 �% <��%3����
(������� ��E��%� (���% ���� 6�6" ��� /�6" ��� >�6" �$
#7���" �$ � ����%3���� (������� ��E��%� (���
��� ,�� B� $(%'�%%(- (���+�'(- +�� �� (�������
%���('(- �+ ���(����� $��('�% %�' �% �� �� ��" ��
��� ��& '�'���$ �(� �� ��%3���� (������� ��E��%�
(���%� �+ �� +��� ��%3���� (������� ��E��%� (���%L
���� �+ ��%� (���% %������ C�(��'� #�������D
���'�%%(-� �� ����((- �� (������� ��E��%�
%������% C2!����� ;�'����$ #�������D ���'�%%(-�
Table 11 �(%�% ��%� #������� ��E��%� (���% �$ ��(�
'���'���(%�('%.+������%�
XR88C681
1�
���� ����
Input Name Trigger Priority Type AcknowledgeSignal?
Address (Hex)
��� >�6 ,�%(�(�� 2$-� ��(--���$ � �(��'� 7�� ��1�
��� /�6 8(- 9���� ��(� ������$ 1 �(��'� 7�� ��1<
��� 6�6 8(- 9���� ��(� ������$ < �(��'� 7�� ����
#7�� 8(- 9���� ��(� ������$ 6 2!����� ;�'����$ �#7� J C9��D ��� Table 10
Table 11. 8085 CPU Maskable Interrupt Request Inputs and their Features
Direct Interrupts
�� =�=6 �,� (���% ��� >�6" ��� /�6" �$��� 6�6 ���
C�(��'� #�������D ��E��%� (���%� ���'(+('���&" (+ �& �+
��%� (���% ��� �%%����$" �� �� ���-��� '����� �+
�� �,� (%" ��� '������(� �+ �� '����� (%���'�(�"
�������('���& ���$�$ �(� � �����& ��'��(�
�����$�����(�$ �& �� '(�'�(��& �(�( �� =�=6 $��('��"
�$ ���'�% ���-��� '����� �� ��� ��'��(�� ��%�
C�(��'�D (�������% $� �� ����($� �� ���(����� $��('�
�(� �& %��� �+ C#������� '3����$-�D� 8�'�"
�''��$(- �� Table 11" (+ �� ��� >�6 (��� ���� �%%����$"�� ����� C��1��/D ����$ �� ���$�$ (�� �� ���-���
'����� �+ �� �,�" �$ ���-��� '����� ����$ ���' ��
��� ��'��(� ( �����&� �� �%�� (% ��%��%(��� �� (%���
��� �� '����'� (������� %���('� ����(� ��-(% �� ���
��'��(� ( �����&�
�� =�=6 �,� �++��% (������� ��(��(�(I��(�" �(�( �� %��
�+ ��%3���� #�������%� �(% ��(��(�& (% ��+��'��$ Table 11�#� %���$ �� ���$ ��� ��%� ��(��(�& �����% ��& ����& ��
C��$(-D (������� ��E��%�� �'� � ����('���� (�������
�% C��+� �� E����D �$ (% ��(- %���('�$ �& �� �,�" �(%
��(��(�(I��(� %'��� � ��-�� ����(�% �� ��� ����('����
(�������� ��%�E����&" (� (% ��%%(��� ��� � ��� 6�6
(������� ��E��%� '���$ C(�������D �� (������� %���('�
����(� +�� �� (-�� ��(��(�& ��� >�6 (������� ��E��%��
����+���" �� �%�� ��%� -���$ �-�(%� �(% ������
( (%.�� +(�������
Table 11 ��%� ($('���% ��� �� =�=6 �,� �(�� %������
C�!�����D ��'����$ (�������%� �� ���� �$
'����$% ��� ��� �%�$ ( �!����� ��'����$ (�������
���'�%%(- ��� ($��('�� �� ��� ���%���$ +�� �� =�=�
�,� �%�� Section C.6.1.2��
Figure 10 �$ Figure 11 ���%�� ��� $(++����
������'�% ��� '� �� �%�$ �� (���+�'� �� 5�==�/=�
�� �� �� �� =�=6 �,��
Figure 10 ���%��% � %'����(' ���� �� �� �� �(��
��E��%� � C�(��'�D ��� /�6 #������� �� �� =�=6 �,�� #
�(% '�%�" �� #������� ����('� ����(� +�� �� �� ��
��%� ��-( �� ��1<�/ ( %&%��� �����&� �(% (% � ���&
%(���� (���+�'� ��'(E��" ��'��%� ���� (% � C#�������
'3����$-�D %(-�� �� ����� �$ (���+�'��
XR88C681
11
���� ����
;''
�� � �> �� � �>
�#7����� /�6
74LS373
92
$$��%% ��'�$(-9�-('
� � 1
�6 � = ���
8085 CPU
XR88C681
> � <
�
�#��
��2��
�#�B
��2�B
�#�.�
���
�B� �B�
���
� )
Figure 10. The XR88C681/8085 CPU Interface for Direct Interrupt Processing(Interrupt Service Routine is located at 003416 in System Memory)
Figure 11 ���%��% � %'����(' ���� �� �� �� �(�� ��E��%� � C2!������;�'����$D #������� �� �� =�=6 �,�� # �(%'�%�" �� #������� ����('� ����(� +�� �� �� �� ��%� ��-( �� �����/ ( %&%��� �����&�
XR88C681
1<
���� ����
Figure 11. The XR88C681/8085 CPU Interface for Vectored Interrupt Processing (In-terrupt Service Routine is located at 002016 in system memory)
U1 U4
#7��
;''
�#7��
SN74LS244
;''
��2� ��2�
�#�
�#�
�#�
�#1
�#<
�#6
�#/
�#>
���
���
���
��1
��<
��6
��/
��>
�1
�6
�/
�#7�
��
��
��
�1
�<
�6
�/
�> �>
��
��
1�
<�
6�
/�
>�
=�
�)
�)
1)
<)
6)
/)
>)
=)
�
�
�
�
1
<
6
/
>
92
��
��
��
�1
�<
�6
�/
8085 CPU
XR88C681
74LS373
C.6.1.4 68HC11 Microcontroller�������� ���+�'����% � +��(�& �+ �('��'��������%" ��+����$ �� �% �� ��/=8��� �('��'��������%� �(% +��(�& �+
�('��'��������% �++��% %��� �+ �� +�����(- ���(�(�%4
� 6 ����(� �'�(� ,������� ,���%
� ��� �� 2,���
� � �
� .� ��������
XR88C681
16
���� ����
Figure 12 ���%��% �� ���'3 $(�-��� �+ �� ��/=8���•��
,��� * ,��� �
������
,��� �
������
��$� ������#�������9�-('
� � �6/ *&��%
������ �$ 8�$%�3� ,������� #.�
�%'(������
���'3 9�-('
.� ����������#�,#
�(����&%��� *�% 2!��%(�
$$��%% $$��%%.����
�#�) �5#�) ��2�2�
�,� ����
25� 9 25� 9��� ���*
,��� ,��� 2
;�8
;�9
=
Figure 12. Block Diagram of the MC68HC11 Microcontroller
��P
��:
���#
�#��
�5�
�5�
�� /=8��� '� �� '�+(-���$ �� ������� ( � C�(-��
�(�D��$� �� ( � C2!��$�$����(���!�$ *�%D��$�� #+
� $��('� (% '�+(-���$ �� ������� ( �� C�(-�� �(�D
��$�" �� ��(�� /<: �&��% �+ $$��%% %��'� (% (����� ��
�� •� #�� Please note that this does not mean that thereis 64K bytes of memory, or other addressable portionswithin the device� /=8��� ��� '�+(-���$ +�� C�(-��
�(�D ��$� ������(� '��� �$$��%% �& '������%
�!����� �� �� ���� ����+���" (+ � �%�� $�%(��$ ��
(���+�'� �� �� �� �� �(% •�" �� �� •���%� �������
( �� C2!��$�$�����(���!�$D ��$�� �� ��/=8��� (%
'�+(-���$ (�� �� 2!��$�$ ����(���!�$ ��$� �& �&(-
��� �� ��� �$���* �( �� ;''" �$ �� ��%���(-
�� $��('��
�� ��/=8��� '�%(%�% �+ 6 $(++���� ����(�+�'�(�
�������� ����%� 2�' �+ ��%� ����% ��� ��(�+�& $(%'�%%�$�
Port A
,��� '�%(%�% �+ 1 (��� �(%" < ������ �(% �$ �
�(�$(��'�(��� �(� �(% ���� (% �%�$ �� %������ �� �(���
�&%���� �� �+ �� (��� �(% '� �� �%�$ +�� �� ,��%�
XR88C681
1/
���� ����
''��������� ���� �+ �� (��� �(% %������ (���
'������ +�'�(�%L �$ +��� �+ �� ������ �(% %������
������ '������ +�'�(�%�
Port B
,��� * '�%(%�% �+ = ������ �(%� #+ �� /=8��� •� (%
������(- ( �� %(-�� '(� ��$�" �(% ���� +�'�(�% �% �
-����� �����%� ������ ����� 8������" (+ �� /=8��� (%
������(- ( �� �!��$�$�����(���!�$ ��$�" �� �(%
���� �(�� +�'�(� �% �� ����� �$$��%% �&�� +��
�����&.���(����� $��('� (���+�'(- � = � �6��
Port C
,��� � '�%(%�% �+ = �(�$(��'�(��� �(%� B� �� /=8���
(% ������(- ( �� %(-���'(� ��$�" �(% ���� +�'�(�% �%
� -����� �����%� �(�$(��'�(��� ����� 8������" (+ ��
/=8��� (% ������(- ( �� �!��$�$�����(���!�$ ��$�
�� �(% ���� �(�� +�'�(� �% ������(���!�$�$$��%%.$���
��% � �� � �>�� ���'(+('���&" $��(- �� +(�%� ��+ �+ �
�����& '&'��" �(% ���� �(�� +�'�(� �% �� ����� �$$��%%
�&�� �,��� * (% �� ����� �$$��%% �&��� +�� �$$��%%(-
�����& $��('�% �$ ���(����� '������%� ���(- ��
%�'�$ ��+ �+ �� �����& '&'��" �(% ���� �(�� +�'�(� �%
�� �(�$(��'�(��� $��� ��%� �(% ���� '� ��
$�����(���!�$ �(� �� �%� �+ �� � � $$��%% ������� �(
�$ � ><9�1>1 ���' $��('��
Port D
,��� � '�%(%�% �+ = �(�$(��'�(��� �(%� 8������" �(% ����
'� �� '�+(-���$ �� %������ �� ��'(� ���(�� ,��(�����
#���+�'� ��,#�" �$ ���(�� �����('��(�% #���+�'�
���#��
Port E
,��� 2 '�%(%�% �+ �(��� < �� = (���% �$���$(- ��� ��
��'3�-(- ���(��� �(% ���� '� �� '�+(-���$ �� +�'�(�
�% � -����� �����%� (��� �� �% �� (���% �� �� ��'(�
.� '��������
���� ��� ������% ���� �(% ��� ��� ����(�� +��
(���+�'(- �� �� 5�==�/=� �� �� $��('�� ���� �+
��%� �(% ��� $(%'�%%�$ ����
IRQ
�(% (% �� C��%3����D (������� ��E��%� (���� #+ �(% (���
(% �%%����$ ���-�" ��--��$ C���D�" �� �� /=8��� •� �(��
���' ���-��� '����� �� �" 1 ( %&%��������&
���'(� ����� �� �%�� (% ��%��%(��� +�� (%��(- ���
�� �������(��� (������� %���('� ����(� ��%($�% �� �(%
��'��(� ( �����&�
AS/STRA
� �� C $$��%% ������D '� �� �%�$ �� $�����(���! ��
�$$��%%.$��� ��% �+ ,��� �� �(% �( (% �� � ��-(' C(-D
$��(- �� +(�%� ��+ �+ � �����& '&'��L �$ �� � ��-(' C���D
$��(- �� %�'�$ ��+ �+ � �����& '&'���
#+ �� /=8��� (% (��$�$ �� ������� ( ��
�!��$�$�����(���!�$ ��$� �$ (���+�'� �� ���� ��
�6/ �&��% �+ �$$��%%���� �����& %��'�" �� ��� ,���%
* �$ � ��� ��E�(��$ �% %�� ( Figure 13� Figure 13��%� (���%�����% �� �� 5�==�/=� �� �� '���$ ��
'��'��$ �� �� /=8��� •� +�� (������� $�(��
������(�� #+ �� �� �� ��E��%�% � (�������" (�% �'�(��
��� �#7�� �( �(�� �� �%%����$ ���--�� ����" �(' �(��" (
���" '��%� �� �#�) �( �+ �� �,� �� �� �%%����$� B�
�(% �''��% �� •� �(�� '��(�� �!�'��(- (�% '�����
(%���'�(�� +��� '������(� �+ �(% (%���'�(�" ���-���
'����� �(�� %(+� �� ��'��(� �" 1 ( %&%���
�����&� �� �%�� (% ��%��%(��� �� (%��� ��� ��
�� ��H% (������� %���('� ����(� ��%($�% �� �(% ��'��(�
( �����&� �� •� �(�� �� (%%�� � (�������
�'3����$-� %(-�� �� �� �� ��� #%���$" �� •� �(��
M�%� ���'�%%�% ����- �� (������� %���('� ����(��
�'� �� •� �% ��(�(���$ �� '��%��%� �+ �� �� ��H%
(������� ��E��%�" �� �#7���(�(�� �� �-���$ �$ �� •��(�� ����� +��� �� #������� ����('� ����(� �$ ��%���
����� ���'�%%(-�
�� ���� ��(� %���$ �� ���(��$ ����� Figure 13��� -������-(' '(�'�(��& ��E�(��$ �� -������ �� �B�"
���" �$ �� �2�2� %(-��% +�� �� �� ��" +��� ��
��.B" ��2�2�" �$ 2 '��'3 ���%���$ ( Figure 2� �(%'(�'�(��& �% ��%� ��� ('��$�$ ( Figure 14�
XR88C681
1>
���� ����
68HC11 XR88C681
74HC373
2
��.B
= � �6
�B�
���
���
�#7���#�)
� � 1
�
�� � �>
� � 1
< � >
�� � �>
$$��%%
��'�$��
0
���
���*
6; �� ���� #�%
�)
Figure 13. XR88C681/MC68HC11 Microcontroller Interfacing Approach
XR88C681
1=
���� ����
��.B
�B�
2 '��'3
���
��2�2� �2�2�
Figure 14. Glue Logic Circuitry Required to Interface the MC68HC11• C to the XR88C681 DUART
C.6.1.5 Z-80 CPU
�� ?�=� �,� '� �� (���+�'�$ �� ��� �� ������(- (
�� #���$�" (+ (� ����,�� (% ������(- ( #���������$�% �
�� �� 8������" +�� �� %�3� �+ C���'�%% �� '��(�(�&D" ��
$���(�% �%%�'(���$ �(� �� ?�=� �,� �(�� �� ���%���$ (
Section C.6.2.1�
C.6.2 Z-Mode Interrupt Servicing
�� �� �� �(�� �� ( �� #���$� +�����(- ����� �� �� �
��$���� ��%�� �+ �� #�� �� �%�� ��%� (��3� �� C���
?���$�D '����$ �%�� Table 3�" ( ��$�� �� '����$�� �� �� (�� �� ?���$�� # -�����" � �,�
(���+�'(- �� � �� �� ������(- ( �� ?���$� �(��
+�'�(� �% +�����% $��(- (������� %���('(-�
#+ ���� �� ��E��%�% (������� %���('(- +��� ���,�" (�
�(�� �%%��� �� �#7�� �( ���-�" ��--�� C���D�� �'� ��
�,� �% $���'��$ �� (������� ��E��%�" (� �(�� (%%�� �
# �: �#������� '3����$-�� %(-�� ��'3 �� �� �� ���
B� �� �,� %�$% �� # �: %(-�� �� �� �� �� (� (%
(+���(- �� �� �� ��� (�% (������� ��E��%� (% ����� ��
�� %����$� B� �� �� �� �% ��'�(��$ ��� $���'��$�
�� # �: %(-��" (� �(��" ( ��%��%�" ���'� �� '����% �+
�� #������� ;�'��� ��-(%��� �#;�� � �� ���� *�%� ��
�,� �(�� ���$ �(% C(������� ��'���D (+�����(�L �$
$�����(� �� +�����(- ��� �(-% ���%�$ � ��
C(������� ��'���D (+�����(���
� �� %���'� �+ �� (������� ��E��%� ���-�" �(' ����(����� ��$% %���('���
� �� �������(��� ��'��(� �+ �� (������� %���('� �����(��
+������$%" ���-����'����� �(�� �� ���'�$ �� ��
��'��(� �+ �� (������� %���('� ����(��
���� '���'���(%�(' �+ ?���$� ������(� (% ��� (�
�����% �� �%�� �� ��(��(�(I� �� (������� ��E��%�% +���
������% ���(����� $��('�%" �(� ��$���� ���%� 9��
�% %����%� ��� �� ��� %������ �� �� $��('�%L �$
��� ��' �+ ��%� $��('�% ��� ��� '�+(-���$ ��
������� ( �� ?���$�� �� �%�� '���$ ��(��(�(I� ��
(������� ��E��%� �+ ��' �+ ��%� $��('�% �& '��'�(-
��%� $��('�% ( � C$�(%&�'�(D ( ����� �% ���%���$
( Figure 15�
XR88C681
1�
���� ����
CPU
�#7�
�# �:
�#7��
#2# #2�
�# �:
�#7��
#2# #2�
�# �:
�#7��
#2# #2�
�# �:
�#7��
#2# #2�
�# �:
;��
8#082�� 9�B2��
,�#��#�G
Figure 15. A Diagram of Numerous DUARTs Configured in an InterruptDaisy Chain (for Z-Mode Operation)
;��
# �$$(�(� �� �� �#7�� �$ �# �: �(%" �� ?���$�
�� �� ��%� �%�% �� #2# �$ #2� �(%L �(' ��� $�+(�$
�% +�����%4
IEI - Interrupt Enable Input
�(% �'�(���(- (��� (% ��& ���(����� (+ �� �� �� (%
'�+(-���$ �� ������� ( �� ?���$�� #+ �(% (��� (% �� �
��-(' C(-D �� ��� ���%3�$ (������� ��E��%�%" +���
�(% �� ��" ��� �����$�
Note:Those interrupts which have been masked out by the IMR arestill disabled. However, if this input is at a logic “low”, then allinterrupts (whether masked or unmasked) are disabled.Hence, IEI can act to globally disable all DUART interruptrequests.
IEO - Interrupt Enable Output
�(% �'�(���(- ������ (% ��& ���(����� (+ �� �� �� (%
'�+(-���$ �� ������� ( �� ?���$�� �(% ������ (% �+��
�(��% '��'��$ �� �� #2# (��� �+ ����� ������ ��(��(�&�
$��('�� �(% ������ (% C(-D (+ ��� �+ �� +�����(-
'�$(�(�% ��� �����
� �� $��('�H% #2# (��� (% �� � ��-(' C(-D
� �� $��('� (% �� ��E��%�(- � (������� +��� ���,�
� (�������" ��E��%��$ �& �� $��('�" �% M�%� ���
%���('�$
#+ �& �+ ��%� '�$(�(�% ��� +��%�" �� �� #2��(�(�� ��
�� � ��-(' C���D�
Note:Once the IEO pin has toggled “low”, and the CPU has ac-knowledged the interrupt requestand hascompleted the inter-rupt service routine, the IEO pin will remain “low” until the userinvokes the “RESET IUS” command (see Table 3). Therefore,if the DUART is going to operate in the Z-Mode, the user mustinclude the “RESET IUS” Command at the very end of theDUART interrupt service routine.
System Level Application of the IEI and IEO pins
Figure 15 $��('�% � %��(�% �+ �� ��% '��'��$ ( �
$�(%&�'�( +�%(�� # �(% +(-���" �� ��+����%� �� ��
�% �� (-�%� (������� ��(��(�&� �(% (% ��'��%� �(%
�� ��H% #2# (��� (% ��$�(��$ �� ;''� ����+���" ��
���%3�$ (������� ��E��%�%" +��� �(% �� �� ���
����&% �����$� �� �� �� $��('�" ��'���$ M�%� �� ��
�(-� �+ �� C(-�%� (������� ��(��(�&D $��('� (% �+ � �����
(������� ��(��(�&� �(% (% ��'��%� �� #2# (��� �+ �(% �����
��(��(�& $��('� (% '��'��$ �� �� #2� ������ �+ ��
(-�%� ��(��(�& �� ��� B����� �� C(-�%� ��(��(�&D
$��('� ��E��%�% � (�������" (�% #2� ������ �(�� ��--��
C���D� �(% �(�� ( ���" $(%���� �� C����� ��(��(�&D $��('�
XR88C681
<�
���� ����
+��� (%%�(- �& (������� ��E��%�% �� �� �,�� �(%
C����� ��(��(�&D �� �� �(�� �� ���(�(��$ +��� (%%�(-
(�������% ��(� �� #2� �( �+ �� C(-�%� ��(��(�&D �� ��
�% ��--��$ C(-D�
��+���(-" �'� �-�(" ��Figure 15" �� +����� �� �� �(-�� �� �� $��('� (%" �� ����� (�% (������� ��(��(�&� ��
�(-� ��%� �� �� �% �� ����%��(������� ��(��(�&
��'��%� (�% C(������� ��E��%�D '����(�(�& '� �� $(%����$
�& �� �'�(�% �+ �& �� �+ �� �� ��% �� �� ��+��
Figure 16 ���%��% � �(�(- $(�-��� $��('�(- ��
%�E��'� �+ ����% ��� �(�� �''�� $��(- �$ +�����(- �
#������� ��E��%� +��� �� �� ���
�#7��
�# �:
���
�� � �> 9� � 7�� ; 9#� ;2���� 9� �
#2#
#2�
��%�� #��
�����$
Figure 16. Timing Diagram Illustrating the Sequence of Events Occurring Between theDUART and the CPU During an Interrupt Request/Acknowledge and Servicing
Additional Things to Note About Z-Mode Operation
?���$� ������(� (% %�������$ �& ��� ?(��- ,��(�����
'������%� �� ?(��- ,��(����� '������% ��� �
#������� ;�'��� ��-(%���" #������� '3����$-� �# �:�
(���" #2# (���" �$ � #2� ������� ����+���" Figure 15'���$ ��� ��%(�& ('��$�$ %��� ���� ���(�����
'������%" ( �$$(�(� �� �� ( �(�� �+ �� ��%�
%���(��$ ����(��" ?���$� ������(� (% ��'����$�$
(+ �� �� �� (% �� �� (���+�'�$ �� �� +�����(-
���'�%%��%�
� ?�=� �('�����'�%%�� �#������� ��$� ��
� =�==•�
� =�=/•,
� =��=/ � =�6=/•,
Please note that it is possible to interface the 80X86Family of microprocessors to an I-Mode DUART,however, additional components and design complexitywould be required in order to accomplish this� ��
��'(E��.������'�% �� (���+�'(- �� ?���$� �� ��
�� ��%� �('�����'�%%��% (% ���%���$ ( $���(�" ( ��
+�����(- %�'�(�%�
C.6.2.1 Z-80 Microprocessor
�� ?�=�•,'�%(%�% �+ � =�(� ����*�%" � �/ �(� $$��%%*�% �$ ������% '����� �(%� �� ?�=�•, (% � ���&
+��!(��� ���'�%%�� �(' '� �'�����& (���+�'� �� �(��� �
?���$� �� � #���$��� ��$��('�� �(% (% ��'��%� ��
XR88C681
<�
���� ����
?�=�•, '� �� '�+(-���$ �� ������� ( �� �+ ����
$(++���� C(������� ��$�%D� �� ?�=� (% ��%� � �(���� �(� ��%%
'����('���$ �� (���+�'� �� ��� %��� �+ �� •,.•�%
����(��%�& ���(��$� ��'��%� (�% �$$��%% �$ $��� ��%
��� �� ����(���!�$� Figure 17 ���%��% � %'����(' �+
�� �( ��� �+ �� ?�=�•,�
�
�
1
<
6
/
>
=
�
��
��
��
�1
�<
�6
�/
�>
�=
��
�� ��
��
�1
�<
�6
�/
�>
�=
��
1�
1�
1�
11
1<
16
1/
1>
1=
1�
<� ��
��
�1
�<
�6
,8#
�<
�1
�6
�/
;��
��
�>
��
��
�#7�
�7�#
�8 9�
���2)
�#��) ���
�B�
�*�� :
�B #�
�*���)
��2�2�
���
�� �8
07�
�
�
�
1
<
6
/
>
=
�
��
Z80 CPU
Figure 17. Pin Out of the Z80 CPU Device
�� ?�=� �,� �(�� %������ ���$.B�(�� ������(�%
������ �����& �$ #.�� �� ?�=� $��% ��E�(�� %���
�$$(�(��� -��� ��-(' ( ��$�� �� (���+�'� $(��'��& ��
�����& �$ ���(����� $��('�%� �� (%��'�" �� ?�=�
�,� $��('� $��% �� '��� �(� �� '����� ��% %(-��%4
��2�� ������& ���$�" ��2�B ������& B�(���" �#��
�#.� ,��� ���$�" �#�B �#.� ,��� B�(��� �� �# �:.�#7�
�#������� '3����$-�� �(%� 2�' �+ ��%� +�'�(�%
'� �� $��(��$ +��� �� ���" �B�" �#��)" ���2) �$
��� �(%� Figure 18 ���%��% � %'����(' �+ �� ?�=�
�,� ��$���" �(' %��% �� �'� '� �!���'� ��
'����� ��% %(-��% +��� ��%� �,� '����� �(%�
XR88C681
<�
���� ����
� � �6
�� � �>
�#7�
�7�#
�B #�
�*���)
�8 9�
�� �8
�*�� :
�B�
���
���2)
�#��)
���
��2�2�
�#7�
�#��
�#�B
��2��
��2�B
07�
A6;
,8#���'3 (���
Figure 18. Schematic of Z-80 CPU Module
Z-80 CPU Interrupt Servicing Capability
�� ?�=� �,� '���(% ��� (������� ��E��%� �(%4 �7�#
�$ �#7�� �7�# (% �� C7����%3����D (������� ��E��%�
(��� �(L �$ �#7� (% �� C��%3����D (������� ��E��%�
(��� �(� �� �� %�3� �+ (���+�'(- �� ���� ��"�����
��& '�'���$ �(� �� �#7� �(�
�� ?�=� �,� '� �� '�+(-���$ �� ������� ( �� �+
���� $(++���� (������� ��$�%4
� 2!����� ;�'����$
� �(��'�
� C,��(�����D ;�'����$
2�' �+ ��%� (���������$�% �%� �� �#7� �( �+ �� ?�=�
�,� �$ �(�� �� $(%'�%%�$ ( �� +�����(- %�'�(�%�
External Vectored Interrupt Processing (InterruptMode 0)
�� ?�=� •,�(�� ������� ( �(% (���������$� (+ �� C#� �D
(%���'�(� �% ��� �!�'���$� B����� �� �#7� �( (%
�%%����$ �& � ���(����� $��('� ��E��%�(- � (�������"
�� �,� �(�� '������� (�% '����� (%���'�(�� +���
'������(� �+ �(% (%���'�(�" �� �,���$��� �(�� �%%���
�#7� ���--�� C���D�� �#7� (% �� �'�(������ C#�������
'3����$-�D %(-�� ��� �� �,� ��$��� ������% (
��$�� �� ((�(��� �� ���'�%% �+ (������� %���('(-� B�
�� ?�=� �,� �������% ( �� #������� ��$� �" (� (%
XR88C681
<1
���� ����
���(�(- C��'��� (+�����(�D � �� ���� *�%" +�����(-
�� �%%���(� �+ �#7� � # �(% '�%� �+�� �(% (�������
��$��" �(% C��'���D (+�����(� (% �� ���'�$� +�� �� �+
�� �2�� �� (%���'�(�% ������ �� ?�=� �,�
%������% �� �� �(-� $(++���� ��� (%���'�(�% ����� �
���1=8�� ��%� (%���'�(�% ��� ����&�� '���% ��
%��'(+(' ��'��(�% �(�( �� �,�H% �����& %��'�" ����
�� �������(��� #������� %���('� ����(� ��%($�%�
Table 12 ���%��% � �(%� �+ ��%� �2�� �� (%���'�(�%"
�� ���'�$�% �$ �� '����%��$(- �2�� ��
�$$��%%�%�
Op-Code (hex) Mnemonic RestartAddress (hex)
�> ��� � ����
� ��� �= ���=
�> ��� �� ����
� ��� �= ���=
2> ��� ��8 ����
2 ��� �=8 ���=
> ��� 1�8 ��1�
��� 1=8 ��1=
Table 12. Z-80 CPU Restart InstructionsUsed with Vectored Interrupts
����+���" �'� �� �,� ��'�(��% �� ���'�$� +�� �� �+
��%� �2�� �� (%���'�(�%" (� �(�� ��-( �!�'��(- �(%
(%���'�(� �& ���$(- �� ,��-��� ������ �(� ��
�������(��� C��%����D $$��%%� +������$%" ���-���
'����� �(�� �� ���'�$ �� �� C��%���� $$��%%D ��'��(��
�� 2!�����4
#+ �� ���'�$� 2>�/ (% ���$�$ ��� �� ���� *�% $��(- ��
�#7� '&'��" �(% ���'�$� '����%��$% �(� �� ��� ��8
(%���'�(� �$" �� �,��(�� ���$ �����/ (�� �� ���-���
'����� �$ ���-��� '����� �(� ���' �� ��� ��'��(�
( �����& �%�� Table 12�� �� �%�� (% ��%��%(��� +��
(%��(- ��� �� (������� %���('� ����(� ��-(% �� �(%
��'��(� ( �����&�
�!����� �+ � '(�'�(� ����(I(- �(% +��� �+ (�������
���'�%%(-" �(�� (���+�'(- �� �� �� ��" (% ���%���$
( Section C.6.1.2� �(% %�'�(� $(%'�%%�% (���+�'(- ���� �� �� �� =�=� �,� ��$���� �(% �!�'� %���
������' '���$ �� �%�$ �(� �� ?�=� �,�" ����($� ���
�� �� �� (% ������(- ( �� #���$� �$ ��� �� ?�=� (%
������(- ( #������� ��$� ��
Direct Interrupt Processing (Interrupt Mode 1)
�� ?�=� •,�(�� ������� ( �(% (���������$� (+ �� C#� �D
(%���'�(� �% ��� �!�'���$� B����� �� �#7� �( (%
�%%����$ �& � ���(����� $��('� ��E��%�(- � (�������"
�� �,� �(�� '������� (�% '����� (%���'�(�� +������$%"
�� ���-��� '����� �(�� �������('���& �� ���$�$ �(� �
�����& ��'��(� �����$�����(�$ �& �� '(�'�(� $�%(- �+
�� ?�=� �,� $��('�� �$ ���-��� '����� �(�� ��
���'�$ �� ��� ��'��(� ( %&%��������&� # �(% '�%�"
���-��� '����� ����$ ���' �� ��1=�/ ( �����&� ��
�%�� (% ��%��%(��� +�� (%��(- ��� �� �������(���
(������� %���('� ����(� (% �� ��� ����('���� ��'��(� (
�����&� �� ?�=� �,� ��$��� $��% �� ����($� ��
���(����� $��('� �(� �& %��� �+ C#�������
'3����$-�D� �� �,� M�%� ���'�%%�% ����- ��
#������� ����('� ����(�" ��(�(���% �� '��%��%� �+ ��
(������� ��E��%� �$ �����% �� ����� ������(��
Peripheral Vectored Interrupt Processing(Interrupt Mode 2)
�� ?�=� •,�(�� ������� ( �(% (���������$� (+ �� C#� �D
(%���'�(� �% ��� �!�'���$� �(% (������� C��$�D (%
���& �%�+�� (+ �� �%�� �(%�% �� '��'� �� (�������
��E��%� ������% �+ %������ ���(�����% �� �� �� �#7�
(��� �+ �� ?�=� �,�� �(% (������� ��$� �����% ��
(�������(- $��('� �� ($��(+& (�%��+ �� � '����( �(��" M�%�
��(�� �� (������� %���('(-�
B����� �� �#7� �( (% �%%����$ �& � ���(����� $��('�
��E��%�(- � (�������" �� �,��(�� '��(�� �� '�������
(�% '����� (%���'�(�� �'� �(% '����� (%���'�(� (%
'�������$" �� �,���$��� �(�� �%%��� �� �#7� %(-�� ��
(+��� �� ���(����� $��('� ��� (������� %���('� (% �����
�� ��-(� �'� �� (�������(- ���(����� $��('� �%
$���'��$ �� �#7� ���%�" (� �(�� ���'� � C(������� ��'���D
� �� ���� *�%� �(% (������� ��'��� �(�� �� ���$ �& ��
�,� �$ �� �,� �(�� ���' ���-��� '����� �� ��
��'��(� ���+����$ �� �& �� (������� ��'����� Please notethat if the IEI input to the DUART (or Zilog peripheraldevice) is “low” then the DUART (or Zilog peripheraldevice) will be disabled from generating any interruptrequests to the CPU�
�!����� �+ �(% ������' (% ���%���$ Figure 19� #�(% '�%� �� 5�==�/=� �� �� (% '�+(-���$ �� �������
( �� ?���$� �$ (% (���+�'�$ �� �� ?�=� �,�� B�
�� �� �� ��E�(��% (������� %���('(-" (� �(�� �%%��� (�%
XR88C681
<<
���� ����
�#7��������� �(% �'�(��(��" ( ���" '��%� �� �#7� (���
�+ �� �,� �� �� �%%����$� �'� �� �,� �% '�������$
(�% '����� (%���'�(�" �� �,� ��$��� �(�� �%%��� ��
�#7� %(-��� �(% �(�� ( ��� �%%��� �� �# �: �#�������
'3����$-�� (��� �� �� �� ��� �� �����%� �+ ��
�%%����$ �# �: %(-�� (% �� (+��� �� �� �� ��� ��
���& �!� '&'�� �(�� �� � C# �:D �� C#�������
'3����$-�D '&'��� �� ��" ( ��%��%� �� �� �# �:
%(-��" �(�� ���'� �� '����% �+ �� #������� ;�'���
��-(%��� �#;�� � �� ���� *�%� �(% $��� �(�� �� ���$ �&
�� �,�" �$ ���-��� '����� �(�� �� ���'�$ �� ��
�������(��� (������� %���('� ����(�� # �� '�%� �+ ��
?�=� �,�" �(% ��'��(� (% � �/ �(� �$$��%% �(' (%
$�����(�$ +��� Table 13�
Most Significant Byte Least Significant Byte
Bit 15 Bit 14 Bit 13 Bit 12 Bit 11 Bit 10 Bit 9 Bit 8 Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
�����% �+ �� # ��-(%��� ��(�( �� �,�� �� > ��%� �(-(+('�� *(�% �(�( �� #������� ;�'���
��-(%��� �+ �� �� ��
�
Note: The LSB of the IVR is always set to “0” once read by the CPU. Interrupt Service Routines must begin at even ddresses.
Table 13. The Relationship between the Contents of the Interrupt Vector Register (of the DUART)and the location of the Interrupt Service Routine (Z-80 CPU)
$$(�(����&" �� �%�� ��%� �� ����� �+ �� '����% ��� �.%� ���$% (�� �� # ��-(%��� �+ �� �,�" $��(- �� �(���
�#7�
�� ����� ��(��(�&���(�����
$$��%%��'�$���(�'�(��&
� � �6
� � 1
� � 1
�� � �> �� � �>
�����F�� ��
�#7���#7�
�B�
���
���2)
�#��)
��
�B�
���
��2�B
�# �:
Z80 CPU XR88C681
��2��
#2#
#2�
+��� ;'' �� (-����(��(�& ���(�����
Figure 19. Schematic of an Approach to Interface the DUART to the Z-80CPU (for Z-Mode Operation)
XR88C681
<6
���� ����
C.6.2.2 8086 Microprocessor
�� =�=/�('�����'�%%�� (% � �/ �(� �('�����'�%%�� ���+�'����$ �& #��� ��������(�� Figure 20 ���%��% �� �( ���$(�-��� �+ �(% #�� Please note that in (-��� ��, pins 24 - 31 have some additional labels, located off to the right of thepackage. These additional labels will be explained later in this text.
��).�0��
�
�
1
<
6
/
>
=
�
��
��
��
�1
�<
�6
�/
�>
�=
��
�� ��
��
�1
�<
�6
�/
�>
�=
��
1�
1�
1�
11
1<
16
1/
1>
1=
1�
<�07�
��<
��1
���
���
���
��
�=
�>
�/
�6
�<
�1
��
��
��
7�#
#7��
�9:
07� �2�2�
�2 �G
��2��
)��
)��
���
���
���
�9��:
��).�0��
���
�7.�5
�*82.�>
��.�/
�=.�6
�>.�<
�/.�1
��6
;��
8086 CPU
Figure 20. Pin Out of the 8086 Microprocessor Device
���.���
���27�
� 92�
��#7� �
�8�9��
�89� �
��B��
��.�#��
#��� ��� �� -���� ��-�% �� 3��� �� �( '��� �+ �(% #�
��� �& ����(���!(- �� +�'�(�% �+ ��& �+ ��%� �(%�
�(% $��('� '�%(%�% �+ � �/ �(� ���� *�% �$ � �� �(�
$$��%% *�%� �� ���� *�% (% ����(���!�$ �(� �� �����
�/ $$��%% *(�% � � � �6� �� +��� �� � ��6� $$��%%
*(�% �/ � �� ��� ����(���!�$ �(� %����% �(�% �1 � �/ ��
+��� �/.�1" �>.�<" �=.�6 �$ ��.�/� �� �+ ��%�
�(% ��� �$$��%% �(�% $��(- �� +(�%� ��+ �+ � �����&
'&'��� 8������" $��(- �� %�'�$ ��+ �+ � �����&
'&'��" ��%� �(% �� ��3� � ��(� �������� +�'�(�%
XR88C681
</
���� ����
���-�" �� � ��6 ��'���% �� � ��6" �/.�1 � ��.�/
��'���% �1 � �/�� %�'�$ -���� �+ ����(���!�$ �(% (%
'�������$ �& ���7.��5 (��� �(� B� �(% �( (% (-"
�� C�(D ��$� (% %���'��$ �$ �(% �< ����- 1� ��3� �
�� '����� $�+((�(�% %�� �$�� �� �7.��5 J �
'���� ( Table 14� B� �� =�=/•, �������% ( �(%
��$�" (� ���%��% � '����� ��% ���& %(�(��� �� ��� �+ ��
=�=6•," �$ ��E�(��% ��& � �$$��%% ���' �$ � '��'3-������� �� +��� � �,� ��$����
Pin Number MN/�MX = 1 (Min Mode) MN/�MX = 0 (Max Mode)
�< 8�9� ��).�0��
�6 89� ��).�0��
�/ �B� �9��:
�> �.�#� ���
�= ��.� ���
�� ��27 ���
1� 92 )��
1� �#7� )��
Table 14. MN/�MX Mode and Function of Pins 24-31 of 8086 CPU Device.
B��7.��5 (% ���" �� =�=/•, (% ������(- ( �� C��!D��$�� �(% ��$� (% (��$�$ +�� ���� '�����!
����('��(�% ( �(' �� =�=/•, ��E�(��% %������ +���
�� =�=> ����(' $��� ���'�%%�� �7�,�� # �(% ��$�" �
%��'(�� ��% '�������� ��� =�==� (% ��E�(��$ �� -������
�� �����& �$ #.� '����� ��% %(-��%�
�� =�=/•, '���(% ��� (������� ��E��%� (���%4 #7���$ 7�#� 7�# (% �� �'�(���(- C����%3����D (�������
��E��%� (���L �$ #7�� (% �� C��%3����D (�������
��E��%� (���� #+ �� =�=/•, (% ������(- ( �� C�(D
��$�" �� �� �#7� �#������� '3����$-�� �( (%
���(����� � ,( �< �%�� Figure 20�� 8������" (+ ��
=�=/•, (% ������(- ( �� C��!D ��$�" �� �� �#7�
%(-�� ��%� �� $��(��$ +��� �� ���" ���" �$ ��� �(% �(�
�� =�== ��% '��������� Table 15 ���%��% �� ���'�%%��%����% �$ =�== �'�(�� ������% ��%�$ � �� ���" ���" �$
��� C��!D ��$� %����% %(-��%�
�S2 �S1 �S0 Processor State 8288 Active Output
� � � #������� '3����$-� �#7�
� � � ���$ #.� ,��� �#���
� � � B�(�� #.� ,��� �#�B�
� � � 8��� 7��
� � � ��$� ''�%% �����
� � � ���$ �����& �����
� � � B�(�� �����& ��B��
� � � ,�%%(�� 7��
Table 15. 8086 Processor State/8288 Bus Controller Active Output as a function of �S0, �S1 and �S2
XR88C681
<>
���� ����
Figure 21 �$ Figure 22 ���%�� �� =�=/ �,� ��$�" �� ������(- ( �� C�(D �$ C��!D ��$�%" ��%��'�(���&�
�� � �>
�= � ��6
#7��
�#7�
92
8�9�
�.�#�
���
�B�
��27
��.��
8086 CPU
C74LS373
74LS373
C
�� � �>
� � >
�= � ��6
= � �6
��2�B
�#��
��2��
�#�B
�7.��5
;''
� )
� )
Figure 21. Schematic of the 8086 CPU Mode (Min Mode)
XR88C681
<=
���� ����
���
���
���
�7.��5
���
���
���
�9:
�27
��.��
92
�#7�
�����
��B��
�#���
�#�B�
8288 Bus Controller
74LS373
74LS373
�
�
��2��
��2�B
�#��
�#�B
�� � �>
�= � ��6
#7��
�9:
�� � �>
�= � ��6
� � >
= � �6
� )
� )
8086 CPU
Figure 22. Schematic of the 8086 CPU Mode (Max Mode)
8086• C Interrupt Processing
#+ � ���(����� '������ ��E�(��% (������� %���('� +���
�� �,�" (� �(�� �%%��� �� �,�H% #7�� (��� ��& ��--�(- (�
(-�� �'� �� �,� �% '�������$ (�% '�����
(%���'�(�" (� �(�� �%%��� �� �#7� �( �(+ ������(- ( ��
C�(D ��$�� �� %�� �� ���" ���" �$ ��� �(% �� C�D �%��
Table 15�� # �(��� '�%�" �� �# �: (��� �+ �� ���(������(�� �� �%%����$� �'� �(% ����%" �� (�������(-
���(����� (% �!��'��$ �� ���'� � C(������� ��'���D �&��
��� � �> �+ �� $��� ��%� �� =�=/•,�(�� ���$ �(% $����$ ����(��& �(% ����� �& �� ����� < ( ��$�� ��
$�����(� �� ��'��(� �+ �� (������� %���('� ����(� (
�����&� �('� �(% C(������� ��'���D (% = �(�% �($�" ��
=�=/ •, '� �''����$��� �� �� �6/ $(++���� (�������
��'���% �� � �66�� $$(�(����&" %('� ��' ��'��� (%
����(��(�$ �& C<D" �� �%�� (% �!��'��$ �� ��%���� �� +(�%�
�: �&�� �+ �����& +�� �� #������� ����('�
����(�%.@��� ������
Figure 23 ���%��% � %'����(' �+ �� 5�==�/=�
�� �� (���+�'(- �� � C�(D ��$� =�=/ �,� $��('��
Please note that the DUART has been configured tooperate in the Z-Mode. Therefore, the user must accountfor the IEI input to the DUART device�
XR88C681
<�
���� ����
Figure 23. Schematic of the XR88C681 DUART Device Interfacing to a“Min” Mode 8086 CPU Device
���
�B�
�� � �>
�= � ��6
#7��
92
8�9�
�.�#�
���
�B�
��27
��.��
8086 CPU
C
74LS373
74LS373
C
�� � �>
� � 1
�= � ��6
= � �6
��2�B
��2��
�7.��5
;''
�#7�
�� � �>
< � >
$$��%%��'�$��
���
�#7��
�# �:
� � 1
#2#+��� (-����(��(�& $��('�
XR88C681
D Q
D Q
D. TIMING CONTROL BLOCK
�� �(�(- ������ *��'3 �����% �� �� �%�� �� %��'(+& ��
�(� ����% ��� �.%��(%�% �� ���%�(� �$ ��'�(�� $��� ��
��' '���� �� �(�(- ������ *��'3 '�%(%�% �+ ��
+�����(- ������%4
� �%'(������ �(�'�(�
� *(� ���� 0�������
� �/ �(� ������.�(���
� < � 2!����� #��� ,(% ��� '��'3 �� ���%�(����%
�$ ��'�(���%" $(��'��&�
� ��� ���'3 ����'� ��-(%���% �1�4� ��5%�
Figure 24 ���%��% � ���'3 $(�-��� �+ �� �(�(- ������
���'3 +�� �� 5�==�/=� $��('��
XR88C681
6�
���� ����
,��%�� ��-(%���%�����" ��9��
������.�(���
1�4���5 �!�
1�4���5 �!�
1�4���5 �!�*
1�4���5
�!�*
#,���5�*�
#,6��5�*�
#,<��5� �
#,1��5� �
#,�
�(�($� �& �/
�5�
�5�*
��N<�/O
*(� ����0�������
��N>O
�%'(�������(�'�(�
5�.�9:
5�
�(�($� �& �/
Figure 24. Block Diagram of DUART Timing Control Block
2�' ������ �+ �� �(�(- ������ *��'3 (% $(%'�%%�$
���4
D.1 Oscillator Circuit:
'�&%��� �%'(������ (% �&�('���& '��'��$ �!������&
�'��%% �� 5�.�9: �$ 5� �(%� �� �%'(������ �(�'�(�
��(�( �� '(�� +�'�(�% �% �� ���$ +�� �� ��%���
�'�&%���� �%'(������" �$ ��++��% �� ��%���(- �%'(����(-
%(-��" +�� �%� �& �� *(� ���� 0�������" �$
������.�(���� '�&%��� �� ��9 %(-�� +��E��'& �+
������ � �8I �$ < �8I (% ��E�(��$ +�� ������
������(� �+ �� �� ��� 8������" � '�&%��� �� ��9 %(-��
+��E��'& �+ 1�/=/< �8I (% ��E�(��$ +�� �� -�����(� �+
%��$��$ �(� ����% �& �� *(� ���� 0������� ����
Table 18�� Figure 25 ���%��% � ��'����$�$
%'����(' +�� �� 5� 9 �%'(������ '(�'�(��&�
XR88C681
6�
���� ����
XR88C681
5�
5�
��
��
��
��
1�/=/<�8I
,������� ��%��� ��&%���
��4 ��� A �����& Q 6� �
��4 ��� A �����& Q 6� �
��4 �����
��4 �����
Figure 25. A Recommended Schematic for the XTAL Oscillator Circuitry
Note: The user also has an option to drive the Oscillator Circuit with a TTL input signal, in lieu of using a crystal oscillator. If thisapproach is used, the TTL must be driven into the X1/CLK pin, and the X2 pin must be left floating.
#+ �� �%�� $�%(��% �� �� ������% �� ��% +��� � %(-�� '�&%��� �%'(������" Figure 26 ���%��% � ������' �$ ���'�%%��& '(�'�(��& �� �''����(% �(% ��M�'�(���
5� 5�
XR88C681
G�
><8��<
�� 5� (���% �+���� �� ��%
1�/=<�8I
Figure 26. A Recommended Schematic to Drive Multiple DUARTs From the Same Crystal Oscillator.
Note: The user is urged not to use the 74LS14 Schmitt Trigger Inverter in lieu of the 74HC14device. The inputof the74LS14 tends toload down the oscillating signal from the DUART, to the point that the Schmitt Trigger inverter can no longer change state orrespond to the oscillator signal.
XR88C681
6�
���� ����
D.2 Bit Rate Generator
�� *�0 �*(� ���� 0�������� �''���% �� �(�(- ������
�+ �� �%'(������ �(�'�(� �$ -������ �� '��'3 %(-�� +��
�1 '�����& �%�$ $��� '����('��(� �(� ����% ��-(-
+��� 6� ��% �� �� ��6��3��%� Please note that the BRGwill only generate these standard bit rates if the OscillatorCircuit is running at 3.6864 MHz� $$(�(����&" �� �'����
'��'3 +��E��'(�% ������ +��� �� *�0 ��� �� �/ �(��%
��%� ����%�
�� �%�� '� %���'� �� �+ ��� $(++���� %��% �+ �(� ����%" ��
�� -������$ +��� �� *�0� �(% %���'�(� (% ��$� �&
%���(- �� '����(- ��N>O� �(%�(- �+ ��%� %��% �+ *(�
����%" +��� ��*�0" (% ���%���$ ( �� $(%'�%%(� �+ ��
���'3 ����'� ��-(%���% ����%� ( Section D.5� ���'3
$(�-��� �+ �� *�0 '(�'�(��& (% ���%���$ ( Figure 27�
�%'(�������(�'�(�
5�.�9:
5�*(� ���� 0�����������% �$ *
��N>O
���*N14�O
1�4� ��5 �5�*
���*N>4<O
1�4� ��5 �5�*
��� N>4<O
1�4� ��5 �5�
��� N14�O
1�4� ��5�5�
Figure 27. Block Diagram of the Bit Rate Generator portion of the Timing Control Block
XR88C681
61
���� ����
D.3 Counter/Timer
�� �(�(- ������ *��'3 ��%� '���(% � �/ �(�
������.�(��� ��.��� �� �.� (% � ���-�������� �/ �(�
$���'����� �(' '� �%� �� �+ %������ �(�(-
%���'�% �% (�% (���� Figure 28 ���%��% � ���'3 $(�-����+ �� '(�'�(��& %�����$(- ���.�� �� %���'�(� �+ ��%�
�(�(- %���'�% +�� �� ������.�(��� '� �� ��$� �&
��(�(- �� �������(��� $��� �� ��N/4<O � �!(�(��& ������
��-(%��� �(�% / ����- <�� ,���%� %�� Table 16 +�� ��
�����(�%(� ������ �� ������.�(��� ��$�" ��
�(�(- ����'� �$ ��N/4<O� �� �.� ������ (% ���(�����
�� �� ���'3 ����'� ��-(%���% +�� �%� �% � ���-��������
�(� ���� -������� +�� ��� ���%�(����% �$ ��'�(���%�
������.�(���
,��%�� ��-(%���%
�����" ��9��
#,�
�(�($� �& �/
�%'(������
�(�'�(�
�5�
�5�*
��N<�/O
�.�F��G
��,1�
�� 1�4� ��5%
�(�($� �& �/
Figure 28. A Block Diagram of the Circuitry Associated with theCounter/Timer
Bit 6 Bit 5 Bit 4 C/T Mode Timing Source
� � � ������ 2!����� #��� � #,�
� � � ������ �5� �5 � ���'3 �+ ���� ���%�(����
� � � ������ �5�* �5 � ���'3 �+ ���� * ���%�(����
� � � ������ 5�.�9: #��� �(�($�$ �& �/
� � � �(��� 2!����� #��� � #,�
� � � �(��� 2!����� #��� � #,�" �(�($�$ �& �/
� � � �(��� 5�.�9: #���
� � � �(��� 5�.�9: #��� �(�($�$ �& �/
Table 16. ACR[6:4] Bit Field Definition - C/T
XR88C681
6<
���� ����
D.3.1 Timer Mode:
Please note that of the two C/T Modes, the Timer Mode isthe only mode which is relevant to the function of Bit RateSelection. 8������" +�� '��������%%" �� ������
��$� (% ��%� $(%'�%%�$ ����
# �� �(��� ��$�" �� �.� �'�% �% � ���-��������
$(�($�� �$ -������% � %E���� ���� ��%� ���(�$ (%
��('� �� ����� �( '��'3 ���(�$%� �+ �� '����% �+ ��
������.�(��� ��-(%���%" ���� �$ ��9�� �� �.� '�
�� �%�$ �% � ���-�������� �(� ���� -������� ( ��$�� ��
���$�'� � �/5 '��'3 +�� �& �(� ���� �� ����($�$ �& ��
*�0� �� %E���������" ��(-(��(- +��� �� �.� (%
������ � ������ ,��� �(" �,1�
#+ �� �.� (% ���-�����$ �� ������� ( �� �(��� ��$�"
�� +��E��'& �+ �� ��%���(- �.� %E���� ���� '� ��
�!���%%�$ �% +�����%4
�.� ������ ��E��'& J
��E��'& �+ ����'��$ �(�(- ����'�
�R�N����OR�= + N��9�O �
B���4 N����O J �� '����% �+ �� ���� ��-(%��� (
$�'(��� +���
N����O J �� '����% �+ �� ��9� ��-(%��� (
$�'(��� +���
�('� �� �.� ������ (% �$��$ �% � �/5 '��'3 %(-�� �&
�� �� �� '(�'�(��&" �� ��%���(- �(� ���� (% �.�/ ��
+��E��'& �+ �� �.� ������ %(-��� ����+���" �� �(�
����" $��(��$ +��� �� �.� '� �� �!���%%�$ �% +�����%4
*(� ���� J
��E��'& �+ ����'��$ �(�(- ����'�
1�R�N����OR�= + N��9�O �
�� '����% �+ �� ���� �$ ��9� ��-(%���% ��& ��
'�-�$ �� �& �(��" ��� �(�� ��& ��-( �� ��3� �++�'� ��
�� �!� ��+ '&'�� �+ �� %E���� ����� �� �.� ��-(%
������(� �%(- �� �����% (����.��9� ��� ��'�(�� �+
�� $$��%%���(--�� C�� �����7�2�D '����$ ����
Table 1��
�� �.� �� ��% '��(���%�&� %��%�E��� C�� ��
���7�2�D '����$ '��%�% �� �.� �� ����(��� ��
'����� �(�(- '&'�� �$ ��-( � �� �(�(- '&'�� �%(-
�� '����� �����% %����$ ( ���� �$ ��9�� ��
���7�2� �2 �G %����% �(�" ( �� #������� �����%
��-(%��� �#��N1O�" (% %�� �'� ��' '&'�� �+ �� %E����
����� �(% �����% �� �%� �+ �� �.� �% � ���(�$('
(������� -�������" (+ �� '�$(�(� (% ���-�����$ ��
-������ � (������� �(� �� (������� ��%3 ��-(%���
�#���� �� #��N1O '� �� '�����$ �& (%%�(- ��
�$$��%%���(--���$ C���, ���7�2�D '����$ ����
Table 1�� # �� �#�2� ��$�" ������" �� '����$
$��% �� �'�����& %��� �� �.��
D.3.2 COUNTER MODE
# �� ������ ��$�" �� �.� '���% $�� �� ����� �+
���%�% ��(��� (�� ����.��9�" ��-((- �� �� ��'�(��
�+ � C�� �� ���7�2�D '����$� ��
���7�2�.�2 �G %����% �(� �#��N1O� (% %�� ���
���'(- �� '��� �+ �����/� �� �.� �(�� '��(�� ��
'��� ��%� �� �����/ �$ �$��+��� ��(� �� �!� '���
��(- �/� ��(� (� (% %�����$ �& �� �,� �(� � C���,
���7�2�D '����$� #+ �,1 (% ���-�����$ �� �� ��
������ �+ �� �.�" �� ������ �(�� ����( (- ��(� ��
����(�� '��� (% ���'�$" �� �(' �(�� �� ������ -��%
���� #� �� �����% �� �� (- %���� �$ #��N1O (% '�����$
�� �� �.� (% %�����$ ��(� �� C���, ���7�2�D
'����$�� C�� �� ���7�2�D '����$ �(�� ��
'����� (% ��(- ��%����% �� '����� �(� �� �����% (
����.��9�� �� �,� ��& '�-� �� '����% �+
���� �� ��9� �� �& �(�� ��� �� �� '��� ��3�% �++�'�
��& � �+��� �� %��%�E��� �� �� ���7�2�
'����$� #+ �� �����% ��� �� ���-�����$ ��
����(��% �����% ��� ���%����$ �$ �%�$ +�� �� �!�
'&'���
D.4 External Inputs
�� �� �� �����% +�� %��� �+ �� #��� ,��� �(% �#,� �
#,6� �� �� �%�$ �% $(��'� �!����� (���% �� �� �(�(-
������ *��'3 �% �(�(- %���'�% +�� �� ���%�(����% �$
��'�(���% �+ ��� '���%� Please note that the user canspecify whether a clock signal, applied to one of theseexternal inputs, is a 1X or a 16X clock signal; via the ClockSelect Registers �%�� Section D.5�. �� � ���� $���(��$$(%'�%%(� � �� #��� ,��� �(% �$ ��(� +�'�(�"
����%� %�� Section E�
D.5 Clock Select Registers, CSRA and CSRB
# Figure 24" �� ���'3 ����'� ��-(%���% ��� �� 1�4�
��5H%� �� ���'3 ����'� ��-(%���% ��� �� ���% ���
�� �%�� '� %���'� �(' '��'3 %(-��% �(�� $�(�� ��
���%�(����% �$ ��'�(���% �+ ��� '���%� �� ���%
����� �� �%�� �� %���'� �� �1 $(++���� %��$��$ �(� ����%
+��� �� *�0" �� ������.�(��� ������" �� �� �%� �
�!����� (��� �% �� �(�(- %���'� +�� �� ���%�(����%
XR88C681
66
���� ����
�$ ��'�(���%� Table 17 �$ Table 18 ���%�� �� �����(�%(� ������ �� '����% �+ �� ���% �$ �� '��'3 %���'�$�(�(- �� ���%�(����% �$ ��'�(���%�
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
��'�(��� ���'3 ����'� ���%�(���� ���'3 ����'�
��� Table 18 ��� Table 18
Table 17. Bit Format of the Clock Select Registers, CSRA and CSRB
Field Bit Rate
CSR[7:4] ACR[7] = 0 ACR[7] = 1
CSR[3:0] X = 0 X = 1 X = 0 X = 1
� � � � 6� >6 >6 6�
� � � � ��� ��� ��� ���
� � � � �1<�6 �1<�6 �1<�6 �1<�6
� � � � ��� �6� �6� ���
� � � � 1�� 1/�� 1�� 1/��
� � � � /�� �<�<: /�� �<�<:
� � � � ���� �=�=: ���� �=�=:
� � � � ��6� 6>�/: ���� 6>�/:
� � � � �<�� ��6��: �<�� ��6��:
� � � � <=�� <=�� <=�� <=��
� � � � >��� �=�� �=�� >���
� � � � �/�� �/�� �/�� �/��
� � � � 1=�<: ����: ����: 1=�<:
� � � � �(��� �(��� �(��� �(���
� � � � 2!����� � �/5 2!����� � �/5 2!����� � �/5 2!����� � �/5
� � � � 2!����� � �5 2!����� � �5 2!����� � �5 2!����� � �5
Note: the b suffix denotes a binary expression. x = don’t care value.
Table 18. Bit Format of the Clock Select Registers, CSR[3:0] and CSR[7:4]
Please note that ����� �= calls for the user to specify thefollowing parameters4
� ��N>O � �� ��%� %(-(+('�� �(� ���*� �+ �� �!(��
(��& ������ ��-(%���
� 5 � �� 2!��$ �(�
��N>O (% �� ��* �+ �� �!(�(��& ������ ��-(%���" �$
'� ��%(�& �� ���-�����$ �& ��(�(- �!!!!!!!� ��
�!!!!!!!� �� �� ��" ( ��$�� �� %�� �� '����"
��%��'�(���&�
X - The Select Extend bit
2�' ���%�(���� �$ ��'�(���" �(�( �� �� �� �% �
�!��$ �(� ��� '� �� %�� �� '�����$ �& ��(�(- ��
�������(��� $��� �� �� '���H% �����$ ��-(%����
����- �(% (+�����(� '� �� +��$ ( Table 3�Table 19 %�����(I�% ��%� '����$%" �$ ��(� �++�'�
� �� 2!��$ �(�%�
XR88C681
6/
���� ����
Register Contents Resulting Action
�����$ ��-(%��� " �� �=�/ ��� �! *�0 ����'� 2!��$ *(� �5 J ��
�����$ ��-(%��� " �� ���/ ����� �! *�0 ����'� 2!��$ *(� �5 J ��
�����$ ��-(%��� *" ��* � �/ ��� �! *�0 ����'� 2!��$ *(� �5 J ��
�����$ ��-(%��� *" ��* �*�/ ����� �! *�0 ����'� 2!��$ *(� �5 J ��
Table 19. Command Register Controls Over the Extend Bit
Note: If the user programs either nibble of the Clock Select Register (CSRn[7:4] or CSRn[3:0]) with values ranging from 016 to C16,then the user is using the BRG as a source for timing. However, these standard bit rates (presented in Table 18) apply only ifthe X1/CLK pin is driven with a 3.6864 MHz signal. If a signal with a different frequency (fo) is applied to the X1/CLK pin, thenthe DUART channel is running at the following baud rate:
Actual Baud Rate =
N����� / *��$ ���� ;����O R +�
1�/=/< �8I
provided that fo is between 2.0 MHz and 4.0 MHz.Additionally, as in the case for standard baud rates, the actual frequency of the clock signal will be 16 times these values.
1X vs 16X Clock Signals
�� ����% C�5 ���'3D �$ C�/5 ���'3D ��� ��� ����(�$
����-��� �(% ��!�� ����+���" (� (% (������� �� $(%'�%%
��(� ���(- �$ %(-(+('�'�� C�/5 '��'3D
�����%�����% �� ��'�(��$ %��(�� $��� �& � +�'��� �+ �/�
B����% � C�5 '��'3D ��& %�����% �� %(-��% �'� ���
�(� ���(�$� ��� �(% �� %���$ '����'��& '�'��$� ���
-������ �''���'& ������ �(� ����� ����%� ��� �'(���$ �(�
�� �%� �+ �� �/5 '��'3 ( �(�� �+ �� �5 '��'3� ��
+�����(- ����-���% �(�� '���(+& �� ���%�%�
��'�(��� ( �� �+ �� �� �� '���% (% '��'3�$ �& �
��'�� �(�(- %���'� �+��� �� �(�(-������ *��'3�� #+ �(%
��'�(��� (% �'�(�� �$ (% ��'�(�(- $��� +��� � ������
%��(�� ���%�(����" ��� ���%�(���� (% ��%� '��'3�$ �& (�%
�� ��'�� �(�(- %���'�� 8�'�" ���� (% � -�������
��� �� '��'3 +��E��'& +�� �� ��'�(��� (% �!�'��& ��
%��� �% ��� +�� �� ������ ���%�(����� �(% (% �
'���'���(%�(' �+ �%&'����% %��(�� $���
'����('��(�� ����- �� ��'�(��� �$ ������
���%�(���� ��� ��� ���-�����$ �� ��'�(�� �$
���%�(� $��� �� �!�'��& �� %��� ���$ ����" %�++('(��
$(++���'�% ( �� +��E��'(�% �+ �� ��� '��'3 %���'�%
���'�� ��'�(��� �$ ������ ���%�(����� '� '���(���� ��
�(� �����% ( �� ��'�(�(- ���'�%%" �% ���%���$ ( ��
+�����(- $(%'�%%(��
�����%� ��� �� ��� � %��(�� $��� ���%�(%%(� %&%���
�% $��('��$ ( Figure 29� �(% %&%��� '�%(%�% �+ �
������ ���%�(���� ��5�" �$ � ��'�� ��'�(��� ��5��
���%�(����
�5
��'�(���
�5
�5 ���'3 �5 ���'3
Figure 29. Example of a Serial DataTransmission System
9�� �% +����� �%%��� ��� �� ��'�(��� (% '��'3�$ �& �
%���'� ��� (% %�(-��& +�%��� �� ��� �+ �� ���%�(����"
�$ ��� ����'�(��� (% ��& %����(- �� %��(�� $����'�
��� �(� ���(�$� Figure 30 ���%��% �� ��%���% �+ �(%
�������
XR88C681
6>
���� ����
Figure 30. Receiver (1X) Sampling, if the RX Clock is Slightly Faster Than the TX Clock
Figure 30 %��% ��� �� ��%� �����(�%(� ������ �� ��'�(���H% %����(- ��(� �$ ��' %��(�� $��� �(� (% '�-(-�# �(% '�%�" �� ��'�(��� (% %����(- ��' %��(�� $��� �(�" ����(�� �$ ����(�� ( �� �(� ���(�$" �(� ��' %�''�%%(�� $���
�(�� �(% ������ (% 3�� �% ��'�(��� $�(+�� #+ ���� (% � '����'�(� +�� ��'�(��� $�(+�" ���� �(�� ����& �����% ( ��
���%�(%%(� �$ ��'���(� �+ �(% %��(�� $���" �% $��('��$ ( Figure 31�
'���� ����
��'�(��$ ����
Figure 31. Illustration of an Error due to Receiver Drift
� � � � � � � � �
� � � � � � � �
Figure 31 %��% ����'�(��� %����(- � �(-� �(� %��(- �+ $����(� �(� ������ �������� It is interesting to note that, inFigure 31, the Receiver sampled 01010010� #� %���$ �� ���$ ��� ��'�(��� $�(+� '� ��%� �� � ������� (% �� ��'��
��'�(��� (% %����� �� �� ������ ���%�(���� '��'3�
XR88C681
6=
���� ����
# -����� �� �(������������" +�� �(% C�'����'��$D %&%���
(% � +�'�(� �+ �� �(�(- $(++���'�% ������ �� �5 �$
�5 ��'�� '��'3 %(-��%� 8������" ( ��$�� �� '����'� +��
��'�(��� ��(+� �$ �� �((�(I� �� *2� $��(- %��(�� $���
���%�(%%(�" ��& � ��% ( �� ���3�� ���'�" �����&
��'�(��� ����%����(- �+ �� �� �� �(�� B� �(%
+������ (% �����&�$" �� ��'�(���" ��� $���'�(� �+ ��
�� �� �(�" �(�� ��-( ����%����(- �(% �� �� �(� �&
%��� (��-�� +�'���� �&�('���&" +�� ��%� ���%�� $�&
� ��%" �(% �����%����� +�'��� (% �/� ��� 5�==�/=�
$��('� ��%� �''����$���% �/5 ��'�(��� ����%����(- �+
�� �� �� �(��� ����+���" ( ��%� $��('�%" �� ��
��'�(��� $���'�% �� �''����'� �+ � �� �� �(�" (� ���
��'�(���� �(�� ��-( ����%����(- �(% �� �� �(� �& �
+�'��� �+ �/� 8������" �+��� > �/5 '��'3 ���(�$% �%
����%�$" �� ��'�(��� �(�� �%%��� �(% ��(� ��(�( ��
�� �� �(�� �� �� �� �($ ��(� �+ �� �(� ���(�$" �$ �(��
'��%� ����%����(- �+ �� �� �� �(� �$ �+ ��
%��%�E��� $���� ��� �(% ��(�" ����- �� �$ �+ ��
'���'���" �� ��'�(��� �(�� %����� �� %��(�� $��� %�����
�� �� �5 ����� �����$ �������&" �'� ����'�(��� �%
���'�$" ��� (� ���(���% �� �� ���($���(� �+ ���� ��
�(�" �� ��'�(��� �(��" +��� ��� ��(�" ��-( %����(- ��
%��(�� $��� �� ���(� ���(�$ (������ �%�� Figure 32�� +����� ��'�(��� �% ��'�(��$ �� ���, �(�" (� �(�� ���(� ��
�''����'� �+ �� �� �� �(�� �'� �� �� �� �(� �%
��� $���'��$" �(% ����%����(- ���'�$��� (% �������$�
>� �/5 '��'3
���(�$%
��%� �%
�� �($��(�
�+ �� *(�
� *(� ,��(�$
Figure 32. The Typical Sampling Pattern of Each Receiver Within the XR88C681 Device.
XR88C681
6�
���� ����
�� ����%����(- ��'(E�� �(�(-���% ��& �+ �� %��(��
$��� �(� �����% �& �������(- �� �$M�%� �� ��'�(���
%����(-��(�" �� ��� ���($��(� �+ �� �(� ���(�$%" � �
'���'��� �� '���'��� ��%(%� �(% ������' (% %�''�%%+��
+�� ��� ���%�%4
�� #� �++��% ���(�$(' '����'�(� �� �� ��'�(��� %����(-
��(��
�� #� �(�(�% �� ��'�(��� $�(+� ������ �������
%����(- ��(� �$M�%����%� �� �&�('���& ����%� �� �(�%
�= �(� '���'��� A ���(�& �$ ���, �(�%��
����+���" (+ �� �%�� %���'�% �� ��'�(�� $��� �� � ���$ ����
�+ �/�� ���$L ��� $���'�(� �+ �� �� �� �(�" ��
��'�(��� �(�� ��-( %����(- �� $��� �� ��/�� ! �/� J
�61"/��8I� 8������" �'� �� ��'�(��� �%
����%�����$ �� �� �� >� �61�/38I '��'3 ���%�" (� �(��
���3 �(% ��'��(� �% ���($��(� �+ �� �� �� �(�� ���
�(% ��(� �" �� �61�/38I '��'3 %(-�� (% $(�($�$ �& �/ ��
-������ �� %����� '��'3 ��/��8I� +�� �� ����((-
$��� �$ ������$ �(�% �+ �� '���'����
�� 5�==�/=� $��('�% -(��% �� �%�� �� ���(� ��
$�'���� � �!����� (��� '��'3 %(-�� �% �(��� � �5 ��
�/5 '��'3 %(-��� B����� �� �%�� (% -(�� � '�('� ��
�%� �(��� �� �5 �� �/5 '��'3 %(-�� ���� �� ���'3 ����'�
��-(%���%�" �� �%�� (% �$�(%�$ �� ����&% �%� �� �/5
'��'3" ( ��$�� �� �(�(-��� �� �++�'�% �+ ��'�(��� $�(+�� ��
�%�� (% +����� �$�(%�$ ���� �� �%� �� �5 '��'3 +������%
�+ �� �� ��" ���%% �� ('��(- %��(�� $��� %����� (%
%&'����% �(� �� ��'�(��� ��5� '��'3�
D.6 Application Examples using the Timing ControlBlock
# ��$�� �� '���(+& �� ����% �+ �� �%%��% �(�( �� �(�(-
������ *��'3" ���� �!�����% ��� ('��$�$�
Example A: Using the BRG
�����%� ��� �� �%���(%�% �� ��'�(�� �$ ���%�(� $���
�� � ���� �+ ��6��3��% �(� ���� � �� �%�� ��%� $�
�� +�����(-4
�� �%� � 1�/=/< �8I '�&%��� �%'(������ �'��%% ��
5�.�9: �$ 5� �(%L �� $�(�(- � 1�/=/< �8I ��9
%(-�� (�� �� 5�.�9: �( ��(� �� 5� �( +����(-��
�� B�(�� � �/ �� �����$ ��-(%��� � �(% %��� �(�� %��
�� ���%�(���� *�0 ����'� 2!��$ �(� �5 J ���
1� B�(�� �=�/ �� �����$ ��-(%��� � �(% %��� �(�� %��
�� ��'�(��� *�0 ����'� 2!��$ �(� �5 J ���
<� B�(�� �!!!!!!!� �� �� �(% %��� %���'�% C*(� ����D
��� S� ��� Table 18 �+ �(% $��� %����
B��� �� � %�++(! $����% � �(��& �!���%%(�" �$ !
$����% � C$�H� '���D ����� +�� �� �(��& �!���%%(��
6� B�(�� ==�/ �� ��� � �(% %��� %��% �� ��'�(�� �$
���%�(� �(� ���� +�� ���� �� ��6��3��% ����
Table 17 �$ Table 18��
Example B: Programming the Bit Rate via theCounter/Timer
�����%� �� �%�� �(%�% �� ���%�(� �$ ��'�(�� $��� ��
/��63��% �(� ���� *� Please note that this particularbit rate is not offered by the BRG� # �(% '�%� �� �%�� '�$� �� +�����(-�
�� ��(�� � < �8I ��9 %(-�� (�� �� 5�.�9: �(" �(��
�� 5� �( (% ��+� +����(-�
�� B�(�� ���/ �� ���� �$ ���/ �� ��9�� �(% %���%
��%���% ( �� �.� -�����(- � %E���� ���� �+
+��E��'& J < �8I.��N�O J � �8I�
1� B�(�� ���� �� ��N/4<O �(% �(�� %�� �� �.� (�� ��
�(��� ��$�" �$ %���'� �� �(�(- %���'� +�� �� �.�
�� �� �� 5�.�9: (����
<� B�(�� ���/ �� ���*� �(% �(�� %��'(+& ��� �� �(�(-
%���'� +�� �� ��'�(��� �$ ���%�(���� �+ ���� *
�(�� �� $��(��$ +��� ���.�� Please note that when theDUART is programmed in this configuration, the C/Toutput represents a 16X over sample of theTransmitted and Received data� ����+���" �� '(�'(�'�(��& �(�� $(�($� �� � �8I %E���� ���� �& �/" M�%�
�(3� +�� '��'3 %(-��% ��(-(��(- +��� �� *�0�
��%4 *(� ���� J � �8I.�/ J /��63��%�
Example C: Using the External Input Ports
�����%� ���" ( �$$(�(� �� ��(- ���� * ��
/��63��% �%�� 2!����� *�" �.%� ���% �� ���%�(� �$
��'�(�� $��� �� � ���% �(� ���� �
�� �%�� ��$% �� ���+��� ��� �+ �� %���% ���%���$ (
2!����� *" ���- �(� �� +�����(-4
�� B�(�� !!!!��!!� �� �� �,�� ������� ,���
��+(-����(� ��-(%�����
�(% %��� �����% �� � �8I %E���� ���� +��� �� �.� ��
�� ������ � �,1�
7���4 ! J $�H� '���
�� � %�++(! $����% � �(��& �!���%%(�
XR88C681
/�
���� ����
�� 2!������& '��'� ���,1�( �� �� #,1�$ #,<�(%�
�����& ����&(- � ��8I %E���� ���� (�� ��%� ���
(��� �(%�
1� B�(�� �/ �� ��� �
�(% %��� �(�� %��'(+& ��� �� �(�(- %���'� +�� ��
���%�(���� �$ ��'�(��� �+ ���� �(�� �� $��(��$
+��� (��� �(% #,1 �$ #,<" ��%��'�(���&� $$(�(����&"
�(% %��� ����� �� �� �� ��$���� �� ���%��� ���
��%� (��� %(-�� ��� �5 %(-��%� 8�'�" ���� (% �
$(�(%(���&��/ �+ �(% %(-��� ����+���" �� �(� ���� �+
���� (% �� � ���%�
Please note that if the user were to apply this example,he/she would be responsible for ensuring that the
incoming serial data stream is synchronous with the 1MHz (1X) clock signal; in order to minimize bit errors�
D.7 Explanation of Clock Timing Signals
�� �����%� �+ �(% %�'�(� (% �� �!���( �� ���� ����
%��'(+('��(� � �� �(�(- ������ *��'3 ���������%� #
�� ��%�" �(% %��M�'� �% ��� �� %���'� �+ '�%($������
'�+�%(� �& ������% �%��%�
�� 5�==�/=� ���� ���� ���%��% �� +�����(-
��������� %��'(+('��(�% ( ��
C � 292���#� 9 �8 � ��2�#��#��D
Symbol Parameter Min. Typ. Max. Units
��9: 5�.�9: �2!������ 8(- �� 9�� �(�� ��� %
+�9: 5�.�9: ��&%��� �� 2!����� ��E��'& ��� 1�/=/< <�� �8I
���� ������.�(��� 2!����� ���'3 8(- �� 9���(�� � #,� #���
��� %
+��� ������.�(��� 2!����� ���'3 ��E��'& � #,�#���
� <�� �8I
���5 �5� �$ �5� �2!������ 8(- �� 9�� �(�� ��(� #,�" #,1" #,< �$ #,6
��� %
+��5 �5� �$ �5� �2!������ ��E��'& � �(� #,�"#,1" #,<" �$ #,6
+��5 � �/5+��5 � �5
�/5�5
��
������
�8I�8I
Table 20. Clock Timing (Figure 13)
7��" ��� (% � �!�����(� +�� ��' �+ ��%� ���������%�
� tCLK - X1/CLK (External) High or Low Time
�� �� �� �����&% $&��(' ��-(' ����-��� ��' �+
(�% '(�'�(��&� ����+���" �(�(�% � ��9: �$ +�9: ���
��$�$ ( ��$�� �� �%��� ��� �� $��('� �(�� +�'�(�
�������&� �(% ��������� M�%� ���'�% � ����� �(�(� � ��
����� �+ �(�� �� �� %(-�� ����(�$ ����- �� 5�.�9:
�( ��%� ��%($� �� �� (- �$ ��� %����%�
� fCLK - X1/CLK Crystal High or Low Time
�(% ��������� %��'(+(�% �� ��-� �+ +��E��'(�%
����(%%(��� �� �� 5�.�9: (���" �(� �(��� '�&%���
�%'(������ �� ����(�$ ��9 (��� %(-��� ����+���" �� �%�
'� ��& ����& ������ ��� �$ <�� �8I �� �(% (����
� tCTC - Counter/Timer External Clock High or LowTime - IP2 Input
�(% ��������� ���'�% � ����� �(�(� � �� ����� �+ �(��
��� �� %(-��" ��(- ����(�$ �� �� #,� �(" +�� �%� �& ��
������.�(���" '� ��%($� �� �� (- �$ ��� %����%�
Please note that this limit has no relationship with theparameter tRTX, which is another spec associated withthe IP2 input.
� fCTC - Counter/Timer External Clock Frequency -IP2 Input
�(% ��������� ���'�% � ����� �(�(� �+ �� (���
+��E��'& ��(- ����(�$ �� �� #,� �(" +�� �%� �& ��
������.�(���� �� %��' ��%('���& %����% ��� � %(-��
�(� +��E��'& �� �� <�� �8I '� �� ����(�$ �� �� #,�
�(" �$ %�(�� �� �������& �$��$ �& �� ������.�(����
�(% %��' (% �� ������$ �� �� ��������� ���5" �(' ��%�
XR88C681
/�
���� ����
%��'(+(�% �(�(�% � %(-��% ����(�$ �� #,� �� ���� (���
�(%" +�� �%� �� �� 2!����� ���'3 ����'� +�� ���%�(����
�$ ��'�(���%�
� tRTX - RXC and TXC (External) High or Low Time- via IP2, IP3, IP4 and IP5
�(% %��' ���'�% � ����� �(�(� � �� ����� �+ �(�� ��� �
%(-��" ��(- ����(�$ �� �� 0����� ,����%� #��� ,(%"
#,� � #,6" +�� �%� �% �� ���%�(���� �$ ��'�(��� ���'3
%���'�" '� ��%($� �� �� (- �� ��� %����� �(% %��' �%
� �����(�%(� �� ����" ��� ���- (� (% ��%� ����(�% ��
#��� �( #,��
� fRTX - RXC and TXC (External) Frequency - viaIP2, IP3, IP4, and IP5
�(% %��' ���'�% �(�(�% � ��� �� �5 �$ �/5 �!�����
%(-��% ��� ��� �� �� �%�$ �� '��'3 �� ���%�(����% �$
��'�(���%� #+ �� �%�� �(%�% �� �%� � �5 '��'3" �.%�
'� ��& ����& � %(-�� �(� +��E��'(�% �� �� ��� �8I�
�(% (��� �(�� ��%���% ( � �(� ���� �+ � ���% �%�� 2!�����
��� #+ �� �%�� �(%�% �� �%� � �/5 '��'3" �.%� '� ��&
����& � %(-�� �(� +��E��'(�% �� �� ��� �8I� �('� �(%
%(-�� (% � �/5 %(-��" �(% �(�� ��%��� ( � �(� ���� �+
��63��%�
# %�����&" �� �� �� �(�(- ������ ���'3 -(��% ��
�%�� �� ��(�(�& �� -������ �(������& �& ���$ ���� ��� �
�� %� $�%(��%� �� �(�(- ������ *��'3 -(��% �� �%��
�''�%% �� �� +�����(- ��%���'�%4
� �1 $(++���� %��$��$ �(� ����% �(� �� *�0�
� �� ������.�(���" �(' '� �� '�+(-���$ �� -��
����� �(� ����% �(' ��� �� ���(����� +��� �� *�0�
� #���% �� �� �(�(- ������ *��'3 ��(� %��� #���
,��� �(%� �(' �����% �� �%� �+ �!����� '��'3 %(-���% �� -������ � '�%��� �(� �����
E. INPUT PORT
�� #��� ,��� '� �� �%�$ �% � -����� �����%� (��� ��
�� �� �� '� �� ���-�����$ �� �%� %��� �+ ��%�
(���% +�� %��'(�� +�'�(�%� �� '����� %���� �+ ��
(���% �� �(% ����'�$ ���� '� �� ���$ �& �� �,� �&
���$(- �� #, ��-(%��� �+�� �� %����% �+ #,� � #,6�� (-
(��� %(-�� �� �� #, �( ��%���% ( � ��-(' C�D ( �� #,�NO
�(� ��%(�(�" �(�( �� #, ��-(%���� 9(3��(%�" � C���D (���
%(-�� �� �� #, �( ��%���% ( � ��-(' C�D ( �� #,�NO �(�
��%(�(�" �(�( �� #, ��-(%����
E.1 Alternate Functions for the Input Port
Table 17 $�%'�(��% �� �������� �%�% +�� �� (��� �(%"
%�' �% '��'3 (���% �$ $��� +��� '����� %(-��% �$
('��$�% � ��(�+ %�����& �% �� �� ���-��� �� ��������
+�'�(�� ���$�+ �� #, ��-(%���%�(�� %�� �� ��-(' %����
�� �� �(" ��-��$��%% �+ (�% ���-�����$ +�'�(��
XR88C681
/�
���� ����
Input Port Alternate Function(s) Approach to Program Alternate Functions
#,� �CTSA4 ����� �� ��$ ����� (��� +�� ���� �7���4 �(% (��� (% '�(�� 9��" +�� �� ��� +�'�(�
#,� '� �� ���-�����$ �� +�'�(� �% �� ���� (��� �& %���(- ��� N<O J�� �� � ���� $���(��$
$(%'�%%(� � �(% +�'�(�" ����%� %�� SectionG.3.
#,� �CTSB4 ����� �� ��$ ����� (��� +�� ���� *�7���4 �(% (��� (% '�(�� 9�� +�� �� ��� +�'�(�
#,� '� �� ���-�����$ �� +�'�(� �% �� ����*(��� �& %���(- ���*N<O J�� �� � ���� $���(��$
$(%'�%%(� � �(% +�'�(�" ����%� %�� Section G.3.
#,� CT_EX4 ������.�(��� 2!����� ���'3 #����
RXCB4 2!����� ���'3 (��� +�� ��'�(������� *
#,� '� �� ���-�����$ �� +�'�(� �% �� �!�����
'��'3 (��� +�� �� ������.�(��� �& %���(-
��N/4<O J N�" �" �O� �� � ���� $���(��$ $(%'�%�
%(� (�� �� �++�'� �+ �(% �'�(� ����%� %�� SectionD.2#,� '� ��%� �� ���-�����$ �� +�'�(� �% ��
�!����� '��'3 (��� +�� �� ��'�(��� �+ ���� *
�& %���(- ���*N>4<O J N�" �" �" �O +�� �� �/5
���'3" �� ���*N>4<O J N�" �" �" �O +�� �� �5 ���'3�
#,1 TXCA: 2!����� ���'3 (��� +�� ���%�(����
����
#,1 '� �� ���-�����$ �� +�'�(� �% �� �!�����
'��'3 (��� +�� �� ���%�(���� �+ ���� �& %���
�(- ��� N14�O J N�" �" �" �O +�� �� �/5 ���'3" ��
��� N14�O J N�" �" �" �O +�� �� �5 ���'3�
#,< RXCA4 2!����� ���'3 (��� +�� ��'�(�������
#,< '� �� ���-�����$ �� +�'�(� �% �� �!�����
'��'3 (��� +�� �� ��'�(��� �+ ���� �& %���(-
��� N>4<O J N�" �" �" �O +�� �� �/5 ���'3" ��
��� N>4<O J N�" �" �" �O +�� �� �5 ���'3�
#,6 TXCB4 2!����� ���'3 (��� +�� ���%�(�������� *
#,6 '� �� ���-�����$ �� +�'�(� �% �� �!�����
'��'3 (��� +�� �� ���%�(���� �+ ���� * �& %���
�(- ���*N14�O J N�" �" �" �O +�� �� �/5 ���'3" ��
���*N14�O J N�" �" �" �O +�� �� �5 ���'3�
Table 21. Listing of Alternate Function for the Input Port
E.2 Input Port Configuration Registers (IPCR)
��-� �+ %���� $���'���% ��� ����($�$ +�� (��� �(% #,� ����- #,1� ��%� (���% ��� %�����$ �& �� 1=�<38I ������
�+ �� *�0 ���<3��% ! �/�� (-������� �� �������(- ���%(�(� �� ��%� (��� ��%�(- �� ���%� ��� '��'3 ���(�$%
������!(�����& 6�• %� �(�� -������� ��� �� '����%��$(- �(� ( �� (��� ���� '�-� ��-(%��� �#,��� �(�� �� %��"�����- (� ��& �� %�� �& � '�-� �+ %���� �% %��� �% �6• %� �� �(� +����� �+ �� #,�� +�����%� �� %����% �(�% ( ��
#,�� �#,��N>4<O� ��� '�����$ �� �� ��-(%��� (% ���$ �& �� �,�� & '�-� �+ %���� '� ��%� �� ���-�����$ ��
-������ � (������� �(� �� C#��� ,��� ��-� �+ �����D (��������
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Delta IP3 Delta IP2 Delta IP1 Delta IP0 IP3 IP2 IP1 IP0
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 9��� J 8(-
� J 9��� J 8(-
� J 9��� J 8(-
� J 9��� J 8(-
Table 22. Input Port Configuration Register - IPCR
XR88C681
/1
���� ����
# ��$�� �� ����� �� C#��� ,��� ��-� �+ �����D (�������" �� ��%� $� �� +�����(-�
� B�(�� �� �������(��� $��� �� �� ����� (���� �+ ��� �� �(� +�����% +�� �� (% ���%���$ ( Table 23� Pleasenote that the applicable bits, within the ACR register, are shaded.
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
BRG SetSelect
Counter/Timer Mode and Source Delta IP3Interrupt
Delta IP2Interrupt
Delta IP1Interrupt
Delta IP0Interrupt
� J ����
� J ����
��� Table 7 � J �
� J �7
� J �
� J �7
� J �
� J �7
� J �
� J �7
Table 23. ACR- Auxiliary Control Register
� ����(- #��N>O�
Note: This “two-tiered” interrupt enabling/disabling approach, for the “Input Change of State” interrupt allows tremendous flexibilityfor the user. Setting or clearing the bits in ACR[3:0] allows the user to specify exactly which Input Port pins to be enabled (ordisabled) for generating the “Input Port Change of State” interrupt. Setting or clearing IMR[7] allows the user to “globally”enable or disable this interrupt.
�� ����� (���� �+ �� #,���(�� ($('����(' �+ �� +���
(��� �(% �!���(�'�$ �� C��-� �+ ������D �� �����
(���� �+ �� #,�� '���(% �� ���%�� %���� �+ ��%�
(��� �(%� ����+���" �� ���$(- �� #,��" (
��%��%� �� �� C��-� �+ �����D (�������" �� �,� �(��
$�����(�4
� �� (��� �(�%� ��� ��--��$�
� �� +(�� %���� �+ �� '�-(- (��� �(�
E.3 28 Pin Packaged DUARTs
�� �= �( ��'3�-�$ �� ��% '��� �(� ��& �� (���
���� �(" #,�� ����+���" �� ��& �������(�� +�'�(�% ���
��� ���(����� �� �� $��('� ��(� �(% (��� ���� �(� ���
��F25 ��.� 2!����� ���'3 #���� �$ �5�* �2!�����
���'3 (��� +�� ��'�(��� ���� *��
F. OUTPUT PORT
�� �� �� '�%(%�% �+ � = �(� �������� ������ ,���� ��
������ ,��� '� �� �%�$ �% � -����� �����%� ������ ��
'� �� �%�$ +�� ������ �(�(- �$ %����% %(-��% �&
�������(����& ���-����(- �+ ����$� ��-(%���% ���� "
* �$ ��� " *� �$ ��%� �� ������ ���� '�+(-����(�
��-(%���" �,��� B� �%�$ �� ������ %����% %(-��% ��
������ ,��� �(% ��� ��� $��(" �(' �����% ��(� �%� (
� �(�� �� (������� %'����
,��-����(- �� ������ ,��� (% � �(���� $(++���� +��� ��
'����(��� ��(��% �� � �&�('�� �������� ���� �� �� $���
��%� �� ������ ,��� '(�'�(��& '�%(%�% �+ �� ������ ,���
��-(%��� ��,��" �$ �� ������ ���� �(% ���%����%�
�� '����% �+ �� �,� ��� '��������% �+ �� �'����
%���� �+ �� ������ ,��� �(%�
�� 2!�����4
#+ �� �(� �,�N6O (% %�� �� � ��-(' C�D" �(% �(�� ��%��� ( ��
�,6 �( ��(- �� � ��-(' C�D� 9(3��(%�" (+ �� �(� �,�N6O (%
%�� �� � ��-(' C�D" �(% ��%���% ( ���,6�( ��(- �� � ��-('
C�D� �� ���� �(- ��� ��3�% ���-����(- �� ��������
���� � �(���� �$$ (% �� ���'�$��� ��� �� ��%� �%� ��
�''����(% �(% +���� B� ��(�(- �� �(% �������� ������
����" �� ��%� (��3� �� �+ �� ��� �$$��%% ��(--���$
'����$%4 �2� ���,�� ,��� *#�� �$ �92 �
���,�� ,��� *#��� It is important to note that wheninvoking the “SET OUTPUT PORT BITS” command, theuser is setting the bits (to logic “1”) in the OPR� 8������"�(% �'�(� ��%���% ( %���(- �� '����%��$(- ������
,��� �(% �� ��-(' C�DL $�� �� �� '����������&
�����(�%(� ������ �� %���� �+ �� ������ ,��� �(% �$
�� �(�% ( ���,�� 9(3��(%�" �� �� �92 ����,��
,��� *#�� '����$ (% (��3�$" �� %��'(+(�$ �(�%"
�(�( �� �,� ��� C'�����$D �� ��-(' C�D� 8������" ��
'����%��$(- ������ ,��� �(% ��� %�� �� �� ��-(' C�D
%�����
�� %���� �+ ��' �(� �(�( ���,�" +�����(- �,������
��%�� �,���" (% ��� C�D� ����+���" �� %���� �+ ��'
������ ,��� �(" +�����(- � ,�� (% ��-(' C�D�
�� �(�% �+ ���,� '� �� %�� �$ '�����$ ($(�($����&�
�(� (% %�� �& �� �$$��%%���(--���$ C�2� ���,�� ,���
*#��D '����$ �%�� Table 1� �(� �� �''����&(-
XR88C681
/<
���� ����
$���" �� �� ���� *�%" %��'(+&(- �� �(�%" �(�( �� �,�"
�� �� %�� � � J %��" � J � '�-��� �(� (% '�����$ �& ��
�$$��%% ��(--���$ C�92 � ���,�� ,��� *#��D
'����$ �%�� Table 1� �(� �� �''����&(- $���" �������� *�%" %��'(+&(- �� �(�% �� �� ��%�� �� J '�����$" �
J � '�-���
F.1 Writing Data to the OPR/Output Port Pins
% ���(��$ ����(��" �� %���� �+ �� �,� �$
'�%�E����&" �� ������ ,��� �(% (% '�������$ �& ���
C $$��%% ��(--���$D '����$%�
� ��� ������ ,��� *(�% �����$
� ����� ������ ,��� *(�% �����$
�� ���'�$��� �$ �++�'� �+ �%(- ��%� '����$% ���
$(%'�%%�$ ( Section F.1.1�
F.1.1 Set Ouput Port Bits Command
�� �'���� ���'�$��� �%�$ �� (��3� �� C�2� ���,��
,��� *#��D '����$ (% �� %��� �% ��(�(- ��
'����% � �� ���� *�% ��> � ��� �� �� �� $$��%%
�2�/ +�� ��,> � �,��� �� ����& C�D ��� �!(%�% �(�( ��
���'�$ '����% �+ �� ���� *�%" �� '����%��$(- �(�"
�(�( ���,� (% %�� �� � ��-(' C(-D� �� ����& C�D ��� (%
���%�� � �� $��� ��% �$ (% ��(��� �� �� �� $$��%%
�2�/" �� %���� �+ �� '����%��$(- �(�" �(�( �� �,� (%
�'�-�$�
B� '���$ %���� �(% ����� ��& �%4 �� ����& C�D ��� (%
���%�� � �� ���� *�%" $��(- �� �%� �+ �� C�2�
���,�� ,��� *#��D '����$" �� '����%��$(-
������ ,��� �( (% %�� �� � ��-(' C���D� $ +�� ����& C�D ���
(% ���%�� � �� ���� *�%" $��(- �(% '����$" ��
%���� �+ �� '����%��$(- ������ ,��� �( (% �'�-�$�
�� 2!�����4
�����%� ��� �� '���� �+ ���,�����,�N>4�O J N�" �"
�" �" �" �" �" �O� 8�'�" �� %���� �+ �� ������ ,��� �(%
��� �% +�����%4
N�,>"�,/"�,6"�,<"�,1"�,�"�,�" �,�O J N�" �" �" �"
�" �" �" �O
#+ �� ��(�� �� +�����(- �� �� �� $$��%% �2�/L
N�>"���"��O J N�" �" �" �" �" �" �" �OL �� ��%���(- %���� �+ ��
������ ,��� ��-(%��� *(�% +�����%4
�,�N>4�O J N�" �" �" �" �" �" �" �O�
��%�E����&" �� %���� �+ �� ������ ,��� �(% ��� �%
+�����%4
N�,>"�,/"�,6"�,<"�,1"�,�"�,�" �,�O J N�" �" �" �"
�" �" �" �O
�(% �!����� �+ �� C�2� ���,�� ,��� *#��D
'����$ (% (���%�����$ ( Figure 33�
����� �+ ������ ,��� ,(% ��,> � �,��
#(�(�� �,�N>4�O
(�� �,�N>4�O
���� *�%" �> � ��
Figure 33. Illustration of the “SET OUTPUT PORT BIT” Command and its Effecton the Output Port Register and the State of the Output Port Pins.
�� �� $$��%% �2
� � � �
� � � �
� � � � � � � �
� � � �� � � � � � � �
� � � � � � � �
� � � �
XR88C681
/6
���� ����
# %�����&" +�� �� C�2� ���,�� ,��� *#��D
'����$L
� J �L ��%���% ( � '�-� +�� �,�NO" �� ������ ,���
�( �,�
� J�L ��%���% (�,�NO J C�D" �$������ ,��� �(" �,J
C�D
F.1.2 Clear Output Port Bits Command
�� ���'�$��� +�� (��3(- �(% '����$ (% ���& %(�(���
�� ��� +�� C�2� ���,�� ,��� *#�� ���� 7�DL
�!'��� ( ��� �� �%�� ����(��% ���� ���$$��%% � �/+�� N�,>"���"�,�O�
�� ����& C�D ��� (% C��(���D �� �(% �$$��%%" ��
'����%��$(- �(� ( ���,� ��-(%��� (% %�� �� � ��-(' C���D
�$ �� '����%��$(- ������ ,��� �(" �, (% %�� �� �
��-(' C(-D� �� ����& C�D ��� (% ��(��� �� �(% �$$��%%"
�� %���� �+ �� '����%��$(- �,� ��-(%��� �(�" �$ (
��� �� %���� �+ �� ������ ,��� �( (% �'�-�$�
�� 2!�����4
�����%� ��� �� '����% �+ �� ������ ,��� ��-(%���"
�,�J N�" �" �" �" �" �" �" �O� ��%�E����&" �� %���� �+ ��
������ ,��� �(% ���4
N�,>"�,/"�,6"�,<"�,1"�,�"�,�" �,�O J N�" �" �" �"
�" �" �" �O
#+ �� ���� �� ��(�� N�>"���"��O J N�" �" �" �" �" �" �" �O ��
�� �� �$$��%% � �/" �� ��%���(- '����% �+ ��
������ ,��� ��-(%��� �(�� ��4
�,�N>4�O J N�" �" �" �" �" �" �" �O
�����" �� ��%���(- %���� �+ �� ������ ,��� �(% �(�� ��4
N�,>"�,/"�,6"�,<"�,1"�,�"�,�" �,�O J N�" �" �" �"
�" �" �" �O
�(% �!����� �+ �� C�2� ���,�� ,��� *#��D
'����$ (% (���%�����$ ( Figure 34�
(�� �,� N>4�O
���� *�%" �> � �� �� �� $$��%% �
Figure 34. Illustration of the “CLEAR OUTPUT PORT BIT” Command and its Effecton the Output Port Register and the State of the Output Port Pins.
����� �+ �� ������ ,��� ,(% ��,>��,��
#(�(�� �,� N>4�O � � � � � � � �
� � � �
� � � � � � � �
� � � �
� � � � � � � �
� � � �����
# %�����&" +�� �� C�92 � ���,�� ,��� *#��D
'����$L
� J �" ��%���% ( � '�-� +�� �,�NO �$ � '�-� (
�� %���� �+ �� ������ ,��� �(" �,�
� J �" ��%���% ( �,�NO J �" �$ %��% �� '����%��$(-
������ ,��� �( �� � ��-(' C�D�
XR88C681
//
���� ����
F.2 Output Port Configuration Register (OPCR)
�� ������ ,��� �(% '� �� �%�$ �% 0����� ,����%� ������ �(%" �� ��& '� �� '�+(-���$ �� �%�$ ( ��������
+�'�(�%� Table 24 �(%�% �� ������� �'�(�% �+ ��' �+ �� ������ ,��� �(%�
Output Port Alternate Function(s)
�,� �RTSA4 ��E��%�������$ ����� ������ +�� ���� � 7���4 �(% ������ (% '�(��9�� +�� �� ��� +�'�(��
�,� �RTSB4 ��E��%�������$ ����� ������ +�� ���� *� 7���4 �(% ������ (% '�(��9�� +�� �� ��� +�'�(��
�,� TXCA_16X Output4 ���� �/5 ���%�(���� ���'3 �������
TXCA_1X Output4 ���� �5 ���%�(���� ���'3 �������
RXCA_1X Outpu�4 ���� �5 ��'�(��� ���'3 �������
�,1 TXCB_1X Output4 ���� * �5 ���%�(���� ���'3 �������
RXCB_1X Output4 ���� * �5 ��'�(��� ���'3 �������
C/T_RDY4 �� ������.�(��� ���$& ������ +�� �.� S�� 7���4 �(% ������ (% ��������( ������ �� �%�$ �% �� ������.�(��� ���$& �������
�,< RXRDY/FFULL_A Output4 ���� ��'�(��� ���$&. # � ��� #$('����� 7���4
�(% (% � �������( ������ +�� �� �5��G. �99F +�'�(��
�,6 RXRDY/FFULL_B Output4 ���� * ��'�(��� ���$&. # � ��� #$('����� 7���4
�(% (% � �������( ������ +�� �� �5��G. �99F* +�'�(��
�,/ TXRDY_A Output4 ���� ���%�(���� ���$& #$('����� �(% (% � �������(
������ +�� �� �5��GF +�'�(��
�,> TXRDY_B Output4 ���� * ���%�(���� ���$& #$('����� �(% (% � �������(
������ +�� �� �5��GF* +�'�(��
Table 24. Listing of the Alternate Functions for the Output Port
��&�+ �� ������� �'�(�% �+ �� ���(��%������ ,��� �(% ��� %���'��$ �&��(�(- �� �������(��� $��� �� ���,���
�� �(� +����� �+ �(% ��-(%��� +�����%
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
OP7 OP6 OP5 OP4 OP3 OP2
� J �,�N>O� J �5��G*
� J �,�N/O� J �5��G
� J �,�N6O� J �5��G. �99*
� J �,�N<O� J �5��G. �99
�� J �,�N1O�� J �.� S� �������� J �5�* ��5��� J �5�* ��5�
�� J �,�N�O�� J �5� ��/5��� J �5� ��5��� J �5� ��5�
Note: OPCR only addresses the alternate functions for Output Port pins, OP7 - OP2. OP0 and OP1 assume their RTS roles if eitherMR1n[7] = 1 or MR2n[5] = 1. Setting those Mode Register bits enables the RTS function. Otherwise, these two ports will onlybe General Purpose Output Ports.
Table 25. Output Port Configuration Register - OPCR
XR88C681
/>
���� ����
F.3 28 Pin DIP Packaged DUARTs
�� �= �( �#, ��'3�-�$ $��('�% ��� ��& ��� ������
����%" �,� �$ �,�� 8�'� �� �++�'� �+ �� C�2�
���,�� ,��� *#��D �$ C�92 � ���,�� ,���
*#��D '����$%��& �++�'�% ��%� ����(%� $$(�(����&
���� �$ ����* ��� �� ��& �������(�� ������ ���� �(
+�'�(�% ���(����� �� �(% ���%(� �+ �� 5�==�/=��
G. SERIAL CHANNELS A and B
2�' %��(�� '��� �+ �� �� �� '����(%�% �
+����$����! �%&'����% ��'�(��� �$ ���%�(����� ��
��� '���% '� ($���$���& %���'� ��(� ������(-
+��E��'& �+��� ��*�0" ���.�" �� � �!����� '��'3� �%
���� �% ������(- ��$�� *�%($�% �� ����� ��$� (
�(' �� ��'�(��� �$ ���%�(���� �+ ��' '���
������� ($���$���&" �� �� �� '� �� '�+(-���$ ��
������� ( ���(��% ����(- ��$�%" �(' ��� �%�+�� +��
��'�� �$ ������ $(�-�%�('%" �% ���� �% ( � ��3� ��
��$� �%�$ +�� ����(�$��� ����('��(�%�
# �(% %�'�(� '����( %&����% �(�� �� �%�$ �� $����
'����( �%��'�% �+ �� ���%�(���� �$ ��'�(���� ��
$�+((�(� �+ %��� �+ ��%� %&����% +�����%�
�5� � ���%�(���� ����(��� ���� ������ +�� ����
�5� � ���%�(���� ���'3 �(-�� +�� ����
�5� � ��'�(��� ����(��� ���� #��� +�� ����
�5� � ��'�(��� ���'3 �(-�� +�� ����
�(% %�'�(� �+ �� $��� %��� $(%'�%%�% �� ��%���'�%
��� ��� ���(����� �� ��' '���� ��%� ��%���'�% ���
�(%��$ ���4
� ���%�(���� ����%�(� 8��$(- ��-(%��� �$ ���%�(�
�(+� ��-(%����
� ��'�(��� ���'�(�� 8��$(- ��-(%��� �$ ��'�(���(+� ��-(%����
� �����% ��-(%���
� ��$� ��-(%���%
� �����$ ��-(%��� ���� Section B.2" �����$��'�$(-�
� ���'3 ����'� ��-(%��� ���� Section D" �(�(-������ *��'3�
G.1 Transmitter (TSR and THR)
�� ���%�(���� �''���% �������� $��� +��� �� �,� �$
'�����% (� �� � %��(�� �(� %����� ���� (� (% ������ �� ��
�5� �(" �$$(- %����" %��� �$ ���(��� ���(�& �(�% �%
��E�(��$ �& �� �%&'����% �����'���
2�' ���%�(���� '�%(%�% �+ � ���%�(� �(+� ��-(%��� �����
�$ � ���%�(� 8��$(- ��-(%��� ��8��� �� �8� (%
�'�����& � � �&�� # �� Figure 35 ���%��% � %(���(+(�$
(���%����(� �+ �� ��� �$ �8�� �� �,� ((�(���% ��
���%�(%%(� �+ %��(�� $��� �& ��(�(- '���'��� $��� �� ��
�8�� �� '���'��� �(�� �� ���$�$ (�� �$ ���'�%%�$
����- �� # �" ��(� (� ���'�% �� ���� ���(- ��
���%(�(� +��� �� �8� �� �� ���" �� '���'��� $��� (%
%��(��(I�$ �$ (% ���%�(���$ ��� �+ �� '(� �(� �� �5��(�
�5�
���-�(-
���(�� ����
���%�(� 8��$(-��-(%���
���%�(� �(+� ��-(%����5�
���%�(���� ���'3 �+��� �(�(- *��'3�
��� ���� *�%�
,������� ���� +���
�� �,�
Figure 35. A Simplified Drawing Depicting the Transmit Shift Register and the Transmit Holding Register.
XR88C681
/=
���� ����
B����� � ���%�(���� (% ($�� �� (�'�(��" �� �5�
������ +�� ��� ����('���� '��� �(�� �� '��(���%�&
���3(- ��� � ��-(' C(-D�� 8������" M�%� ��(�� �� ��
���%�(%%(� �+ � '���'���" �� ���%�(���� �����% ��
��'�(��� �& -�����(- � C�� ��D �(�� �� �� �� �(� (%
��%('���& �� �5� ������ ��--�(- C���D +�� �� �(� ���(�$"
+�����(- � ($�� ���(�$ �� �� ���, �(� �+ �� ���'�$(-
'���'���� #���$(����& �+��� ���%�(%%(� �+ �� �� ��
�(�" �� ���%� %(-(+('�� �(� �+ �� '���'��� �(�� �� %��
+(�%�" +������$ �& ���-��%%(���& ���� %(-(+('�� �(�%� #+ ��
'����('��(� �����'�� '���% +�� (�" �� ���%�(���� �(��
%�$ � C���(�&D �(� ������ �� ��%� %(-(+('�� �(� �+ ��
'���'��� �$ �� ���, �(�� Figure 36 ���%��% ��
����+��� �+������ �+ �� ���%�(���� ��5�� ������� #
�(% '�%�" �� ���%�(���� (% %�$ 6��/" �(� =�7��
�����'�� �= �(�% ��� '���'���" 7�����(�&" ������ *(���
Figure 36. The Output Waveform of the Transmitter While Sending5D16 (8-N-1 Protocol).
����� *(� ���� *(�
���%�(���� #$���� ���� *(�
�5�� � �� �� � �
�� �� �� '� �� ���-�����$ �� -������ � #�������
��E��%� �� �� �,� �& %���(- #��N�O �$ #��N<O +��
����% " �$ *" ��%��'�(���&� # �(% '�%�" ���� ��
����$ -������ � #������� ��E��%� �&�(�� �
���%�(���� �8� �$ ��� ��� ����& �+ '���'���%� ��
�,� '� %���('� �(% (������� ��E��%� �& ��(�(- �
'���'��� �� �� ����& �8��
�� ���%�(���� '� �� �����$ �� $(%����$ �(� ��
�����$ ��-(%��� �%�� Section B.2�� #+ �� '����$ (%(%%��$ �� $(%���� �� ���%�(����" �(�� ���� ��� %�(��
'���'���% ( �� �8� �$ ���" �� ���%�(���� �(��
'��(�� ���%�(��(- ��� �+ �� ����((- $��� �(�( ��
�8� �$ ���" ��(� ��& ��� '��������& ����& �+
'���'���%� 7� �� '���'���% '� �� ��(��� �� �� �8�
�'� �� �#� *92 �� 7��#��2� '����$ �% ���
(%%��$�
G.2 Receiver (RSR and RHR
�� +�'�(� �+ �� %��(�� ��'�(��� (% �� ��'�(��� %��(�� $���
�� �� �5� (���L '����� (� �� �������� $���" ���� (� '�
�� ���$ �& �� �,�� �� ��'�(��� (% ��%� ��%��%(��� +��
'�����(- �$ '�'3(- ���(�&" (+ ���(�& (% ��(- �%�$�
�� ��'�(��� '�%(%�% �+ �� ��'�(�� �(+� ��-(%��� �����
�$ � ��'�(�� 8��$(- ��-(%��� ��8��� �� �8� (%" (
�%%�'�" � ���� �&�� # �� �� ��'�(��� ��'�(��% $�����
�� �5� �(" ���� (� (% ���'�%%�$ ����- �� ����
+������$%" �� $��� (% '������$ �� �������� +�����" �$ (%
���%+����$ �� �� �8�� �(% '���'��� (% �� ���'�%%�$
����- �� 1 �&��% �+ # �� �'� �� ��'�(��$ '���'���
���'�% �� ��� �+ �� # �" (� '� �� C�����$D �� ���$ �&
�� �,�L �� (� ���$% �� �8�� Figure 37 $��('�% �
%(���(+(�$ $���(- �+ �� ��'�(����
XR88C681
/�
���� ����
��'�(�� �(+� ��-(%����5�#'��(-
���(�� ����
��'�(�� 8��$(-
��-(%���
�5�
��'�(��� ���'3 �+��� �(�(- *��'3�
�� ���� *�%
�� �� ���$ �& �� �,�
Figure 37. A Simplified Drawing of the Receiver Shift Registerand Receiver Holding Register
�� ��'�(��� +�'�(�% �& %�%(- �� �����-� ����� �� ��
�5� (���� B� �� +����$ ���%�(���� (% ($��" (�% �5�
������ ��$ '�%�E����&" �� �5� (���� (%
'��(���%�& C���3(-D� ���(- �(% ���(�$ ����'�(��� (%
(�'�(�� �$ (% �� ��'�(�(- �� ���'�%%(- �& $����
8������" �� �� +����$ ���%�(���� %�$% �� �� ��
�(�" ��(� (�% �5� ������ ��--�(- C���D�" � ��'�(��� '��'3"
�(' (% �/ �(��% �� ���$ ���� ��(� �� �/! '��'3�" �(��
%���� %����(- �(% �� �� �(�� #+ �� ��'�(��� $�����(�%
��� (�% �5� (��� (% %�(�� C���D �+��� (�% >� %�����" ��
�� ��'�(��� ��$���� '�%($��% �(% %(-�� �� �� � ���($
�� �� �(�� #+ �� �5� (��� (% �� C���D �� �� >�
%�����" �� ��'�(��� �(�� (-��� �(% $�����$ ���%� �%
C�(%�D� ��� �(% >� %����� �" �� ��'�(��� �(��
%����� ��' %�''�%%(�� �(� �� �� �(�����(�$ (������%
��.���$ ����� �(� �� �! '��'3� �� �����%� �+ �(% �/!
���'3 (% �� ����+��$�
�� �� ���(+& ��� �� $���'��$ C���D ����� ( ���5� (���
(% ($��$ � �� �� �(��
�� �� �%����(% �� ��%� �����(�%(� ������ �� �! �(�
%����(- '��'3" �$ �� ('��(- %��(�� $��� %������
�� ($�� (% �� %����� ��' $��� �(� ( �� �($$�� �+ (�%
�(� ���(�$�
Please note that if a 16X clock is selected for the receiver,this over-sampling procedure occurs with each and everystart bit.
�� ��'�(��� �(�� '��(�� �� %����� ��$ ��'�(��� ��'
�(� �+ �� '���'��� ��� +�����% �� �� �� �(�" �� ����(�
�(�� (������%� ��� ��'���(� �+ �� '���'���H% ��* ��
��'�(��� �(�� '�'3 ���(�& �(+ ���-�����$� �� �(�� %�����
+�� �� ���, �(�� #+ �� ��'�(��� %�����% � ���3
'�$(�(� �� �(% �(�� �$ �� ���(�& '�'3 �(+ �&� ��%
���($L � %�''�%%+�� ��'���(� �+ �� '���'��� (%
���%���$L �$ �� ��'�(��� �(�� ������� �� %�%� �$
����%����� �� �''����'� �+ �� �� �� �(� +�� �� �!�
'���'����
XR88C681
>�
���� ����
Receiver Errors
#+ ����'�(��� $��% �� %����� � C���3D" �� �� ���%���$
�(�� �+ �� ���, �(�" � ���(- 2���� � 2� (% +��--�$ �&
%���(-" ��N/O J�� #+" ��� '������� ��'���(� �+ ��
'���'���" �� %��%�E��� ���(�& '�'3 (% ('����'�" �
,��(�& 2���� �,2� (% +��--�$ �& %���(- ��N6O J �� #+ ��
�8� ��% +���" �$ ����� '���'��� �!(%��$ ( �� ���L
�$ (+ ���� $��� ����% �� �� �� �(� �� '����%��$(-
�5� �(L �� �� '���'��� ( �� ��� �(�� ��
������(���" �$ � ��'�(��� ������ 2���� ��2� '�$(�(�
�(�� �� +��--�$ ( �� �����% ��-(%��� ���N<O J ��� �(%
������ ���(��%�& ��%���% ( � ��%% �+ $����
(���& (+ �� �5� (��� (% ��$ �� �� %��'� '�$(�(� +��
� ��(�� '���'��� ���(�$" �$ � ���, �(� ��% $���'��$
����, �(� %����(- ��%����$ ( � %��'��L � ��'�(��$
*���3 ��*� '�$(�(� (% ���%���$� B� �(% '�$(�(� (%
$���'��$ %������ �(-% �����
�� �� C��'�(��$ *���3D '�$(�(� (% +��--�$ ( ��
�����% ��-(%��� ���N>O J ���
�� �� C*���3D '���'��� (% ���$�$ (�� �� �8��
8������" � +����� $��� (% ��'�(��$ �� ���$�$ (�� ��
�8� ��(� �� �5� (��� �����% �� �� C���3D
'�$(�(��
1� �� '����%��$(- C����� *���3D (������� (%
��E��%��$ �(+ ���-�����$� �$ +��--�$ ( �� #�������
�����% ��-(%����
�'� �� �5� (��� �����% �� �� C���3D '�$(�(�"
%��%�E��� '���'���% �(�� �� ���$�$ (�� �� �8�" �$
�� '����%��$(- C����� *���3D (������� '�$(�(� �(��
�'� �-�( �� ��E��%��$ �(+ ���-�����$� �$ +��--�$ (
�� #������� �����% ��-(%����
�� �� �� '� �� ���-�����$ �� -������ � #�������
��E��%� �� �� �,� (+ � �5��G ���'�(��� ���$&� �� �
�99 � # � ���� ��$(�(� �!(%�% +�� �(��� '����
�5��G ��$(�(� �!(%�% �� �� ���%� �� '���'��� �+
$��� �!(%�% �(�( �� �8�" �$ (% ���(�����& ��(�(- �� ��
C�����$D �$ ���$ �& �� �,�� �� �99 '�$(�(�
�!(%�% �� �� �8� (% '��������& +��� �$ '��� �''���
�& �� '���'���% +��� �� ��� ��(� �� �,� �% ���$
�� C�����$D �� # �� �� �%�� '� %���'� �� #�������
��E��%� �� �''�� $�� �� �(��� ���� �� ���� �� �5��G
�� �99 '�$(�(� �(� �� ���� ��$� ��-(%���%�
��%� (�������% ��� �����$ �& %���(- #��N�O �$
#��N6O +�� ����% �$ *" ��%��'�(���&�
2�' '��� (% �E�(���$ �(� ������% ���� ��-(%���%
��� ��� �%�$ �� ����($� '����� �$ ��(���(- �+ ��%�
'���%� ���� �+ ��%� ��-(%���% ���� $(%'�%%�$ (
����(�� %�'�(�% �+ �� $��� %���� 8������" � $���(��$
$(%'�%%(� �+ �� ����($�� �+ ��%� ��-(%���% ���
���%���$ ( Section G.3�
G.3 Mode Registers, MR1n and MR2n
�� ��$� ��-(%���%" ����� �� �%�� �� %��'(+& �+ ��
�����'�� ���������% ��� �.%� �(% �� '��� �� ��
��� ��%� ��-(%���% ��%� ����� �� �%�� �� '�+(-��� ��
�� �� '���% �� �-�-� ( ��$�� �$%�3(-
��'(E��%� �� �(�% �+ ��' �+ ��%� ��-(%���% ���
$(%'�%%�$ ( Table 26�
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Rx RTSControl
Rx InterruptSelect
Error Mode Parity ModeSelect
SelectParity
Select Number of Bits perCharacter
� J 7�� J G�%
�J�!��G�J �99
�J����'����J *��'3
�� J B(� ,��(�&�� J ��'� ,��(�&�� J 7� ,��(�&
�� J ����(����� ��$�
� J 2��� J �$$
�� J 6�� J /�� J >�� J =
Note: MR1n for each channel is accessed when the channel’s MR pointer points to MR1. The pointer is set to MR1n by a hardwareRESET or by a “RESET MR POINTER” command invoked via the channel’s command register. After any read or write toMR1, the MR pointer will automatically point to MR2.
Table 26. Mode Registers - MR1A, MR1B
XR88C681
>�
���� ����
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Channel Mode Tx RTSControl
CTS EnableTx
Bit Length
�� J 7������� J ��� 2'��� J 9�'�� 9����� J ������ 9���
� J 7�� J G�%
� J 7�� J G�%
� J ��6/1� J ��/�6� J ��/==1 J ��>6�< J ��=�16 J ��=>6/ J ���1=> J �����
= J ��6/1� J ��/�6 J ��/==* J ��>6�� J ��=�1� J ��=>62 J ���1= J �����
Table 27. Mode Registers - MR2A, MR2B
MR1n[7] - Receiver Request to Send Control
��$(��(�&" ��� ���E��%� �� ��$� (% �%%����$ �� �-���$
�& (��3(- �� C�2� ���,�� ,��� *#�� ���� 7�D
�� C�92 � ���,�� ,��� *#�� ���� 7�D ( ��
�������(��� ����� 8������" (+ ���N>O J � (% %��" ��
�� ��'�(��� �(�� ��� '����� ���� �� �-��(� �+ ��
���� ������� ���'(+('���&" %���(- �(% �(� �(�� ����� ��
��'�(��� �� �-��� ���� (+ (�% �8� (% +���� �(% C+���
'�����D ��'(E�� (% �%�+�� ( ������(- ��'�(���
������ 2����%�
Figure 42 ���%��% � $(�-��� �(' (���%�����% �� �
��'�(������������$ ��E��%�������$ '�+(-����(�
����$ +�'�(��
MR1n[6] - Receiver Interrupt Select
�(% �(� %���'�% �(��� �� �5��G %����% �(� �� �� �99
%����% �(� �+ �� '��� �� �� �%�$ �% �� '�(���(� +��
-�����(- � #������� ��E��%� �� �� �,�" #��N�O +��
���� �$ #��N6O +�� ���� *�
MR1n[5] - Error Mode Select
�(% �(� '�����% �� ������(� �+ �� ���� # � %����% �(�%
�,2" 2" ��'�(��$ *���3� +�� �� ����� #+ �(% �(� (% %��
�� C�D" �(% ����('���� '��� �(�� ������� ( ��
C����'���D 2���� ��$�� #+ �(% �(�% (% %�� �� C�D" �(%
����('���� '��� �(�� ������� ( �� C*��'3D 2���� ��$��
# �� '���'��� ��$� ��%� %����% �(�% ����& ��& �� ��
'���'��� ��� (% '������& �� �� ��� �+ �� # �� # ��
���'3 ��$�" ��%� �(�% �����%�� �� '������(�� ��-('��
�� �+ �� %����% +�� ��� '���'���% '��(- �� �� ��� �+ ��
# � %('� �� ��%� C�2�2� 2������ ���D '����$
+�� �� ���� ��% (%%��$�
MR1n[4:3] - Parity Mode Select
#+ C�(� ���(�&D �� C+��'� ���(�&D ������(� (% ���-�����$" �
���(�& �(� (% �$$�$ �� �� ���%�(���$ '���'���% �$ ��
��'�(��� ���+���% � ���(�& '�'3 � ��'�(��$ '���'���%�
��� Section H.2 +�� $�%'�(��(� �+ ����(����� ��$�
������(��
MR1n[2] - Parity Type Select
�(% �(� %���'�% ��� �� 2;27 ���(�& (+ CB#�8 , �#�G
���2D (% ���-�����$ �$ �� %���� �+ �� +��'�$ ���(�&
�(� (+ �� C ���2 , �#�GD ��$� (% ���-�����$� # ��
����(����� ��$� (� %���'�% �� %���� �+ �� .� +��- �(��
�(% �(� �% � �++�'� (+ C7� , �#�GD (% %���'��$ (
���N<41O�
MR1n[1:0] - Bits per Character Select
����'�% �� ����� �+ �(�% �� �� ���%�(���$ �$ ��'�(��$
( �� $��� +(��$ �+ �� '���'���� �(% $��% �� ('��$�
�� ��" , �#�G" �$ ���, �(�%�
Mode Register 2 (Channels A and B)
��� +�� ��' ���� (% �''�%%�$ �� �� ����H%
�� ,�(��� ��(�% �� ���" �(' �''��% �+��� �&
�''�%% �� �� ����H% ��� ��-(%���� ���%�E���
C���$%D �� C��(��%D �� ��� $��% �� '�-� �� '����%
�+ �� �� ��(����
XR88C681
>�
���� ����
MR2n[7:6] - Channel Mode Select
2�' ���� '� ������� ( �� �+ +��� ��$�%�
� ����(- ���N>4/O J �� '�+(-���% �� '��� �� ���
����� ( �� 7����� ��$�� # �(% ��$�" �� ��'�(���
�$ ���%�(���� ������� ($���$���&� Figure 38���%��% � $(�-��� $��('�(- 7����� ��$� ������
�(��
� ����(-���N>4/O J �� ���'�% �� '��� ( �� ����
���(' 2'� ��$�" �(' �������('���& ������%�(�%�� ��'�(��$ $���� Figure 39 ���%��% � $(�-��� $��
�('�(- ������(' 2'� ��$� ������(�� �� +������(- '�$(�(�% ����& �(�� ( �(% ��$��
�5�#'��(-���(�� ����
��'�(�� 8��$(-��-(%���
�5�
��'�(�� �(+� ��-(%���
�� ���� *�%��� �� ���$ �& �� �,��
���%�(� �(+� ��-(%���
���%�(� 8��$(-��-(%���
�5�
�5� ���-�(- ���(������
=
=
��� ���� *�%��,������� $��� +��� �� �,��
Figure 38. A Block Diagram Depicting Normal Mode Operation.
XR88C681
>1
���� ����
�5�#'��(-
���(�� ����
��'�(�� 8��$(-
��-(%���
�5�
��'�(�� �(+� ��-(%���
�� ���� *�%
��� �� ���$ �& �� �,��
���%�(� �(+� ��-(%���
���%�(� 8��$(-
��-(%���
�5�
�5� ���-�(- ���(��
����
=
�,� �% � �''�%% ��
�� ���%�(����
Figure 39. A Block Diagram Depict Automatic Echo Mode
# �(% ��$�4
�� ��'�(��$ $��� (% ���%�(���$ � �� '���H% �5�
�������
�� �� ��'�(�����%� �� �����$ ��� �� ���%�(���� ��$
�� �� �����$�
1� �� '���H% �5��G �$ �52�� %����% �(�% ���
(�'�(���
<� �� ��'�(��$ ���(�& (% '�'3�$ ��� (% �� -������$ +��
���%�(%%(�� ��%" ���%�(���$ ���(�& (% �% ��'�(��$�
6� ����'��� +���(- (% '�'3�$ ��� �� %��� �(�% ���
���%�(���$ �% ��'�(��$�
/� ��'�(��$ ����3 (% �'��$ �% ��'�(��$ ��(� �� �!�
���($ %���� �(� (% $���'��$�
>� �,� �� ��'�(��� '����('��(�% �������% ������&"
��� �� �,� �� ���%�(���� �(3 (% $(%����$�
2�' �� �� '��� '� �� '�+(-���$ (�� �� �+ ���
$(�-�%�(' ��$�%�
Local Loopback Mode
�(% ��$� (% %���'��$ �& %���(- ���N>4/O J ���
Figure 40 (% � $(�-��� $��('�(- 9�'�� 9�����'3 ��$�
������(��
XR88C681
><
���� ����
�5�
��'�(�� 8��$(-��-(%���
�� ���� *�%��� �� ���$ �& �� �,��
���%�(� 8��$(-��-(%���
�5�
=
��� ���� *�%��,������� ���� +��� �,��
=
�5�
;��
Figure 40. A Block Diagram depicting Local Loopback Mode Operation
��'�(�� �(+� ��-(%������%�(� �(+� ��-(%���
# �(% ��$�4
�� �� ���%�(���� ������ (% (������& '��'��$ �� ��
��'�(��� (����
�� �� ���%�(� '��'3 (% �%�$ +�� �� ��'�(����
1� �� '���H% �5� ������ (% ��$ ���3(- �(-��
<� �� '���H% �5� (��� (% (-���$�
6� �� ���%�(���� (% �����$" ��� �� ��'�(��$ ��$ ��
�� �����$�
/� �,� �� ���%�(���� �$ ��'�(��� '����('��(�%
'��(�� ������&�
Remote Loopback Mode.
�(% ��$� (% %���'��$ �& %���(- ���N>4/O J ���
Figure 41 ���%��% � $(�-��� $��('�(- ������
9�����'3 ��$� ������(��
XR88C681
>6
���� ����
�5�
��'�(�� 8��$(-
��-(%���
��'�(�� �(+� ��-(%��� ���%�(� �(+� ��-(%���
���%�(� 8��$(-
��-(%���
�5�
�5�#'��(-
���(�� ����
���-�(-
���(�� ����
�5�
Note: The CPU has no access to the Serial Data during Remote Loopback Mode.
Figure 41. A Block Diagram Depicting Remote Loopback Mode
# �(% ��$�4
�� ��'�(��$ $��� (% ���%�(���$ � �� '���H% �5�
������
�� ��'�(��$ $��� (% �� %�� �� �� �,� �$ �� �����
%����% '�$(�(�% ��� �� '�'3�$�
1� ,��(�& �$ +���(- �%��� �(�%� ��� ���%�(���$ �%
��'�(��$�
<� �� ��'�(��� ��%� �� �����$�
6� �� ��'�(��$ ����3 (% �'��$ �% ��'�(��$ ��(� ��
�!� ���($ %���� �(� (% $���'��$�
MR2n[5] - Transmitter Request-to-Send Control
��$(��(�&" �� ��� ���E��%� �� ��$� ������ (% �%%����$
�� �-���$ �& (��3(- �� C�2� ���,�� ,��� *#��
���� 7�D �� C�92 � ���,�� ,��� *#��
���� 7�D ( �� �������(��� ����" �& �� %&%���
%�+������ 8������" %���(- ���N6O J � �����% ��
���� ���%�(���� �� �-��� ��� �������('���&" �� �(�
�(�� �+��� �� '���'���% ( �� ��� �$ �8� ��� ���
���%�(���$ �$ ��� �� ����&�
Figure 44 ���%��% � $(�-��� (���%����� �� �
���%�(�������������$ ��E��%�������$ '�+(-����(�
����$ +�'�(��
MR2n[4] - Clear to Send Control
#+ �(% �(� (% � �" �� '���% ���� (��� �#,� +�� ����
" �� #,� +������ *� �% � �++�'� � �� ���%�(����� #+
�� �(� (% � C�D" �� ���%�(���� �(�� '�'3 �� %���� �+ (�%
���� (��� ��' �(�� (% (� ���$& �� %�$ � '���'���� #+
���� (% ��� ��� C����D�" �� '���'��� (% ���%�(���$� #+
���� (% (- ��� �-���$�" �5� ����(% ( �� ���3(-
%���� �$ �� ���%�(%%(� �+ �� �!� '���'��� (%
$���&�$ ��(� ���� -��% ���� ��-�% ( �� ����
(��� �(�� � '���'��� (% ��(- %��(��(I�$ $� �� �++�'�
���%�(%%(� �+ ��� '���'���� �(% ������ (%
+����� (���%�����$ ( Figure 42 �$ Figure 44�
XR88C681
>/
���� ����
MR2n[3:0] - Stop Bit Length
�(% �(� +(��$ ���-���% �� $����(� �+ �� %��� �(�%
����$�$ �� ��' ���%�(���$ '���'���� ���� �(�
$����(� �+ �.�/ �� � �(� �(�� �$ � �.�/ �� � �(� �(��%" (
('�����% �+ �.�/ �(�% '� �� ���-�����$ +�� '���'���
��-�% �+ /" > �$ = �(�%� �� � 6 �(� '���'���" �� %��� �(�
$����(� '� �� ���-�����$ +��� ���.�/ �� � �(� �(��%�
#+ � �!����� �! '��'3 (% ���-�����$ +�� �� ���%�(����
'��'3 ��5��" ���N1O J � %���'�% � %��� �(� $����(� �+
�� �(� �(�� �$ ���N1O J � %���'�% � $����(� �+ ��� �(�
�(��% +�� ���%�(%%(��
�� ��'�(��� ��& '�'3% +�� ���3 '�$(�(� �� �� '����
�+ �� +(�%� %��� �(� ���� (%" �� �(� �(�� �+��� �� ��%� $��� ��
���(�& �(� (% %�����$� ��-��$��%% �+ �� ���-�����$
���%�(���$ %��� �(� ��-�� #+ �� ��'�(��� $��% �� %�����
� C���3D � C ���� 2����D � 2� (% +��--�$ ( �� �����%
��-(%����
G.4 Status Register, SRn
�� �����% ��-(%��� ����($�% �� �%�� �(� %����% � ��
�8� �$ �8� ���'�(��� �$ ���%�(���� # �%"
��%��'�(���&�L �$ %����% �� ����($� �� �,� �(� �
���%��� �+ �� E���(�& �+ �� ��'���(� �+ $��� �& ��
��'�(���� # � �����% ($('����% ��� �%�+�� ( �����$
%&%���% �$ �����% �� �,� �� '�'3 �$ %�� (+ ��
���%�(���� (% ����& �$.�� (% ���$& +�� $��� +��� ��
�,�� �� # ������% ($('����% ��%� ($('�������� ��
�� �� �8� �% � '���'���" �(' (% ��(�(- �� �� ���$
�& �� �,�" �� (% +��� �$ ('������ �+ ��'�(�(- �& ����
'���'���% �(���� � ������� �� ���%�(���� �$
��'�(��� # � %����% ($('����% ��� ��'���$ ( �� �����
(���� �+ �� �����% ��-(%����
�� ����� (���� �+ �� �����% ��-(%��� �����% �� �%�� �+
�& $��� ��'���(� �����%� �� �(��+����� �+ �� �����%
��-(%��� �$ � $(%'�%%(� �+ ��' �(� +�����%4
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
ReceivedBreak
Framing Error Parity Error OverrunError
TXEMT TXRDY FFULL RXRDY
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
Table 28. Status Register - SRA, SRB
SRn[7] Received Break
�(% �(� ($('���% ��� � ��� I��� '���'��� �+ ��
���-�����$ '���'��� ��-� ��% ��'�(��$ �(���� �
%��� �(�� ��& � %(-�� # � ��%(�(� (% �''��(�$ �� �
����3 (% ��'�(��$� $$(�(��� ���%+��% (�� �� # � ���
((�(��$ ��(� �� �5� �(� �����% �� �����3(- %���� +��
�� ���%� ��+ � �(� �(��� �(% (% $�+(�$ �% ��� %�''�%%(��
�$-�% �+ �� (����� �� �!����� �! '��'3�
B� �(% �(� (% %��" �� '���H% C�8 702 #7 *�2 :
�� ���D �(� ( �� #�� (% %��� �� �(� ( �� #�� (% ��%� %��
�� �� �$ �+ �� ����3 '�$(�(�" �% $�+(�$ �����" (%
$���'��$�
�� '(�H% ����3 $���'� ��-(' '� $���'� ����3% ��� ��-(
( �� �($$�� �+ � '���'���� 8������" �� ����3 ��%�
���%(%� ��(� �� �$�+ �� �!� '���'��� �(�� (��$�� +�� (�
�� �� $���'��$�
#+ �� 2���� ��$�" �+ �� '���" �% ��� %�� ��
C����'���D ��$�" �(% �(� ��& ����(�% �� �� ����'��� ��
�� ��� �+ �� �8�� �(% �(� �(�� �� '�����$ (+ �� �5�
(��� (% ����-� �� � ��-(' C(-D �����" ( �� �!�
'���'����
#+ �� C2����D ��$� �% ��� %�� �� C*��'3D��$�" �� �(%
�(�" �'� %�� �(�� ����( �%%����$ ��(� �� C�2�2�
2���� �� ���D '����$ �% ��� (��3�$ �����%�
%�� Table 3�� Please note that if the Error Mode is “Block”this bit, in the Status Register will remain set, for allsubsequent characters, independent of the condition ofthese received characters, until the “RESET ERRORSTATUS” command has been invoked.
SRn[6] Framing Error
�����(- ��'���(� �+ �� '���'��� �(�%" �$ �&
�%%�'(���$ ���(�& �(�" �� ��'�(��� �(�� '�'3 +�� � C���3D
'�$(�(� �� �(���(�� +�����(- �� ��%� $��� �� ���(�& �(��
�(% C���3D '�$(�(� (% �� ���, �(�� #+ �� ��'�(���
$��% �� $���'� � C���3D �� �(% �(��" �� �(� (% ��--��$
C(-D +��--(- �� �''����'� �+ � ���� 2���� � 2��
#+ �� 2���� ��$� �% ��� %�� �� C����'���D ��$�" �(%
�(� ��& ����(�% �� �� ����'��� �� �� ��� �+ �� �8�� #+
XR88C681
>>
���� ����
�(% �(� (% %�� +�� � -(�� '���'���" (� �(�� �� '�����$ (+ ��
���, �(� (% �������& $���'��$ ( �� �!� '���'����
#+ �� C2����D ��$� �% ��� %�� �� C*��'3D��$�" �� �(%
�(�" �'� %�� �(�� ����( �%%����$ ��(� �� C�2�2�
2���� �� ���D '����$ �% ��� (��3�$ �����%�
%�� Table 3�� Please note that if the Error Mode is “Block”this bit, in the Status Register will remain set, for allsubsequent characters, independent of the condition ofthese received characters, until the “RESET ERRORSTATUS” command has been invoked.
SRn[5] Parity Error
�(% �(� (% %�� �� �� CB#�8 , �#�GD �� C ���2
, �#�GD ��$�% ��� ���-�����$ �$ (+ ��
'����%��$(- '���'��� ( �� $��� # � ��% ��'�(��$
�(� ('����'� ���(�&�
#+ �� 2���� ��$� �% ��� %�� �� C����'���D ��$�" �(%
�(� ��& ����(�% �� �� ����'��� �� �� ��� �+ �� �8�� #+
�(% �(� (% %�� +�� � -(�� '���'���" (� �(�� �� '�����$ (+ ��
��'�(��$ ���(�& (% '����'� ( �� �!� '���'����
#+ �� C2����D ��$� �% ��� %�� �� C*��'3D��$�" �� �(%
�(�" �'� %�� �(�� ����( �%%����$ ��(� �� C�2�2�
2���� �� ���D '����$ �% ��� (��3�$ �����%�
%�� Table 3�� Please note that if the Error Mode is “Block”this bit, in the Status Register will remain set, for allsubsequent characters, independent of the condition ofthese received characters, until the “RESET ERRORSTATUS” command has been invoked.
SRn[4] Overrun Error
#+ %��" �(% �(� ($('���% ��� �� �� ���� '���'���% ( ��
��'�(��$ $��� ��� ��� ��%�" (� (% %�� ��� ��'�(�� �+ �
�� '���'��� �� �� # � (% +��� �$ � '���'��� (%
�����$& ( �� ��� ��(�(- +�� � ����& # � ��%(�(��
B� �(% �''��%" �� '���'��� ( ����� (% ������(����
Please note that unlike the Status Register bits for FE(Framing Error), PE (Parity Error) and RB (ReceivedBreak), the OE (Overrun Error) indicator is always flaggedon a “Block” Error Mode basis� �� �2 '�$(�(� (% ����+��--�$ � � '���'�������'���'��� ��%(%" �$ ��&
'�����$�� �� C�2�2�2������ ���D '����$ (%
(��3�$�
SRn[3] Transmitter Empty (TXEMT)
�(% �(� (% %�� �� �� ���%�(���� �$����%� #� (% %��
�+��� ���%�(%%(� �+ �� ��%� %��� �(� �+ � '���'��� �$ (+
���� (% � '���'��� ( �� �8� �� ��� ���(�(-
���%�(%%(�� �(% �(� (% '�����$ �� �� ���%�(���� (%
$(%����$" �� �� �� �,� ��(��% � �� '���'��� �� ��
�8��
SRn[2] Transmitter Ready (TXRDY)
�(% �(�" �� %��" ($('���% ��� �� �8� (% ����& �$
���$& �� �''��� � '���'��� +��� �� �,�� �� �(� (%
'�����$ �� �� �,���(��% � �� '���'��� �� �� �8�"
�$ (% %�� �� ��� '���'��� (% ���%+����$ �� �� ����
�5��G (% %�� �� �� ���%�(���� (% ((�(���& �����$ �$
(% ��%�� �� �� ���%�(���� (% $(%����$� ����'���%
���$�$ (�� �� �8� �(�� �� ���%�(���� (% $(%����$ �(��
�� �� ���%�(���$�
SRn[1] FIFO Full (FFULL)
�(% �(� (% %�� �� � '���'��� (% ���%+����$ +��� ��
��� �� �� �8� �$ �� ���%+�� '��%�% (� �� ��'��� +���"
(���" ��� ���� # � ��%(�(�% ��� �''��(�$� #� (% ��%�� ��
�� �,� ���$% �� �8�� #+ � '���'��� (% ��(�(- ( ��
��� ��'��%� �� # � (% +���" �99 �(�� �� �� ��%��
�� �� �,� ���$% �� �8��
SRn[0] Receiver Ready (RXRDY)
�(% �(� ($('���% ��� �� ���%� �� '���'��� �% ���
��'�(��$ �$ (% ��(�(- ( �� # � �� �� ���$ �& ���,��
#� (% %�� �� � '���'��� (% ���%+����$ +��� �� ��� ��
�� �8� �$ (% '�����$ �(� �� �,� ���$% �� ��%�
'���'��� '������& %����$ ( �� # ��
Please note that some of the conditions that are flaggedby the Status Register can also be programmed togenerate an Interrupt Request to the CPU. 8������"
���� ��� %��� '�$(�(�% ��� ��� +��--�$ �& �� �����%
��-(%��� ��� '��� �� ���-�����$ �� -������ �
#�������� ��%� '�$(�(�% ��� �(%��$ ���4
� ��N/O � ���(- 2����
� ��N6O � ,��(�& 2����
� ��N<O � ������ 2����
����+���" (+ %&%��� ����� ������'�'3(- (% �� �����&�$"
�� �%�� (% ��'����$�$ �� ���($��� ��' '���'��� �&
'�'3(- �� �����% ��-(%����
XR88C681
>=
���� ����
H. SPECIAL MODES OF OPERATION
H.1 RTS/CTS Handshaking
�� �� �� '� �� ���-�����$ �� %������ ���.���
8�$%�3(-" �% � ���% �+ $��� +��� '����� �(� ����
$��('�%� �(% %�'�(��(�� $�%'�(�� � '����� �+ ���(�% ���
�� �� �� �����% �� �%�� ( (�������(- ���.���
8�$%�3(-� ���'(+('���&" ��%� ���(�% ���4
� ��'�(������������$ ���.��� 8�$%�3(-
� ���%�(�������������$ ���.��� 8�$%�3(-
H.1.1 Receiver-Controlled RTS/CTS Handshaking
# �(% ��$�" �� ��'�(��� �% �� ��(�(�& �� �������('���&
�-��� �� ��� ������ ��� �� ���%�(��(- $��('���
���'(+('���&" �(% ��$� �����% �� ��'�(��� �� �-��� ��
��� %(-�� (+ (�% �8� (% +���L �$" (% �����&" ���& �++�'�(��
( ������(- ��'�(��� ������ 2����%� Figure 42���%��% � $(�-��� �+ � �!����� (���%����(- ��
������(� �+ �� ��'�(������������$ ��� '�+(-����(��
�5� �5�*
��'�(�(- ���('� ���%�(��(- ���('�
�5� �5�*
��� ���*
��� ���*
�99
�� �,�
�99
���
�5�
��,�� �#,��
�#,��
��,<�
��,��
Figure 42. Block Diagram and Timing Sequence of Two DUARTs Connectedin the Receiver-RTS Controlled Configuration
XR88C681
>�
���� ����
Figure 42 %��% ��� �� �� $��('�%" � C��'�(�(-
���('�D �$ � C���%�(��(- ���('�D� ��%� $��('�% ���
������$ %�' ��'��%� �+ ��(� ���� ( �(% �!����� ���%+��
�+ $��� ������ ���� �(% �!����� (% -�(- �� (-���" +��
�� �(�� ��(-" �� +�'� ��� �� C��'�(�(- ���('�D �% �
���%�(���� �$ ��� �� C���%�(��(- ���('�D �% �
��'�(���� �����" �(% �!�����" (% �%(- ���� �+ ��
C��'�(�(- ���('�D �$ ���� * �+ �� C���%�(��(-
���('�D�
�� �!����� %����% �(� �� �%%����(� ��� ��
C��'�(�(- ���('�D �% ��� ���-�����$ %�' ���
��� N>O J �� ''��$(- �� Section G.3" �(% ��%���% (
���-����(- �� C��'�(�(- ���('�D +�� ��'�(��� ���
������� $$(�(����&" �� C���%�(��(- ���('�D �% ���
���-�����$ %�' ��� ���*N<O J �� ''��$(- ��
Section G.3" �� ���%�(���� �+ ���� * �+ ��
C���%�(��(- ���('�D �% �� ��� ���-�����$ �� ��
�$�� ����* (��� '������ # �(% �!�����" ��
C��'�(�(- ���('�D '�����% �� ���� ������ %(-���
�(% ������ %(-�� (% +�$ $(��'��& (�� �� ����* (��� �+ ��
���%�(��(- ���('��
#+ �8� �+ �� C��'�(�(- ���('�D (% +��� ��% $��('��$ �&
�� �99 ������ ��(- �� � ��-(' C(-D�" ���� �(��
�������('���& �� �-���$ �& �(���� �+ �� ��'�(���
��������$ ��� +������%� ��%�E����&" �� ���� *
���%�(���� �+ �� C���%�(��(- ���('�D �(�� ��� (�%
����* (��� �-���$ �$ �(�� �� �� ����(���$ �� ���%�(�
�& $��� �� �5� �+ �� C��'�(�(- ���('�D�
#+ �� �,� ���$% ��� C���%D� �� �8� �+ �� ��'�(�(-
���('�" �8� �(�� � ��-�� �� +���" �$ �� �99
($('���� �(�� ��--�� +��%�� # �(% '�%�" �� �99
($('���� (% '��'��$ �� %��� (��� ���� �+ �� �,�� #
��%��%� �� �� �99 ��--�(- +��%�" �� �,� ����$
(������� �(% C�-��(����$-�D �+ �99 �% � #�������
��E��%�� �� �,� ����$ %���('� �(% C#�������D �&
C��(�(-D N�>"���"��O J N�" �" �" �" �" �" �" �O �� �� ��
�$$��%% �2�/� �(% �'�(� �!�'���% �� C�2� ���,��
,��� ���� 7�D �$ '��%�% �,�N�O �� ��--�� C(-D
�$ ������ ,��� �( �,� ��� ���� � �� ��--�� C���D�
��%�E����&" ���� (% �� �%%����$�
B(� �� ���� ������ �+ �� C��'�(�(- ���('�D ��(-
�%%����$ �� ���� (��� �+ �� C���%�(��(- ���('�D (%
�� �%%����$" �% ���� �$ $��� ���%�(%%(� +��� ��
C���%�(��(- ���('�D �� �� C��'�(�(- ���('�D (% ��
����(���$�
Figure 42 %��% �� �5� (��� ��'�(�(- $��� �+���
���� �% ��� �%%����$� 8������" ( �(% �!�����" �(%
���& ��'�(��$ '���'��� �� '��%�% �8� �+ ��
C��'�(�(- ���('�D �� �� +���� �� �99 ($('����
%����% (% �� �%%����$ �$ ��� ��+ �� C��'�(�(-
���('�D� (% �� �������('���& �-���$ �(� �� ��'�(���
'����� ���� �� ��� %(-��� ����+���" ���%�(%%(�
+������� * �+ �� ���%�(��(- ���('� (%" �'� �-�("
((�(��$�
Figure 43 ���%��% � +��� $(�-��� (���%����(- �
��-��(�� ��� '���$ �� �%�$ ( (�������(- ��
��'�(������������$ ���.��� 8�$%�3(- ��$��
XR88C681
=�
���� ����
�� ��'�(�(- ���('�
��� N>O J �
�� ���%�(��(- ���('�
���*N>O J �
�����
%%��� ���
B�(�� �� �� )� �� $$��%% �2
��(% (��3�% �� C�2� ���,��
,��� *#�� ���� 7�D �$ %��%�� ������ ,��� �(" �,� �� � ��-('
C�D��
#%
�99
%%����$T
7�
��� (% ������('���&
7�-���$ �& ��'�(���
��������$ ��� �'�(��
G�%
#%
�99
7�-���$T
7�
G�%
Figure 43. A Flow Diagram Depicting an Algorithm That Could be Used to Applythe Receiver-Controlled RTS/CTS Handshaking Mode
H.1.2 Transmitter-Controlled RTS/CTS Handshaking
# �(% ��$�" �� ���%�(���� �� �% �� ��(�(�& �� �-��� �� ��� ������ ��� �� ��'�(�(- ���('��� ���'(+('���&" �(%
��$� �����% �� ���%�(���� �� �-��&� �� ��� %(-��" �� �(� ���(�$ �+��� ����&(- �� �8� �$ ����
XR88C681
=�
���� ����
�5��GF
���
�5�
���
��� ��,��
��� �#,��
�5�
#,�
�����(�
�,1���������
�5�*
���%�(��(- ���('� ��'�(�(- ���('�
�� �,�
�5��GF
��,>�
Figure 44. Block Diagram and Timing Sequence of Two DUARTs Connectedin the Transmitter-RTS Controlled Configuration.
XR88C681
=�
���� ����
Figure 44 %��% ��� �� �� $��('�%" �� ������$
C���%�(��(- ���('�D �$ �� ����" C��'�(�(- ���('�D�
�(% �!����� %����% �(� �� �%%����(� ��� ��
C���%�(���� ���('�D �% ��� ���-�����$ %�' ���
��� N6O J �" �(' ��%���% ( ���-����(- ��
C���%�(��(- ���('�D +�� ���%�(�������� ������� �(%
�!����� +����� �%%���% ��� �� C���%�(��(- ���('�D
�% ��� ���-�����$ %�' ��� ��� N<O J �� ''��$(-
�� Section G.3" �� ���%�(���� �+ ���� �+ ��
C���%�(��(- ���('�D �% �� ��� ���-�����$ �� ��
�$�� ���� (��� '������
# �� '�%� �+ �� C��'�(�(- ���('�D" #,� �����(� �%
��� ���-�����$ �� -������ � C#��� ,��� ��-� �+
�����D (������� ��E��%� �� �� �,�� �� +(������ +�� ��
#������� ����('� ����(�% (% ��(��� %�' ��� (+ �� #,�
(��� ���� �� '�-� �$ #,��N�O J �" �� �,� ����$
C��(��D N�>"���" ��O J N�" �" �" �" �" �" �" �O �� �� ��
�$$��%% �2�/� # �(% %���" �� #������� ����('� ����(�
����$ (��3� �� C�2� ���,�� ,��� *#��
���� 7�D" �$ ( �� ���'�%% ��--�� �,�N1O �� � ��-('
C(-D �$ �� ������ ,��� �(" �,1" ��������� �� � ��-('
C���D� �(% ����$" ( ���" �%%��� �� ���� (��� �+ ��
C���%�(��(- ���('�D �$ ����� (� �� ���%�(� $��� �� ��
C��'�(�(- ���('�D�
�'� ���� ���%�(���� �% ����(�$ ��� (�% �8�
�$ ��� �+ $���" (� �(�� �-��� �� ���� ������" �(� ��
C���%�(�������� ������D +������� B� �� ����
������ �� C���%�(��(- ���('�D (% ��--��$ C(-D" �� #,�
�����(� (% ��%� ��--��$ C(-D" �����& -�����(-
����� C#��� ��-� �+ �����D (������� ��E��%� �� ��
�,�� B(� #,��N�O J �" �� �(3��& #������� ����('�
����(�����$ �� �� CB�(��D N�>"���" ��O J N�" �" �" �" �" �" �"
�O �� �� �� �$$��%% � �/� # �(% %���" �� #�������
����('� ����(� ����$ (��3� �� C�92 � ���,��
,��� *#�� ���� 7�D" �$ ( �� ���'�%% ��--�� �,1
��������� C(-D� �(% ����$ ( ��� �-��� �� ����
(��� �+ �� C���%�(��(- ���('�D �$ ((�(� ��
���%�(%%(� �+ $��� +��� �� ���� �+ ��
C���%�(��(- ���('�D�
Figure 45 ���%��% � ��� �(�-��� �(' $��('�% �
�-��(�� ��� '���$ �� �%�$ �� (������� ��
���%�(����������� ���.��� 8�$%�3(- ��$��
Please note that the shaded block pertain to occurrenceswithin the “Receiving Device”� B����% �� CB(��D ���'3
�����( �� ������(� �(�( �� C���%�(��(- ���('��D
XR88C681
=1
���� ����
#%�52�� %%����$
T
�� ��
��2�� ��� �B�(�� �� �� �� �� $$��%% �2�
P��� (% ������('���& 7�-���$ �&��'�(��� ��������$ ��� �'�(����,� ��--��% C8(-D�
#%�5��G7�-���$T
0������ C#��� ,��� ��-� �+ �����D#������� �#,�� ( ��'�(�(- ���('�
#%#,� J �
T
��0092 �,1 ����F���� ,#7C9�BD�B�(�� �= �� �� �� $$��%% �2�
��0092 �,1 ����F���� ,#7C8#08D�B�(�� �= �� �� �� $$��%% � �
P��� #7,�� #� ��2��2������ ���%�(%%(� (% �� ����(���$�
���� #7,�� #� 720 �2������ ���%�(%%(� (% $(%����$�
7�
G�%
G�% 7�
G�%
7�
Figure 45. A Flow Diagram depicting an Algorithm that could be used to Realize theTransmitter-Controlled RTS/CTS Handshaking Mode
H.2 Multi-drop (8051 9 bit) Mode
2�' %��(�� '��� �+ �� �� �� '� �� '�+(-���$ ��
������� ( � ��3� �� ��$� �%�+�� +�� ����(�$��� ��
����(���'�%%�� ����('��(�%� �(% %�'�(��(�� +(�%� ���%��
�� '�'��� �+ �� ����(����� ��$�� +������$%" ��
+�'�(� �$ ���'�$��� �+ ������(- �� �� �� ( ��
����(����� ��$� (% $(%'�%%�$ ( Section H.2.1�
H.2.1 Concept of Multi-Drop Mode
�(% ��$� (% '�����(��� �(� �� %��(�� C7(� �(� ��$�D �+
=�6� +��(�& �('��'�������%� # �(% ��$� �+ ������(� �
C��%��� %���(�D" '��'��$ �� � ��!(��� �+ �6/ %����
%���(� (% ��%%(���" �% $��('��$ ( Figure 46�
XR88C681
=<
���� ����
�5�
�5� �5��5��5�
��%��� ���('�
����� ���('�%
�� �� ��
Figure 46. An Illustration Depicting the Concept of Multi-Drop Mode
.�9�* ��*
= *(� ����'���
$$��%%.���� *(�
Figure 47. Bit Format of Character Data Being Transmitted in the Multi-Drop Mode
�� C��%��� ����(�D '����('���% �� �� C�����
����(�%D �& ���%�(��(- � '���'��� ��&�('���& � �&����(�
� C $$��%%.����D �(� +��- ����$�$ �� �� �$ �+ ��
'���'���� �(% �&�('���& ��%���% ( (� �(�% �+ ��(-
���%�(���$ +�� ����& '���'��� �&��" �% ���%���$ (
Figure 47�
B� �� C��%��� ����(�D ���% �� ���%�(� � ���'3 �+
$��� �� �� �+ %������ %����%" (� +(�%� %�$% ��� � $$��%%
�&�� ��� ($��(+(�% �� C���-�� �����D� �$$��%% �&��
$(++��% +��� � $��� �&�� ( ��� �� (� �(� (% � C�D ( �
$$��%% *&�� �$ � C�D ( � ���� *&���
XR88C681
=6
���� ����
$$��%% *&��" ������" (�������% ��� C�����%D %� ���
��' '� �!��(� �� ��'�(��$ �&�� �� ��%� (+ (� ���
($(�($��� %���� $��('�� (% ��(- �$$��%%�$� �� ��'�(���
�+ �� �$$��%%�$ %���� �(�� �� �����$ �$�(�� ������� +��
��'���(� �+ �� $��� �&��% ��� +�����%� �� %����% ���
���� �� �$$��%%�$ �(�� �����% ��(� ��'�(���% $(%����$"
�$ �(�� '��(�� �� (-��� �� $��� �&��% ��� +�����%�
��& �(�� �� (��������$ �-�( �� �� �!� �$$��%% �&��
(% ���%�(���$ �& �� C��%��� ���('�D�
H.2.2 DUART Multi-Drop Operation
-(�� '���" �(�( �� �� �� (% ���-�����$ (��
�� ����(����� ��$� �& %���(- ���N<41O J C�" �D� # �(%
��$�" � ���%�(���$ '���'��� '�%(%�% �+ � �� �� �(�"
�� ���-�����$ ����� �+ $��� �(�%" �� $$��%%.����
� .�� +��- �(�L �$ �� ���-�����$ ���, �(� ��-�� .�
J � ($('���% ��� �� '���'��� (% $���" �(�� .� J �
($��(+(�% (� �% � �$$��%%�
Transmitter Operation During Multi-Drop Mode
�� �%��.�,� '�����% �� %���� �+ �� ���%�(���$
'���'��� �& ���-����(- ���N�O �+ �� '��� ��(��
�� ���$(- �� $��� �(�% (�� �� �8�� ����(- ���N�O J
C�D ��%���% ( .� J C�D �$ %���(- ���N�O J C�D ��%���% (
.� J C�D� Figure 48 ���%��% � ���'�$���� +��� $(�-���
+�� ���%�(��(- '���'���% � $$��%% �� �����" �(�� ( ��
����(����� ��$��
�� ��
#��3� �� C�2�2� ��,�#7�2�D '����$��B�(�� �! �� �������(��������$ ��-(%����
��� .� *(� �� C�D�B�(�� !!!!!�!! �� ���
��-(%����
���%�(� $$��%%����'��� �� ����� ���('���B�(�� ����'��� �� �8��
#��3� �� C�2�2� ��,�#7�2�D '����$��B�(�� �! �� �������(��������$ ��-(%����
��� .� *(� �� C�D�B�(�� !!!!!�!! ��
��� ��-(%����
���%�(� ���� ����'����� ����� ���('��
�B�(�� ����'��� �� �8��
7�
G�%
Figure 48. A Flow Diargam Depicting a Procedure That Can Be Used toTransmit Characters in the Multi-Drop Mode
�� ���� �������� ����'���%�� B�(�� �� '�(������� ���('�T
XR88C681
=/
���� ����
Receiver Operation During Multi-Drop Mode
B� � '��� �% ��� ���-�����$ (�� ��
����(����� ��$�" �$ �� ��'�(��� �% ��� $(%����$ ��
�&�('�� '�+(-����(��" �� ��'�(��� �(�� ���$ � '���'���
(�� �� �8� �$ %�� �� �5��G ($('���� ��$.��
(�������� (+ �� .� �(� (% C�D � $$��%% +��-�� 8������" ��
'���'��� �(�� �� $(%'��$�$ (+ (�% .� �(� (% C�D ����� +��-��
����+���" ( ��%��%� �� �� �5��G ($('����" �� �,�
%���$ �� ���$ �� ��'�(��$ '���'��� �$ $�����(� (+
�� �$$��%% ��� (� �����%��% ���'�% ��� �+ �� �,�� #+
�� $$��%%�% $� ���'" �($('��(- ��� (� (% �� ���-��
������" �� �� �,� %���$ ����� �� ��'�(���" (
��������(� +�� �� %��%�E��� ���'3% �+ $����
�'� �� ��'�(��� �% ��� �����$ �� ��'�(��� ���(��
���� �(�� �� ���'�%%�$ �% ( 7����� ������(�� ��
��'�(��$ '���'���% ��� �''�%%(��� �� ���,� �& ���$(-
�� �8�� �� %���� �+ �� .� +��- �(� (% ���(����� ��
��N6O" �� �����% ��-(%��� �(� ������& �%�$ �� ($('���
C,��(�& 2����D� ����+���" ( '�M�'�(� �(� ��'�(���
��' �� '���'���" �� �,� %���$ '��(�� �� ��(���
��N6O ( ��$�� �� ���(+& ��� (� (% � C�D ����� '���'���%��
�'� �� C���-�� �,�D $���'�% � �� �$$��%% '���'���"
��N6O JC�D" (� %���$ '������ �(% �$$��%% �(� (�% ���
#+ �� �$$��%%�% $� �� ���'" �� �(% �,� (% �� ��
(��$�$ ��'(�(�� �+ �� �!� ���'3 �+ $���" �$ ��
%���$ $(%���� �� ��'�(���� Figure 49 ���%��% � +���
$(�-��� $��('�(- � ��'����$�$ ���'�$��� +��
�$�(- ��'�(��$ '���'���% �(�� ( �� ����(�����
��$��
�� ��
��'�(��� (% �(%����$
���� (% �����$�$(�� ����(����� ��$�����N<41O J N�" �O
��M�'� ����'���
��'�(��� ����(% �(%����$
���$ ( $$��%%����'��� +��� �8�
8�%�5��G #$('������� �%%����$
T
7�
G�%
7�
2���� ��'�(����B�(�� !� �� �� ������(��� ����
�����$ ��-(%����
���$ ( ���� ����'���
+��� �8��
��'3 ��N6O
���%7���& ��'�(��$ $$��%% ���'�,� $$��%%
T
#% ��
7�� ����'��� �
���� ����'�����N6O J �T
G�%
G�%
7�
Figure 49. A Flow Diagram Depicting a Procedure That Can Be Used to ReceiveCharacters in the Multi-Drop Mode.
XR88C681
=>
���� ����
H.3 Standby Mode
�� �� �� ��& �� ���'�$ ( � %��$�& ��$� ��
'�%���� ����� �� (�% ������(� (% �� ��E�(��$� ���
��%��" �� �� �� �(�� �� ( �� C ��#;2 �,2� �#�7D
��$�� C�2� �� 7�*G ���2D '����$ (%%��$ �(�
�� '��� �����$ ��-(%��� $(%����% ��� '��'3% �
�� $��('� �!'��� +�� �� '�&%��� �%'(������" �('
%(-(+('���& ��$�'�% �� ������(- '������ # �(% ��$�
��� ��& +�'�(�%�('�(�� ������� '����'��& ��� ���$(-
�� (��� ����" ��(�(- �� ������ ���� �$ �� C�2�
��#;2 ���2D '����$� �� ������" ��%� (��3�$ �(�
�� ���� �����$ ��-(%���" ��%����% �� $��('� ��
����� ������(� �(�( �6• %� ��%���(- �� ���%�(����%�$ ��'�(���% �$��(�(- �� (�� �� #�� �#���������%3
��-(%���� ��+��� -�(- (�� �� ���$�& ��$� (%
��'����$�$ �� ������ �& %���(��% (�������% +���
��(- -������$� �� '(� %���$ �� �����-�����$�+���
�� C�2� ��#;2 ���2D '����$ %('� ��-(%���
'����% ��� �� -�������$ �� ����( %����� $��(- ��
%��$�& ��$�� '�(�� ������(� '� ��%� �� ��%����$ �(�
��$���� ��%���
I. COMMENTS ABOUT THE XR88C681 IN 28 PINDIP PACKAGE
��' �+ �(% $��� %��� $(%'�%%�$ +������% �(' ���
���(����� �� �� �� ��%�(' ��� ��'3�-�$ ( �� <� �(
�#, �� �� << �( ,9��� 8������" ��'��%� �+ ��
��$�'�$ ����� �+ �(% �� �� ��% ( �� �= �(
��'3�-� $� �� ��� �� +�����(- +������%�
� ���� ������� ( �� ?���$�
�(% (% $�� �� ��'3 �+ �� �# �:" #2#" �$ #2� �(%
� ���� ���+��� ��$�� %�3(- +�'�(�%
�(% (% $�� �� �� ��'3 �+ �& ��� �(%
J. PROGRAMMING
������(� �+ �� �� �� (% ���-�����$ �& ��(�(- '�����
���$% (�� �� �������(��� ��-(%���%" �(�� ������(���
+��$��'3 (% ����($�$ �& %����% ��-(%���% �(' '� �� ���$
�& �� �,�� ��-(%��� �$$��%%(- (% %�� ( �
��$���� ��%�� '����% �� '����% �+ �� ��" #��"
#��" �,�" �$ �,�� ��-(%���% �$ ((�(��(I�% �� #;� ��
� �/� ���(- ������(�" '��� %���$ �� �!��'(%�$ (+ ��
'����% �+ '����� ��-(%���% ��� �� �� '�-�$" %('�
'����( '�-�% ��& ��%��� ( (������� ������(��
�� 2!�����4
��-(- �� ����� �+ �(�% ��� '���'��� �(�� $��� (%
��(- ��'�(��$ ��& ��%��� ( ��'���(� �+ �������%
'���'���� # -�����" '�-�% �� ��-(%���% �(' '�����
��'�(��� �� ���%�(���� ������(� %���$ �� ��$� ��&
�(�� �� ���%�(���� �� ��'�(��� ��� $(%����$" �$ '����(
'�-�% �� �� �� %���$ ����$� ��& �� �� �.� (%
%�����$�
��$�" '����$" '��'3 %���'�" �$ %����% ��-(%���% ���
$���('���$ +�� ��' '��� �� ����($� ����� ($���$��
������(�� Table 29 ����- Table 41 %�����(I�% �� �(��%%(-���% +�� ��' ��-(%����
REGISTER SUMMARY
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Rx RTSControl
Rx Int Select Error Mode Parity Mode Select ParitySelect
Number of Bits/Char.
� J 7�� J G�%
�J�5��G�J �99
�J �����J *��'3
�� J B(� ,��(�&�� J ��'� ,��(�&�� J 7� ,��(�&
�� J ����(����� ��$�
� J 2��� J �$$
�� J 6�� J /�� J >�� J =
Table 29. Mode Registers 1: MR1A, MR1B
XR88C681
==
���� ����
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Channel Mode Tx RTSControl
CTS EnableTx
Stop Bit Length
�� J 7������� J ��� 2'��� J 9�'�� 9����� J ������ 9���
� J 7�� J G�%
� J 7�� J G�%
� J ��6/1� J ��/�6� J ��/==1 J ��>6�< J ��=�16 J ��=>6/ J ���1=> J �����
= J ��6/1� J ��/�6 J ��/==* J ��>6�� J ��=�1� J ��=>62 J ���1= J �����
Table 30. Mode Register 2: MR2A, MR2B
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Receiver Clock Select Transmitter Clock Select
��� Table 9 ��� Table 9
Table 31. Clock Select Registers: CSRA, CSRB
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Miscellaneous Commands Enable/Disable Tx Enable/Disable Rx
��� ��!� ( Section B.2� �� J 7� ��-��� J 2���� �!�� J �(%���� �!�� J 7�� �����$��� 7�� �%��
�� J 7� ��-��� J 2���� �!�� J �(%���� �!�� J 7�� �����$��� 7�� �%��
Table 32. Command Registers: CRA, CRB
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
ReceivedBreak
FramingError
Parity Error OverrunError
TXEMT TXRDY FFULL RXRDY
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
Table 33. Status Registers: SRA, SRB
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
OP7 OP6 OP5 OP4 OP3 OP2
�J�,�N>O�J�5��G*
�J�,�N/O�J�5��G
�J�,�N6O�J�5��G. �99*
�J�,�N<O�J�5��G. �99
�� J �,�N1O�� J �.� S� �������� J �5�* ��5��� J �5�* ��5�
�� J �,�N�O�� J �5� ��/5��� J �5� ��5��� J �5� ��5�
Table 34. Output Port Configuration Register: OPCR
XR88C681
=�
���� ����
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
BRG SetSelect
Counter/Timer #1 Mode and Source Delta IP3Interrupt
Delta IP2Interrupt
Delta IP1Interrupt
Delta IP0Interrupt
� J ����� J ����
��� Table 7 � J � � J �7
� J � � J �7
� J � � J �7
� J � � J �7
Table 35. Auxiliary Control Register: ACR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Delta IP3 Delta IP2 Delta IP1 Delta IP0 IP3 IP2 IP1 IP0
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 9��� J 8(-
� J 9��� J 8(-
� J 9��� J 8(-
� J 9��� J 8(-
Table 36. Input Port Configuration Register , IPCR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Input PortChange
Delta BreakB
RXRDY/FFULLB
TXRDYB Counter #1Ready
Delta BreakA
RXRDY/FFULLA
TXRDYA
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
� J 7�� J G�%
Table 37. Interrupt Status Register, ISR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
Input PortChange
Delta BreakB
RXRDY/FFULLB
TXRDYB Counter #1Ready
Delta BreakA
RXRDY/FFULLA
TXRDYA
� J �++
� J �� J �++
� J �� J �++
� J �� J �++
� J �� J �++
� J �� J �++
� J �� J �++
� J �� J �++
� J �
Table 38. Interrupt Mask Register, IMR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
�.���6� �.���<� �.���1� �.����� �.����� �.����� �.���� �.��=�
Table 39. Counter/Timer Upper Byte Register, CTUR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
�.��>� �.��/� �.��6� �.��<� �.��1� �.���� �.���� �.����
Table 40. Counter/Timer Lower Byte Register, CTLR
Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit 1 Bit 0
#;��>� #;��/� #;��6� #;��<� #;��1� #;���� #;���� #;����
Table 41. Interrupt Vector Register: IVR
XR88C681
��
���� ����
K. TIMING DIAGRAMS
���;
��=;��%� 9����%
���;
��=;
<��;
Figure 50. Input and Output Levels for Timing Measurements
Note: AC testing inputs are driven at 0.4V for a logic “0” and 2.4V for a logic “1” except for -40 to 85(C and -55 to 125(C, logic “1” shallbe 2.6V. Timing measurements are made at 0.8V for a logic “0” and 2.0V for a logic “1”.
�2�2�
��2�
Figure 51. Reset Timing
XR88C681
��
���� ����
� � 1
���
�B�
�� � �>
����$� 9� �
7��
; 9#�; 9#� 9� �
�� � �>
�B�(��� ; 9#�
� �
���
� 8
��8
���
��B�
�����8
���
��B�
��
��B
Figure 52. XR88C681 Read and Write Cycle Timing
XR88C681
��
���� ����
7��; 9#�
�2����#�
���
�# �:
#2#
�� � �>
9� � ;2���� 9� �
�#7��
#2�
��#�
�2#� ���
�# � ��B
�# 8
��
�2�2� #������ 7�
Figure 53. XR88C681 Z Mode Interrupt Cycle Timing
XR88C681
�1
���� ����
�B� �����
��� �����
#,� � #,/
�,� � �,>
�,� �,8
�9� � � 72B � �
�,�
Figure 54. Port Timing
��� ����� ���B�
#�������������
�#�
Figure 55. Interrupt Timing
XR88C681
�<
���� ����
��9:
5�.�9:�.� �9:
�5��5�
XR88C681
5�
5�
��
��
1�/=/<�8I
,������� ��%��� ��&%���
��4 �� � �6� A �����& Q 6� ���4 � � 6� A �����& Q 6� �
XR88C681
5�
5�
��
��
��
��
1�/=/<�8I
,������� ��%��� ��&%���
��4 ��� A �����& Q 6� ���4 ��� A �����& Q 6� ���4 �������4 �����
Figure 56. Clock Timing
����
���5
��9:
����
���5
XR88C681
�6
���� ����
�5��#����
�5���5 �������
�5�
� *(� �(���� �� �/ ���'3%�
��5�
����
Figure 57. Transmitter Timing
�5��5 #����
�5�
��5� ��58
Figure 58. Receiver Timing
XR88C681
�/
���� ����
44 LEAD PLASTIC LEADED CHIP CARRIER(PLCC)Rev. 1.00
�
D
D�
A
A1
D D1
D3
���/6 ���=� <��� <�6>
� ����� ����� ���� 1��6
� ����� UUU� ��6� UUU
* ����1 ����� ��11 ��61
*� ����/ ���1� ��// ��=�
� ����= ����1 ���� ��1�
� ��/=6 ��/�6 �>�<� �>�/6
�� ��/6� ��/6/ �/�6� �/�//
�� ��6�� ��/1� �<��� �/���
�1 ��6�� �&�� ���>� �&��
� ���6� *�� ���> *��
8� ���<� ���6/ ���> ��<�
8� ���<� ���<= ���> ����
� ����6 ���<6 ��/< ���<
SYMBOL MIN MAX MIN MAX
INCHES MILLIMETERS
B
A2
B1
e
����(- ,���
D2
� <<
Note: The control dimension is the inch column
D3
45� x H2 45� x H1
C
R
XR88C681
�>
���� ����
D
B
e
B1
40 LEAD CERAMIC DUAL-IN-LINE(600 MIL CDIP)
Rev. 1.00
<�
� ��
��
�
c
E1
L
A1
SeatingPlane
BasePlane A
����� ����6 ��6< 6�>�
� ����6 ���>6 ��1= ����
* ����< ����/ ��1/ ��//
*� ���<6 ���/6 ���< ��/6
' ����= ����= ���� ��</
� ����� ����� 6��66 61���
2� ��66� ��/�� �1��> �6�<�
2 ��/�� *�� �6��< *��
� ����� *�� ��6< *��
9 ����6 ����� 1��= 6��=
� �� �6� �� �6�
SYMBOL MIN MAX MIN MAX
INCHES MILLIMETERS
E
Note: The control dimension is the inch column
XR88C681
�=
���� ����
<�
�
��
��
D
e
40 LEAD PLASTIC DUAL-IN-LINE(600 MIL PDIP)
Rev. 1.00
SYMBOL MIN MAX MIN MAX
���/� ���6� <��/ /�16
� ����6 ���>� ��1= ��>=
� ����6 ����6 1��= <��6
* ����< ����< ��1/ ��6/
*� ���1� ���>� ��>/ ��>=
� ����= ����< ���� ��1=
� ���=� ����6 6���� 61���
2 ��/�� ��/�6 �6��< �6�==
2� ��<=6 ��6=� ���1� �<�>1
� ����� *�� ��6< *��
� ��/�� *�� �6��< *��
�* ��/�� ��>�� �6��< �>�>=
9 ����6 ����� ���� 6��=
� �� �6� �� �6�
INCHES MILLIMETERS
A1
E1
E
AL
SeatingPlane
A2
�
B1
B
C
Note: The control dimension is the inch column
eB
eA
XR88C681
��
���� ����
7��#�2
25 � ��������(� ��%����% �� �(-� �� ��3� '�-�% �� �� ���$�'�% '���(�$ ( �(% ����('��(� ( ��$�� �� (��
����� $�%(-" ���+����'� �� ���(��(�(�&� 25 ���������(� �%%���% � ��%��%(�(�(�& +�� �� �%� �+ �& '(�'�(�% $��
%'�(��$ ���(" '���&% � �('�%� �$�� �& ����� �� ���� �(-�" �$��3�% � �����%����(� ��� �� '(�'�(�% ���
+��� �+ ����� (+�(-����� ����% �$ %'�$���% '���(�$ ��� ( ��� ��& +�� (���%����(� �����%�% �$ ��& ���&
$���$(- ��� � �%��H% %��'(+(' ����('��(�� B(�� �� (+�����(� ( �(% ����('��(� �% ��� '���+���& '�'3�$L
� ��%��%(�(�(�&" ������" (% �%%���$ +�� (�''���'(�%�
25 ���������(� $��% �� ��'����$ �� �%� �+ �& �+ (�% ���$�'�% ( �(+� %������ ����('��(�% ���� �� +�(���� ��
���+�'�(� �+ �� ���$�'� '� ���%����& �� �!��'��$ �� '��%� +�(���� �+ �� �(+� %������ %&%��� �� �� %(-(+('���&
�++�'� (�% %�+��& �� �++�'�(���%%� ,��$�'�% ��� �� �����(I�$ +�� �%� ( %�' ����('��(�% ���%% 25 ���������(�
��'�(��%" ( ��(�(-" �%%���'�% �� (�% %��(%+�'�(� ���4 ��� �� �(%3 �+ (M��& �� $���-� �% ��� �((�(I�$L ��� ��
�%�� �%%���% ��� %�' �(%3%L �'� �����(�� �(��(�(�& �+ 25 � ��������(� (% �$�E�����& �����'��$ �$�� �� '(�'���
%��'�%�
���&�(-� ���� 25 � ��������(�
����%��� ��������� ����
�����$�'�(�" ( ���� �� ����" �(���� �� ��(�� ��(��� '�%�� �+ 25 � ��������(� (% ���(�(��$�