196
SIEMENS Régulation modulaire PID et floue Manuel No de référence : C79000-G8577-Cg01 2""" édition

Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

  • Upload
    buikiet

  • View
    226

  • Download
    1

Embed Size (px)

Citation preview

Page 1: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

SIEMENS

Régulation modulaire PID et floue

Manuel

No de référence : C79000-G8577-Cg01 2""" édition

Page 2: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Sommaire

Introduction 1

Vue d'ensemble des blocs 2

Application de la régulation modulaire

Application de la régulation floue 4

Description des blocs fonctionnels 5

Caractéristiques techniques

Exemples

Index

Page 3: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID
Page 4: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Sommaire

FB 1 11 : Transmission de valeurs de consigne à des ................................................................................. afficheurs DCB ("BCD-AUSG") 5-35

FB 1 12 : Calcul des extremums ("EXTRAUSVP') ...................................................... 5-37 FB 1 14 : Détecteur de seuils ("GRENZSIG") ............................................................ 5-38

................................................................................ FB 1 15 : Sélecteur ("K-AUSW) 540 FB 117 : Tracé polygonal ("POLYGON") .................................................................. 541

................................................ FB 1 18 : Programmateur temporel ("ZEITPLAN") 5 - 4 4 FB 119 : Sortie rapide de la valeur analogique ("ANAS") ....................................... 5-53 FB 174 : Zone morte ("TOTZONE") .......................................................................... 5-54 FB 176 : Régulateur IPD ("IPD-REG") ...................................................................... 5-56 FB 177 : Sortie impulsionnelle ("IMP-AUSG") ........................................................... 5-66 FB 178 : Adaptation ("KOEFFIT') ............................................................................. 5-71 FB 179 : Intégrateur ("1-GLIED") ............................................................................... 5-73 FB 188 : Temps mort ("TOTZEIT') ............................................................................ 5-76 FB 189 : Moyenne mobile ("ZEITMWT") ................................................................... 5-78

........................................................................................... Blocs de régulation floue 5-80 FB 1 13 : Fuzzyfication ("FUZ:FUT') .......................................................................... 5-80 FB 1 16 : Défuuyfication ("FUZ:DFUZ1) ................................................................. 5-82

Caractéristiques techniques .................................................................................... 6-1 Caractéristiques des blocs logiciels ............................................................................ 6-1

................................................ Caractéristiques de quelques sondes de température 6-4

Exemple de calcul du temps d'exécution et de la capacité mémoire ........................ 6-11

Exemples ................................................................................................................ 7-1 Régulation monoboucle avec rampe de consigne. régulateur IPD et sortie impulsionnelle (signaux à trois échelons. actionneur de type intégrateur) ........ 7-1 Régulation monoboude avec régulateur PID et sortie impulsionnelle (signaux à trois échelons. actionneur de type proportionnel) .................................... 7-10 Régulation multigrandeur (régulation de brûleurç) .................................................... 7-16 Régulation avec action PD dans la chaîne d'action et action PD dans la chaîne de réaction ....................................................................................... 7-30 Régulation d'état avec action I et observateur simplifié ........................................... 7-37 Adaptation du gain d'un régulateur PID avec un régulateur flou ............................... 746

........................................................................................................... Système réglé 746 Structure de la boucle de régulation ........................................................................ 749

....................... Fonctions d'appartenance et ensemble de règles du régulateur flou 7-50 Paramétrage des blocs de régulation modulaire ....................................................... 7-51 Interconnexion des blocs et stockage des données ................................................. 7-52 Blocs de régulation .................................................................................................... 7-52 Blocs de simulation du système réglé ....................................................................... 7-57 Interface entre le régulateur et le système réglé ....................................................... 7-59 Paramétrage des blocs de données ......................................................................... 7-59 Blocs de régulation .................................................................................................... 7-59

................................................................ Blocs pour la simulation du système réglé 7-61 Démarrage et fonctionnement cyclique. moniteur de régulation simplifié ................. 7-62 Mise en service ......................................................................................................... 7-63 Résultat de la simulation ........................................................................................... 7-63

Index ........................................................................................................................... 8-1

Page 5: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Vue d'ensemble

1 Introduction

1.1 Vue d'ensemble

La régulation modulaire classique est complétée par la régulation en logique floue. Le progiciel de blocs fonctionnels standard "Régulation modulaire PID et floue" renferme la régulation floue et les blocs de l'ancien progiciel "Régulation modulaire".

La disquette d'origine contient les fichiers suivants :

REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R

REG135ST.SSD régulation modulaire PID et en logique floue pour CPU 922*, 928**, 9288

REG1 15ST.S5D régulation modulaire PID et en logique floue pour CPU 945

REGBSPST.SSD exemple de régulateur PID pour CPU 9461947,948

FUZBSPST.S5D exemple de régulateur flou pour CPU 9461947,948

1.2 Liste de configuration

/ CPU dans l'automate 1 CPU 922* dans I'AP S5-135U ou S5-155U CPU 928** dans I'AP S5-135U ou S5-155U CPU 9288 dans I'AP S5-135U ou S5-155U 1

1 CPU 945 dans I'AP S5-115U

CPU 9461947 dans I'AP S5-155U CPU 948 dans I'AP S5-155U CPU 946R/947R*** dans I'AP S5-155H

excepté blocs flous et moniteur de régulation simplifié ** dans 6ES5 928-3UA11, excepté blocs flous et moniteur de régulation simplifié " Les fonctions H spécifiques ne peuvent pas être utilisées lors de la lecture de valeurs analogiques avec le FB 78.

1.3 Régulation modulaire

De nombreuses tâches de régulation nécessitent non seulement la conduite des grandeurs du processus par des régulateurs PID classiques, mais encore un traitement de signaux élaboré. Une optimisation doit souvent être obtenue grâce à des fonctions telles que la chaîne d'action anticipattice ou le calcul adapté des grandeurs de référence. Le traitement simultané de signaux TOR et analogiques est fréquemment imposé. Cela permet d'agir sur I'actionneur ou le régula- teur (par exemple, par adaptation des paramètres dans le programme).

Page 6: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation modulaire

Un jeu de blocs fonctionnels standard permet de résoudre ces tâches complexes et de grande envergure. Chaque bloc fonctionnel est associé a une fonction déterminée, par exemple, régula- teur, rampe de consigne, détecteur de seuils, zone morte, etc. Ces blocs fonctionnels peuvent être combinés à volonté pour réaliser des boucles de régulation parfaitement adaptées à la tâche considérée.

Les régulations configurées exclusivement a partir de ces blocs fonctionnels standard sont des régulations logicielles et ne nécessitent pas de cartes spécialisées. L'interface avec le processus est réalisée par des cartes d'entréeslsorties TOR et analogiques.

Les régulateurs configurables avec ces blocs fonctionnels standard SIMATIC S5 sont essentiel- lement des régulateurs numériques à échantillonnage (régulateur DDC, direct digital control). Le traitement de ces régulateurs est déclenché par horloge et donc effectué à intervalles de temps égaux (période d'échantillonnage TA). La période d'échantillonnage dépend du système réglé et obéit à la relation suivante (dans les algorithmes utilisés ici) :

TA I 112 - constante de temps dominante du système réglé

Le moniteur de la régulation met à disposition des périodes d'échantillonnage sélectionnables, supérieures a 0,1 S. Cela permet de traiter des systèmes réglés dont les constantes de temps sont supérieures ou égales à 0,2 S.

Un nouveau moniteur de régulation simplifié réalise des périodes d'échantillonnage de 10 ms.

De ce fait, les domaines d'application de la régulation modulaire sont principalement les proces- sus physico-chimiques, par exemple les régulations de pression, de température et de niveau, et les entraînements.

Les types de régulation suivants peuvent être réalisés :

régulation de maintien

régulation de correspondance

régulation de rapport

régulation en cascade

réglage adaptatif

régulation parallèle

observateurs

Les blocs fonctionnels standard de la régulation modulaire sont regroupés en trois fichiers. Veillez a ne pas mélanger ou permuter les blocs des trois fichiers. Les numéros de bibliotheque permettent de savoir si les blocs fonctionnels corrects ont été chargés. Tous les numéros de bibliothèque des blocs fonctionnels appartenant au fichier REG1 35ST.S5D commencent par le chiffre 9 (lettre repere A ou B ; exemple : P71200-S9014-A-1, P71200-S9038-B-1). Tous les numéros de bibliothèque des blocs fonctionnels appartenant au fichier REG155ST.SSD com- mencent par le chiffre 6, la lettre repère étant alors B (exemple : P71200-S6038-B-1) ou bien commencent par le chiffre 9, la lettre repere étant A (exemple : P71200-S9078-A-2).

Tous les numéros de bibliotheque des blocs fonctionnels appartenant au fichier REG1 15ST.SSD commencent par le chiffre 3, la lettre repère étant B (exemple : P71200-S3014-B-1).

Page 7: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation floue

La disquette originale contient encore un 4ème fichier (REGBSPSTSSD). Vous y trouverez l'exemple décrit au paragraphe 7.1. Les blocs fonctionnels standard doivent encore être char- gés.

1.4 Régulation floue

La régulation floue est une autre méthode de résolution des tâches de régulation complexes. Les processus dont la description mathématique est complexe et pour lesquels il n'est pas pos- sible de calculer un modèle théorique simple ne peuvent pas être traités avec des régulateurs classiques (régulateur PID, régulateur d'état, etc.). Un tel problème peut être résolu par un régu- lateur flou si l'opérateur détient des connaissances empiriques au sujet de l'installation pouvant être formulées avec des règles qualitatives SI-ALORS. Le régulateur flou est particulièrement in- téressant dans le cas de systèmes réglés non linéaires et invariables dans le temps ou dans le cas de régulations multigrandeurs. II peut remplacer ou compléter un régulateur classique.

Le jeu de blocs fonctionnels standard contient des blocs nécessaires à la réalisation d'une régu- lation floue. Un bloc fonctionnel standard a été réservé à la fuzzyfication, un autre à la défuzzyfi- cation. Cela permet de réaliser une configuration modulaire d'un régulateur flou. Les entrées et sorties peuvent être reliées aux blocs de la régulation modulaire.

L'outil SIFLOC S5 est livré pour la configuration du régulateur flou. II fournit des ressources confortables pour configurer, paramétrer, analyser, conduire et observer des régulateurs flous.

Les blocs fonctionnels standard sont sauvegardés dans les fichiers REG135ST.S5D ou REG1 15ST.SSD et REG155ST.S5D. Le fichier REGBSPST.S5D (cf. paragraphe 1 . l ) renferme un exemple d'insertion d'une régulation modulaire dans un moniteur de régulation. Les blocs fonctionnels standard doivent encore être chargés.

Page 8: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Vue d'ensemble des blocs

Vue d'ensemble des blocs

Nom du bloc Numéro du bloc

Description succincte ~ 1 ADDITION

1 ANAS

99 Ce bloc fonctionnel comporte 3 entrées qui peuvent être multipliées chacune par un facteur paramétrable.

119

Ce FB permet de lire les valeurs analogiques issues du processus via les cartes d'entrées analogiques :

6ES5 46.-5AA.1 6ES5 46.4U.11 6ES5 465-3AA12

Ce FB permet de transmettre les valeurs analogiques au processus via les cartes de sorties analogiques :

6ES5 243-1AAll 6ES5 243-1AC11

79

Ce FB permet de lire les valeurs analogiques issues du processus via les cartes d'entrées analogiques :

6ES5 243-1AA11 6ES5 243-1AB11

Ce FB permet de transmettre les valeurs analogiques au processus via les cartes de sorties analogiques :

6ES5 470-411.1 1 6ES5 475-.Ml 1 6ES5 476-.3AA12

1 ANiAUF FB d'organisation ; II doit être appelé dans les blocs d'organisation OB 20, OB 21 et 63 / 0822.

1 BCD-AUSG

20 FB d'organisation ; il doit être appelé dans les blocs d'organisation OB 20, OB 21 et OB 22 (utilisé avec ORG-MINI).

1 DIFF-GL 1 104 1 Ce FB différentie des fonctions d'entrée quelconques suivant la règle des trapèzes. 1

11 1 Ce FB peut traiter 4 afficheurs numériques (DCB, 4 chiffres, sans signe) via un bus de données 16 bits (mot de sortie). La valeur à visualiser peut être adaptée a l'unité de l'afficheur à l'aide d'un facteur paramétrable.

112 1 Ce FB calcule la valeur extrême (valeur minimale ou maximale) parmi 4 valeurs d'entrée.

84 Ce FB assure le lissage de valeurs d'entrée quelconques. II agit comme un élément a retard du premier ordre.

1 FUZ:DFUZ 1 116 1 Défuuyfication en une variable de sortie 1 FUZ:FUZ

61 Ce FB assure le lissage de valeurs d'entrée quelconques. II agit comme un élément à retard du premier ordre et peut être pourvu d'une contre-réaction.

GRENZSIG 114 Ce FB compare une valeur d'entrée a 4 seuils paramétrables.

l 1

1 13

IMP-AUSG 177 Ce FB convertit la grandeur de réglage délivrée par un régulateur en impulsions de

Fuuyfication d'une variable d'entrée

IPD-REG 176 Bloc"régulateuf' ; œ FB est traité soit en algorithme de position PID, soit en algo- rithme de vitesse PID. Le régulateur PID a une structure modulaire. Les actions (P, 1, D) peuvent être sélectionnées individuellement. Une nouvelle structure peut être choisie (action PD dans la chaîne de réaction). Ce FB dispose d'une entrée de perturbation et d'une entrée manuelle HAND.

1-GLIED 179 Ce FB intègre des fonctions d'entrée quelconques selon la règle des trapèzes. Une contre-réaction est réalisable.

Page 9: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Vue d'ensemble des blocs

Nom du bloc

KOEFFIZ

Numéro du bloc

K-AUSW

Description succincte

178

LADEN

/ ORGANI 1 69 / FB d'organisation ; il doit être appelé toutes les 100 ms. 1

La valeur d'entrée de ce FB est multipliée par un facteur paramétrable. Lavaleur obtenue peut être limitée ou bien le dépassement des limites peut être affiché.

115

MATHE

Le FB "sélecteut" permet de commuter l'une de deux valeurs d'entrée sur l'une des deux sorties, en fonction de deux signaux de commande.

39

/ PID-REG

FB d'organisation ; ce FB reinscrit les données sauvegardées par le FB "RETTEN" a leur adresse initiale.

14

ORGMlNl

62 FB régulateur ; ce FB constitue un régulateur PID a structure modulaire. Les actions l l (P, 1, D) peuvent être choisies individuellement. Une nouvelle structure peut être choisie (action PD dans la chaîne de réaction).

Ce FB contient différentes fonctions mathématiques sélectionnables à I'aide d'un code de fonction.

1 POLYGON l l Ce FB permet d'adapter une valeur analogique suivant une caractéristique (tracé polygonal).

23 FB d'organisation ; il peut êûe appelé dans tous les OB d'alarme.

RETTEN

SOSTELL

l TOTZONE l lT4 1 Ce FB permet de réaliser une zone '%l'insensibilité". La valeur de sortie du bloc reste constante tant que la valeur d'entrée se trouve dans cette zone.

38

TOTZEIT

1 98 Ce FB calcule la différence entre les deux valeurs d'entrée.

FB d'organisation ; les mots de mémentos 200 à 254 sont sauvegardés dans un bloc de donnees s6lectionnable.

96

ZEITMWT Ce FB calcule la valeur moyenne d'un certain nombre de valeurs saisies aux différents instants d'échantillonnage.

Ce FB convertit un échelon de la consigne en une fonction de rampe nécessaire à différents actionneurs.

188

1 ZEITPLAN 1 118 Ce FB permet de transmettre des valeurs selon un programme déterminé.

Ce FB permet de réaliser 3 temps morts dans une boucle de régulation. Ces temps morts possèdent une entrée commune.

Page 10: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Principe de la régulation modulaire

3 Application de la régulation modulaire

3.1 Principe de la régulation modulaire

La régulation modulaire consiste à assembler différentes fonctions de régulation pour configurer une boucle ou une structure de régulation complexe. Vous pouvez ainsi adapter la régulation au problème posé et réaliser des fonctions qui ne sont pas possibles avec les régulateurs structu- rés.

Rampe de consigne i

analogique

Figure 3-1 Structure de régulation simple (boude de régulation)

Consigne

Chaque fonction de régulation est réalisée par un bloc fonctionnel. Ces blocs devant communi- quer entre eux, par exemple pour transmettre la consigne, la mesure ou la valeur de la grandeur de réglage, des interfaces sont nécessaires. Elles sont définies lors de la configuration. Dans le cas de la régulation modulaire, ces interfaces sont des mots de données dont les adresses sont définies sous forme de paramètres effectifs lors de la configuration.

Grandeur de réglage 1 Rhulateur

Exemple SPA FB "ANEI" Lecture de la valeur analogique

NOM: ANEI

Sortie analogique

SPA FB "PID" NOM : RLG:PID

IST : DD100

Sortie

Régulateur

Entrée de mesure

Outre les valeurs transmises entre les blocs, il existe aussi des paramètres tels que les para- mètres de régulateurs (gain, constante de temps d'intégration et constante de temps de dériva- tion). Ces paramètres constituent les interfaces entre vous et les blocs de régulation.

Comme vous pouvez choisir librement les fonctions à exécuter, le nombre et le type des para- mètres n'est pas connu à l'avance. II est donc nécessaire de définir leur adresse lors de la confi- guration des structures de régulation à l'aide de paramètres effectifs.

Page 11: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Principe de la régulation modulaire

Exemple SPA FB "PID"

NOM : PID-REG

Paramètre STEW : DW97

Valeur transmise SOLL : DD98

Valeur transmise IST : DDlOO

Valeur transmise XA : DD102

Paramètre OBXA : DD104

Paramètre UBXA : DD106

Octet de commande

Entrée de consigne

Entrée de mesure

Sortie (valeur de réglage)

Limite supérieure de XA

Limite inférieure de XA

Outre les valeurs transmises et les paramètres, certains blocs utilisent des valeurs historiques et des valeurs de calcul internes. Ces valeurs sont gérées automatiquement par le système. II existe aussi des données d'organisation. Ce sont, par exemple, les périodes d'échantillonnage, les données de base des différentes boucles de régulation et les données de gestion purement internes.

L'organisation de toutes ces données dans les blocs de données est expliquée au para- graphe 3.3.

1 Paramètres 1

4 -

Données d'organisation J

Figure 3-2 Structure de régulation simple (boucle) avec toutes les données correspondantes

- C O

n s -

Paramètres Rampe de consigne

P

Valeurs historiques

- Sortie valeur - analogique

+

Lecture valeur analogique

historiques -

a 9 - -

s

- M e

Valeurs e

Page 12: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteurs de régulation

3.2 Moniteurs de régulation

Un nouveau moniteur de régulation simplifié (cf. paragraphe 3.3) est venu s'ajouter au moniteur de régulation déjà existant.

3.2.1 Tâches et structure du moniteur de régulation

La tâche principale du moniteur de régulation est d'appeler tous les blocs en fonction de leur fré- quence d'appel et de leur attribuer l'espace mémoire nécessaire pour les valeurs historiques et internes. Le moniteur de régulation indique aussi aux blocs l'état dans lequel se trouve I'auto- mate (type de démarrage, traitement cyclique). Cette information est nécessaire à I'initialisation de certaines fonctions de régulation. Deux blocs fonctionnels assument donc les tâches du mo- niteur de régulation :

FB63 ANiAUF appel quel que soit le type de démarrage

ORGANI appel en traitement cyclique

Vous configurez librement votre application en programmant l'appel des blocs de régulation et en définissant les paramètres. Certaines conventions sont nécessaires pour éviter toutes difficul- tés.

Les blocs fonctionnels standard composant une structure de régulation sont groupés dans des blocs de programme. Ces blocs fonctionnels sont appelés les uns à la suite des autres et para- métrés. La structure du programme est donc claire et le test peut être effectué de façon modu- laire. Dans le cas des systèmes réglés rencontrés dans les processus physico-chimiques ou simi- laires, il n'est pas nécessaire de mesurer l'écart de régulation à intervalles courts et de le trans- mettre au régulateur pour traitement. En effet, le système réglé ne peut pas suivre les variations rapides de la grandeur de réglage. La mesure de l'écart de régulation à intervalles plus espacés (= période d'échantillonnage) suffit. II existe cependant des fonctions de régulation qui doivent être traitées rapidement les unes à la suite des autres pour obtenir une précision suffisante. La sortie impulsionnelle en est un exemple. La durée minimale d'impulsion et donc l'incrément de la grandeur de réglage doivent être faibles afin que I'actionneur soit positionné exactement. Pour satisfaire à ces deux types d'exigences, vous devez répartir les fonctions de votre boucle de régulation sur deux blocs de programme :

PB "1 00ms" Bloc de programme traité toutes les 100 ms ; tous les blocs fonctionnels qui doivent être traités à intervalles courts sont appelés dans ce PB.

PB "ABTAST" Bloc de programme qui doit être traité à la fréquence fixée par la période d'échantillonnage ; tous les blocs fonctionnels qui doivent être traités unique- ment aux instants d'échantillonnage sont appelés dans ce PB.

La division du programme en une partie traitée toutes les 100 ms et une partie traitée aux ins- tants d'échantillonnage augmente de surcroit I'effectivité de I'automate. Les programmes à faibles périodes d'échantillonnage sollicitent fortement le processeur central de I'automate. Seules les fonctions nécessitant une faible période d'échantillonnage sont pro- grammées dans le PB "100ms" ; toutes les autres fonctions sont implémentées dans le PB "ABTAST". Le processeur central a donc encore suffisamment de temps pour effectuer d'autres tâches.

Page 13: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteurs de régulation

Exemple

1 Appel dans PB "ABTAST" 2 Appel dans PB "lOOmsn

Rampe de

Figure 3-3 Struchire de régulation simple (boucle)

consigne 1

Lecture valeur

Vous devez créer les deux blocs de programme. Le numéro de ces blocs peut être choisi libre- ment entre O et 255.

La structure du moniteur de régulation est alors la suivante.

analogique '

Chaque boucle de régulation se compose d'un PB "ABTAST" et d'un PB "lOOmsM. Plusieurs boucles de régulation peuvent être implémentées au sein de cette structure (1'2 ...). Les PB "100ms" sont appelés toutes les 100 ms, les PB "ABTAST" sont appelés à la fréquence pa- ramétrée. Le DB "INTER" défini par l'utilisateur est valable automatiquement dans le PB "100ms" ou dans le PB "ABTAST".

Sortie impulsionnelle

Si des blocs de données spécifiques sont ouverts dans le PB "100ms" ou le 9 "Ot' PB "ABTAST", il faut, avant d'appeler le prochain bloc fonctionnel standard de ré- gulation modulaire, déclarer valable le DB "INTER" correspondant.

Grandeur de réglageb

Consigne

Mesure +

1 Régulateur

Page 14: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteurs de régulation

OB "lOOmsn FB "RETTEN'

PB "ABTAST' / l 4

PB "ABTAST' l n 1

FB "ORGANI" PB "ABTAST' / --, 11

SPA FB "ORGANI" , ' ' l y s J ' , \

DB "ODAT" 1 DB "INTER"

I l FB "LADEN"

SPA FB "LADEN"

Figure 3-4 Moniteur de régulation : structure des appels

Vous devez programmer les appels des blocs fonctionnels FB "ANLAUF" et FB "ORGANI".

Les appels SPA FB "RETTEN" et SPA FB "LADEN" (cf. paragraphe 5.1 . l ) ne sont nécessaires que si d'autres programmes peuvent être interrompus par le programme de régulation déclen- ché par horloge. Si le programme de régulation peut lui-même être interrompu pour traiter des alarmes, il faut également insérer les appels de ces FB pour la sauvegarde et la restauration des mémentos.

Des routines d'initialisation des blocs de régulation doivent être exécutées dans les différents sous-programmes de démarrage. Pour ce faire, le FB "ANLAUF" doit être appelé dans les blocs d'organisation correspondants. II appelle tous les blocs de programme paramétrés contenant les blocs de régulation et leur communique le type de démarrage.

La partie du programme traitée par déclenchement d'horloge doit être appelée dans un bloc d'organisation exécuté toutes les 100 ms par le système d'exploitation. Le FB "ORGANI" gère les données d'organisation et appelle les PB "ABTAST" et "100ms".

Les blocs fonctionnels standard n'existent qu'une seule fois dans l'automate. Les différentes structures de régulation sont obtenues par interconnexion de blocs (ordre des appels dans les blocs de programme, flux des données) et par attribution de blocs de données aux différentes boucles.

Page 15: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteurs de réaulation

3.2.2 Organisation des données

Toutes les données dont le programme a besoin sont regroupées dans deux blocs, le DB "ODAT" et le DB "INTER". Le DB "ODAT" contient des données d'organisation. Le DB "INTER" contient des données d'organisation, mais aussi des valeurs de transfert, des paramètres et des valeurs historiques des blocs de régulation.

3.2.2.1 DB "ODAT"

Le DB "ODAT' se compose de 4 parties. Les première et quatrième parties sont réservées aux blocs fonctionnels d'organisation. Vous pouvez paramétrer les différentes périodes d'échantillon- nage dans la deuxième partie. Toutes les boucles de régulation à traiter doivent être paramé- trées dans la troisième partie (données de base des boucles de régulation).

DB "ODAT"

3.2.2.1.1 Echantillonnage

Donnée

DW O DW 12

DW 13 DW 28

DW 29 DW 255

DW 256 DW n

Le moniteur de régulation peut gérer huit périodes d'échantillonnage choisies par vous. Ces va- leurs doivent être des multiples de 100 ms inférieurs à 3276'7 s. Le moniteur de régulation ré- serve une cellule de temporisation à chaque période d'échantillonnage. Le contenu de cette cellule est incrémenté à chaque cycle jusqu'a ce que la valeur de la période d'échantillonnage soit atteinte.

Description

Données de gestion (actualisées par le système)

Echantillonnage (pararnétrage par l'utilisateur)

Données de base des boucles de régulation (paramétrage par l'utilisateur)

Données de gestion (actualisées par le système)

1 Donnée / Format 1 Description

/ D D 1 3 1KG 1 Période d'échantillonnaae 1 Isl 1 - ---

/ DD 15 1 KG 1 Période d'échantillonnag-1

/ D D 1 7 1KG 1 Période d'échantillonnaae 3 1s1 1 DD 19

DD 21

/ DD 27 / KG / Période d'échantillonnage 8 [s] 1

DD 23

DD 25

KG

KG

Période d'échantillonnage 4 [SI

Période d'échantillonnaae 5 Tsl

KG

KG

Période d'échantillonnage 6 [SI

Période d'échantillonnage 7 [sl

Page 16: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteurs de régulation

Vous pouvez configurer de façon optimale l'échantillonnage de ces différentes boucles en inscri- vant les différentes périodes d'échantillonnage, les unes à la suite des autres, à partir du DD 13 jusqu'au DD 27. 11 est recommandé d'attribuer la plus grande valeur à la période d'échantillon- nage 1 (DD 13) (cf. 5.1.2). L'ordre des autres périodes est indifférent. Si les 8 périodes ne sont pas toutes utilisées, il est recommandé de faire suivre la dernière pé- riode d'échantillonnage valable par KG O, et ce pour des raisons liées au temps d'exécution.

Exemple

DB "ODAT

1 Donnée / Format / Description 1

3.2.2.1.2 Données de base des boucles de régulation

Les données de base d'une boucle de régulation sont :

le numéro du PB "ABTAST",

le numéro du PB "IOOms",

le numéro de période (d'échantillonnage),

le temps de décalage,

le numéro du DB "INTER.

75 boucles de régulation peuvent être paramétrées. Si d'autres boucles sont encore néces- saires, il faut créer un nouveau moniteur de régulation.

Numéro de période, temps de décalage

Les périodes d'échantillonnage sont numérotées de 1 à 8. Le numéro de période permet d'affec- ter une période d'échantillonnage à chaque boucle de régulation. Chaque boucle de régulation peut ainsi être adaptée au système réglé correspondant. Les temps de décalage permettent d'adapter la totalité de la régulation (toutes les boucles) à l'automate. On cherche ainsi à équilibrer la sollicitation de la CPU le plus possible dans le temps. Le temps de décalage indique pour quelle valeur de la cellule de temporisation le PB "ABTAST" doit être appelé (unité de temps : 100 ms).

Page 17: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteurs de régulation

Exemple

Deux boucles de régulation ont été programmées. Chacune fonctionne avec une période d'échantillonnage de 0,2 s et un temps de décalage de O S. Le temps maximal d'exécution du programme est la somme des temps de traitement des patiies de programme suivantes :

Moniteur de régulation (FB 69),

PB "1 00ms" de la 1 boucle,

PB "ABTAST" de la lem boucle,

PB "lOOmsM de la 2Bme boucle et

PB "ABTAST" de la 2"' boucle de régulation.

Si le temps de décalage O a été attribué à la boucle 1 et le temps de décalage 1 à la boucle 2, le PB "ABTAST" de la boucle 1 est appelé comme auparavant lorsque la valeur O est contenue dans la cellule de temporisation. Le PB "ABTAST" de la boucle 2 est maintenant appelé lorsque la cellule de temporisation contient la valeur 1 (donc 100 ms plus tard). Le temps maximal d'exé- cution du programme est la somme des temps suivants :

Temps d'exécution du moniteur de régulation (FB 69),

Temps d'exécution du PB "100ms" de la lem boucle de régulation,

Temps d'exécution du PB "100ms" de la 2ème boucle de régulation,

Temps d'exécution du PB "ABTAST" 1 ou du PB "ABTAST" 2.

Dans le second cas, la CPU traite alternativement les blocs de programme PB "ABTAST" 1 et PB "ABTAST" 2. Le temps d'exécution d'un seul PB "ABTAST' intervient dans le calcul et le temps d'exécution maximal du programme est donc considérablement raccourci (la plupart des blocs de régulation peuvent et doivent être appelés dans le PB "ABTAST").

Le but de l'échantillonnage est de traiter le moins possible de PB "ABTAST" au cours d'une pé- riode de base de 100 ms (optimum : 1). Cela ne peut être garanti que si les périodes d'échantil- lonnage paramétrées satisfont à la condition suivante :

TAm = TAmin . n avec m = 1 ... 8 n=1,2,4,8 ,...

Page 18: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteurs de réaulation

Dans l'exemple suivant, 5 boucles de régulation sont programmées dans des cycles différents (cases vides : appels possibles ; cases pleines : appels effectifs) :

I 1 I l I

O 0.5 1 1.5 2.0 dsf

Numéro du DB "INTER"

Un DB "INTER" doit être affecté à chaque boucle de régulation. La règle est la suivante : plu- sieurs boucles de régulation indépendantes peuvent posséder un DB "INTER" commun ou des DB "INTER" différents. Si les boucles sont interconnectées pour former une structure de régula- tion, celles-ci doivent posséder un DB "INTER" commun.

Page 19: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteurs de régulation

La figure suivante montre la disposition des données de base des boucles de régulation dans le DB "ODAT".

DB "ODAT'

Description Donnée

DW29

DW30

DW31

DW32

F ~ m a t

KF

DW33

DW34

KY

KY

KY

DW35

DW36

octet de gauche

KY

KY

DW37

DW38

DW39

octet de droite

Temps de décalage pour manipulation

PB "1 00ms" 1

Temps de décalage

KY

KY

DW253

Figure 3-5 Données de base des boudes de régulation dans le DB "ûDAT"

Adresse de la demière boucle

Numéro de période pour manipulation

PB "ABTAST" 1

Numéro de période

DB "INTER"

PB "100ms" 2

KY

KY

KY

DW 254

DW255

Manipulation

Bi de commande (Bit O)

PB "ABTAST' 2

Temps de décalage

DB "INTER"

KY

La période d'échantillonnage et le temps de décalage d'une boucle de régulation peuvent être modifiés en service de la manière suivante :

Numéro de période

Bi de commande (Bit O)

PB "100ms" 3

Temps de décalage

DB "INTER"

PB "100ms" 75 1 PB "ABTAST" 75

KY

KY

Inscription du nouveau numéro de période et du temps de décalage dans le DW 30

PB "ABTAST" 3

Numéro de période

Bit de commande (Bit O)

Mise à ''1'' du bit de commande (bit O) dans le DW correspondant à la boucle choisie.

Temps de décalage

DB "INTER"

Le système inscrit les données du DW 30 dans les données de base de la boucle de régulation et communique la modification aux blocs de régulation programmés dans la boucle. En règle gé- nérale, les blocs de régulation acceptent leurs nouveaux paramètres, y compris la période d'échantillonnage (la réaction exacte des différents blocs est décrite aux paragraphes corres- pondants du chapitre 5). Le système efface le bit de commande dans les données de base de la boude de régulation.

Numéro de période

Bi de commande (Bit 01

Adresse de la dernière boucle de régulation

Les données de base des boucles de régulation doivent être inscrites dans le DB "ODAT" les unes à la suite des autres, à partir du DW 31. 11 faut inscrire dans le DW 29 le numéro du mot de données qui contient les numéros des PB de la demière boucle de régulation.

Page 20: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteurs de régulation

Longueur du DB "ODAT"

II faut veiller à ce que la longueur du DB "ODAT" soit suffisante. La règle est la suivante.

Longueur DB "ODATt = 256 + 2 nombre de boucles de régulation (sans en-tête)

DB "INTER"

Le DB "INTER" peut être divisé en 3 zones de données. La première zone est réservée aux don- nées d'organisation. Vous définissez I'interconnexion et le paramétrage des blocs de régulation dans la deuxième zone. Les blocs de régulation rangent les données historiques et les données auxiliaires dans la troisième zone.

DB "INTER

Figure 3 6 Strucbire du DB "INTER'

Format Description

Données d'organisation

DW O

DW 15

DW 16

DW 17

DWn

DW n+l

DW m

Le système utilise cette zone pour échanger des données d'organisation. Vous ne devez pas y accéder.

Interfaces et paramétres

n : défini par I'utilisateur en fonction de I'interconnexion des blocs m : dépend des blocs de régulation utilisés

KF

Cette zone de données est sous votre entière responsabilité. Vous devez y définir l'imbrication des blocs de régulation et leur paramétrage. Vous fixez l'affectation des mots de données de cette zone en définissant les opérandes effectifs lors des appels des blocs de régulation.

Données d'organisation (actualisées par le système)

Adresse de début des valeurs historiques (=n+l) (définie par I'utilisateur)

Interfaces et paramètres (paramétrés par l'utilisateur)

Valeurs historiques et auxiliaires (données système)

Page 21: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteurs de régulation

Exemple SPA FB "PID"

NOM : RLG:PID STEW : DW23 SOLL : DD24 IST : DD26 XA :DD28 OBXA : DD30 UBXA : DD32

DB "INTER"

Mot de commande Entrée de consigne Entrée de mesure Sortie (valeur de réglage) Limite supérieure de XA Limite inférieure de XA

Donnée

DWO

DW 15

DW16

DD17

DD19

DD21

Format

KF

KG

DW23

DD24

Description

Données d'organisation (actualisées par le systeme)

Adresse de début des valeurs historiques (n+l)

+0000000+00

KG

KG

DD26

DD28

+ 1 000000+01

Mot banalisé pour sorties inutilisées

KM

KG

DD30

DD32

L'expérience a montré qu'il était souvent avantageux d'affecter les mots de données DW 17 à DW 22 comme il est montré dans l'exemple. II est ainsi possible d'affecter la valeur O ou 1 a des entrées ou des paramètres sans réserver une cellule mémoire a chaque fois (par exemple, dans le cas du sommateur ou du bloc mathématique).

Mot de commande

Entrée de consigne

KG

KG

DW m

La longueur de la zone pour interfaces et paramètres dépend du nombre et du type d'intercon- nexions des blocs de régulation. Cette zone est cependant limitée au DW 255. Si les blocs de régulation d'un automate nécessitent plus de place en mémoire pour les interfaces et les para- mètres, il faut essayer de "déporter" certains d'entre eux dans un deuxième moniteur de régula- tion.

Entrée de mesure

Sortie

KG

KG

Valeurs historiques et auxiliaires (données systeme)

Limite supérieure de XA

Limite inférieure de XA

Page 22: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteurs de régulation

Adresse de début des valeurs historiques

II faut inscrire ici le numéro du premier mot de données qui n'appartient plus à la zone des inter- faces et paramètres (maximum de 256).

Valeurs historiques et données auxiliaires

Cette zone est réservée aux blocs de régulation. Elle est gérée de façon autonome par ces blocs et le FB 69. Cette zone peut se trouver, en totalité ou en partie, au-delà de la limite fixée par le DB 255.

Longueur du DB "INTER"

La longueur du DB "INTER" dépend de la longueur de la zone des interfaces et paramètres et du nombre des valeurs historiques des blocs de régulation. Le nombre total des valeurs histo- riques peut être déterminé à l'aide du tableau 1 du paragraphe "Caractéristiques techniques".

Exemple

Nombre de valeurs historiques (automate S5-155U)

SOSTELL

Rampe de consigne 10 Entrée analogique O Régulateur PID 12 Sortie analogique O - Total 22

Consigne

Nota r\

Le DB "ODAT" et le DB "INTER" contiennent des données qui sont exploitées et recalculées à chaque cycle (par exemple, cellule de temporisation dans le DB "ODAT et valeurs historiques dans le DB "INTER"). II faut donc veiller, lors de la définition des nouveaux paramètres en cours de fonctionnement, à n'écrire que dans les cellules mémoire réservées à cet effet.

Grandeur de réglageb

Dans le cas de l'automate S5-155H, seuls les blocs de données indiqués dans le bloc de données de configuration DX 1 avec COM 155H peuvent être chargés dans la CPU (cf. guide d'utilisation "Logiciel COM 155H", paragraphe 3.2 "Don- nées de transfert").

AN AU

ANEl Mesure

Page 23: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteur de régulation simplifié

3.3 Moniteur de régulation simplifié

3.3.1 Tâches et structure du moniteur de régulation simplifié

Le moniteur de régulation simplifié est utilisé lorsque le nombre de boucles de régulation à créer est peu important. L'implémentation n'est pas limitée au niveau de 100 ms. II est possible d'at- teindre des périodes d'échantillonnage de 1 ms (CPU 945) pour des régulations rapides.

Le moniteur de régulation simplifié est constitué par les blocs fonctionnels standard FB "ANL-MINI" et FB "ORG-MINI".

La structure du moniteur de régulation simplifié est la suivante :

OB 20/21/22 (AP S5-135Ul 155U)

OB21/22(CPU945) FBnANL-MINI" PB "ABTAST"

SPA FB "ANL-MINI" E l SPA PB "ABTAST"

OB 10 ... 18 (AP S5-135U, 155U)

OB 10 ... 13 (CPU 945) FB "ORG-MINI" PB "ABTAST"

DB "INTER"

E SPA FB 'DRG-MINI" El SPA PB "ABTAST"

Figure 3-7 Moniteur de régulation sirnplifi6, structure des appels

Une seule boucle de régulation peut être traitée par appel du FB "ORG-MINI". Ce FB est appelé à la fréquence du bloc d'organisation dans lequel il est implémenté. Le cycle d'appel des blocs fonctionnels n'est plus différent du cycle d'échantillonnage.

Périodes d'échantillonnage des différents blocs d'organisation à appel périodique invariant (CPU 928,9288)

OB d'horloge

OB 10

Période d'échantillonnage à régler (s)

KG +10000000-01

Page 24: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteur de régulation simplifié

La manipulation est la même que pour un moniteur de régulation classique excepté les points suivants.

Les blocs fonctionnels FB "ANLAUF" et FB "ORGANI" sont remplacés par les FB "ANL-MINI" et FB "ORG-MINI".

Une seule boucle de régulation peut être réalisée par appel du FB "ORG-MINI"

II n'existe qu'un bloc de programme, le PB "ABTAST". Les différents blocs fonctionnels sont appelés dans ce PB.

Vous entrez la période d'échantillonnage TA dans le bloc de démarrage FB "ANL-MINI". Elle correspond à la période de l'OB d'horloge contenant l'appel du FB "ORG-MINI". Si vous dési- rez paramétrer une période d'échantillonnage égale à un multiple de base (par exemple, 20 s), vous devez également indiquer cette nouvelle période d'échantillonnage (20 s) dans le bloc de démarrage FB "ANL-MINI". En outre, il faut programmer une division (facteur 4) dans le bloc d'organisation d'horloge (OB 18, 5 s dans la CPU 928, 928B).

Le bloc de données DB "ODAT" est inutile.

Les blocs ne pouvant être appelés que dans le PB "100ms" ne sont pas traités avec le moni- teur de régulation simplifié. II s'agit des blocs :

- IMP-AUSG

- SOSTELL en mode 100 ms

3.3.2 DB "INTER", données d'organisation

La zone de données d'organisation est utilisée par le moniteur de régulation et par les blocs de régulation pour l'échange des données globales.

Les blocs de régulation déposent leurs données internes dans la zone des valeurs historiques et auxiliaires. Ces données sont gérées par le moniteur de régulation.

Vous ne devez pas accéder à ces zones.

Les zones système du DB "INTER" sont également expliquées en détail afin de permettre une meilleure compréhension du fonctionnement du moniteur de régulation simplifié.

DW O-DW 4 : données globales de certains blocs fonctionnels standard Les mots de données DW O a DW 4 n'ont pas de rôle à jouer avec les blocs fonctionnels standard du moniteur de régulation. Certains blocs fonctionnels standard y déposent cepen- dant des informations "globales".

DW 5 : décalage de la valeur historique pour le PB "ABTAST" Le décalage indique le début des valeurs historiques dans le DB "INTER pour le PB "ABTAST".

Page 25: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Moniteur de régulation simplifié

DW 6 : décalage de la valeur historique pour le PB "100ms" Le décalage indique le début de la valeur historique dans le DB "INTER" pour le PB "100ms".

DW 7 : numéro du DB "ODAT'

DW 8 : numéro du DB "INTER"

DW 9 : numéro du PB "100ms"

DD 10 : période d'échantillonnage La période d'échantillonnage est indiquée en secondes, en format "virgule flottante".

DW 12 : type de démarrage, indicatif automate, commande D12.0 : bit de commande En cas de modification de la période d'échantillonnage, le bit de commande de chaque bloc dépendant du temps est mis à "1". D12.3 : identificateur d'échantillonnage L'identificateur d'échantillonnage ne doit être mis à "1" qu'à l'appel du PB "ABTAST".

D12.6,7 : indicatif AP D12.6,7 : 0,1 CPU 922 1 D12.6,7 : 1 ,O CPU 928 = 2 D12.6,7 : x,x AP S5-155U, CPU 945 quelconque

D12.8 : bit de démarrage Au démanage, D l 2.8 est à "1 ", sinon il est à "0". D12.9 : redémarrage manuel Au cours d'un redémarrage manuel, le bit de données D l 2.9 doit être à "1 ". D12.10 : redémarrage après coupure de la tension secteur Au cours d'un redémarrage après coupure de la tension secteur, le bit D12.10 doit être à "1 ".

DW 13 (AP S5-135 U), DD13 (AP S5-155 U, CPU 945) : adresse du DB "INTER" L'adresse du DB "INTER est mise à jour par le FB "ORGANI".

DW 15 : décalage des valeurs historiques Les différents blocs fonctionnels ajoutent l'espace mémoire nécessaire au décalage et ins- crivent la nouvelle valeur du décalage dans le DW 15. Le bloc suivant connaîtra donc le dé- calage correct de ses valeurs historiques.

DW n+l-DW I : valeurs historiques et données auxiliaires pour les FB du PB "ABTAST"

DW I+1-DW m : valeurs historiques et données auxiliaires pour les FB du PB "100ms"

Page 26: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Mémentos utilisés, temporisations, compteurs

DW O Données globales de certains blocs fonctionnels standard 1 D W 4 1

1

DW 5 / Décalaae des valeurs historiques du PB "ABTAST" (n+l)

1 DW 8 1 ~uméro du DB "INTER" 1

DW 6

DW 7

Décalage des valeurs historiques du PB "100ms" (1+1)

Numéro du DB "ODAT"

1

DW 12 1 ~ y p e de démarrage, indicatif AP, commande

DW 9

DD 10

/ DW* 13 I~dresse du DB "INTER" 1

Numéro du PB "100ms"

Période d'échantillonnage

DW 15 1 Décalage des valeurs historiques

* : DW 13 (AP S5-135U), DD 13 (AP S5-155U, CPU 945)

Valeurs historiques et auxiliaires des FB du PB "ABTAST"

Valeurs hisoriques et auxiliaires des FB du PB "100ms"

n : fixé par l'utilisateur avec la liaison des blocs 1, rn : dépendent des blocs de régulation utilisés

Figure 3-8 Données d'organisation dans le DB "INTER"

3.4 Mémentos utilisés, temporisations, compteurs

Les blocs fonctionnels standard occupent la zone de mémentos comprise entre MW 200 et MW 254. Si le programme cyclique doit également accéder à cette zone, vous devez en pro- grammer la sauvegarde au début du programme de régulation (FB "RETTEN") et la restaurer à la fin du programme de régulation (FB "LADEN"). Le contenu de la zone des mémentos (MW 200 à MW 254) doit également être sauvegardé dans le cas des programmes déclenchés par alanne.

Les temporisations et les compteurs ne sont pas utilisés.

Les cartes CPU 922 (processeur R) et CPU 928 utilisent les données système BS 60 et BS 61. Si les intermptions ont lieu aux limites d'instructions et si cette donnée est utilisée, son contenu doit être sauvegardé puis restauré après traitement de l'interruption.

3.5 Termes utilisés en régulation modulaire

Pour faciliter la compréhension du chapitre suivant, il est nécessaire de définir quelques termes spécifiques à la régulation modulaire.

Page 27: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Termes utilisés en régulation modulaire

3.5.1 Modes de démarrage

La régulation modulaire est en démarrage si le système d'exploitation de l'automate ou de la CPU exécute le bloc fonctionnel "ANLAUF" (démarrage) appelé dans les blocs d'organisation OB 20, OB 21 ou OB 22.

Le démarrage proprement dit (aussi appelé "démarrage manuel") est le mode correspondant au traitement de l'OB 20 par l'automate ou la CPU.

3.5.2 Manipulation

Vous pouvez manipuler les paramètres de la régulation modulaire de deux manières diffé- rentes :

- Mise à 1 du bit de commande (bit O dans le DB "ODAT", voir aussi pages 3-9 et 3-1 0) L'actualisation porte non seulement sur le numéro de période et le temps de décalage mais aussi sur toutes les grandeurs des FB standard de la boucle de régulation dont les valeurs sont modifiées par SBED 1. La mise à 1 du bit de commande a donc des effets sur toute la boucle de régulation.

- Manipulation locale par SBED Seules les grandeurs d'un bloc fonctionnel standard déterminé sont actualisées. Vous pou- vez choisir vous-même entre le paramétrage dynamique (possible à tout instant) et le para- métrage adaptatif (commandé par un front). Dans ce dernier cas, vous devez programmer vous-même le iront.

Page 28: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Principe de la régulation floue

4 Application de la régulation floue

4.1 Principe de la régulation floue

Dans un premier temps, les signaux d'entrées analogiques doivent être transformés en valeurs linguistiques. Une valeur linguistique est une valeur décrite par des qualificatifs du langage parlé tels que "petit", "grand", "chaud", "froid", etc. En général, plusieurs valeurs linguistiques sont né- cessaires pour couvrir l'ensemble de la plage de valeurs d'un signal d'entrée. Les zones de vali- dité des valeurs linguistiques se recoupent. Le nombre de valeurs dépend de l'application ; il est ainsi possible d'avoir par exemple (très froid, froid, frais, tiède, chaud, très chaud) ou (faible, moyen, élevé). Le procédé permettant de transformer une variable d'entrée en plusieurs valeurs linguistiques est appelé fuzzyfication.

La correspondance entre une valeur linguistique et une variable d'entrée est représentée de ma- nière interne par une valeur de vérité (degré de vérité) comprise entre 0.0 et 1 .O. Ainsi, si la va- riable d'entrée actuelle ne correspond pas du tout à la valeur linguistique, la valeur de vérité est de 0.0. Par contre, si la variable d'entrée correspond parfaitement à la valeur linguistique, on ob- tient une valeur de vérité de 1 .O. Toutes les valeurs intermédiaires sont possibles. La transfor- mation proprement dite est réalisée à l'aide de fonctions d'appartenance. Une fonction d'appartenance doit être définie pour chaque valeur linguistique. En général, les fonctions d'ap- partenance ont une forme trapézoïdale (cf. figure 4.1).

Valeur de vérité t P2

Figure 4.1 Fonction d'appartenance générale

Le trapèze est défini par 4 sommets P l , P2, P3 et P4. Les ordonnées de ces sommets sont fixes :

P ly = 0.0 ; P2y = 1 .O ; P3y = 1 .O ; P4y 0.0

La forme du trapèze ne peut donc être modifiée qu'avec les abscisses des sommets. Les abs- cisses doivent cependant remplir la condition suivante :

P l x <= P2x <= p3x <= p4x

Si certaines abscisses ont la même valeur, le trapèze prendra les formes particulières représen- tées à la figure 4.2.

Page 29: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Principe de la régulation floue

l Plx <= P2x = p3x <= p4x l P l ~ * = p 2 x < = p 3 ~ = ~ 4 ~

Figure 4.2 Formes particulières des fonctions d'appartenance

Les valeurs de vérité sont combinées dans des règles. Les règles de type SI-ALORS proches de la pratique sont formées à l'aide des opérateurs ET, OU et NON comme en logique binaire. La combinaison ET est réalisée par une opération "minimum", la combinaison OU par une opération "maximum". L'opération NON est donnée par la formule NON (valeur de vérité) = 1 .O -valeur de vérité.

Les résultats des règles sont des valeurs de vérité qui seront transfotmées en une valeur analo- gique par défuzzyfication. Cette défuzzylïcation est également réalisée avec des fonctions d'ap- partenance. Une fonction d'appartenance est nécessaire pour chaque variable de sortie des règles. Selon la grandeur de la valeur de vérité, une surface plus ou moins importante du poly- gone de la fonction d'appartenance est occupée. Cette surface a la forme d'un trapèze si la mé- thode d'inférence utilisée est l'inférence MAX-MIN. On obtient deux nouveaux sommets dont les abscisses sont représentées à la figure 4.3 par x2 et x3.

l Plx x2 P2x p3x x3 P4x

Figure 4.3 Partie de la surface du trapèze

Page 30: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Une telle surface est obtenue pour chaque variable de sortie d'une règle. Les surfaces de toutes les fonctions d'appartenance d'une variable de sortie sont regroupées. La valeur du signal de sortie est alors déterminée en calculant le centre de gravité de la surface ainsi obtenue. L'abs- cisse du centre de gravité est la valeur du signal de sortie (cf. figure 4.4).

Y

valeurs admises pour le signal de sortie 1

/ Centre de gravité "aleur de sortie actuelle

Figure4.4 Centredegravité

4.2 Structure et organisation des données

Pour chaque boucle de régulation, les blocs fonctionnels sont appelés dans le bloc de pro- gramme PB "ABTAST". Le bloc d'application en régulation floue FUZ:APP est également appelé dans ce PB. Les données des entrées floues et des sorties floues doivent être transférées avant et après cet appel.

Exemple

:L DD Double mot de données dans le DB "INTER" :A DB .. :T DD 1 Entrée 1

... :L DD Double mot de données dans le DB "INTER" :A DB .. :T DD 1 Entrée n :SPA FB ..

NOM :FUZ:APP :A DB .. :L DD4 Sortie 1 :A DB Numéro du DB "INTER :T DD Double mot de données dans le DB "INTER"

... :A DB .. :L DD 4 Sortie n :A DB Numéro du DB "INTER" :T DD Double mot de données dans le DB "INTER"

. Numéro de bloc fixé par l'utilisateur

Page 31: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Structure et organisation des données

Le bloc d'application en régulation floue peut également être appelé en dehors du bloc de programme. II n'est pas lié à un moniteur de régulation.

Le bloc fonctionnel standard FB 11 3 FUZ:FUZ est appelé dans le bloc d'application en régula- tion floue FUZ:APP pour chaque variable d'entrée. Les règles sont traitées par un bloc fonction- nel spécifique a l'application FUZ:RULE. Le bloc fonctionnel standard FB 116 FUZ:DFUZ est appelé pour chaque variable de sortie (cf. figure 4.5).

. FBxx

1 1 1

xx : numéros de bloc indiqués par l'utilisateur

Figure 4.5 Concept modulaire des blocs du rbgulateur flou

Les données et les paramètres de la régulation floue sont déposés dans des blocs de données. Vous devez prévoir un bloc de données de longueur suffisante pour chaque appel du FUZ:FUZ et du FUZ:DFUZ (cf. paragraphe 5.3). Lorsqu'un bloc fonctionnel FUZ:RULE est généré avec le logiciel de paramétrage SIFLOC S5, un bloc de données est créé pour les données internes des règles.

Page 32: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Configuration avec SIFLOC S5

4.3 Configuration avec SIFLOC S5

Le programme SIFLOC S5 est disponible pour configurer, paramétrer, analyser, conduire et ob- server des régulateurs flous. La saisie graphique des fonctions d'appartenance et un éditeur mettant a disposition des botes d'information pour la saisie textuelle des règles sont deux exem- ples des nombreux avantages de SIFLOC S5.

Sont générés automatiquement :

le bloc d'application en régulation floue FUZ:APP,

le bloc de règles en régulation floue FUZ:RULE et le bloc de données correspondant,

tous les blocs de données nécessaires à la fuzzyfication et à la défuzzyfication.

Vous pouvez charger les blocs en ligne dans l'automate programmable.

Page 33: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs fonctionnels d'organisation

5 Description des blocs fonctionnels

5.1 Blocs fonctionnels d'organisation

5.1.1 FB 38lFB 39 : sauvegardelrestauration de la zone des mémentos ("RETTENILADEN")

Si l'on n'y prend pas garde, le programme de régulation déclenché par horloge risque d'écraser les données que le programme cyclique interrompu a inscrites dans la zone des "mémentos ba- nalisés" (MW 200 à MW 254). Le FB "RETTEN" sauvegarde les données de cette zone en les transférant dans des mots de données. Ce bloc doit être appelé au début du programme de ré- gulation : il sauvegarde alors les données du programme cyclique. II faut appeler le FB 39 à la fin de ce programme de régulation. Ce bloc recharge les données sauvegardées dans la zone des "mémentos banalisés". Les blocs fonctionnels FB 38 et FB 39 doivent toujours être utilisés par paire. Le bloc de don- nées, paramètre de ces FB, doit être le même pour les deux blocs fonctionnels.

CPU 948, CPU 9461947, CPU 946FU947R

Les blocs fonctionnels peuvent être appelés à 16 niveaux d'alarme différents et sauvegardent la "zone banalisée" dans une "pile" (le bloc de données paramétré). Cela signifie que le bloc de données, paramètre de ces blocs fonctionnels, reste le même pour les différents niveaux d'inter- ruption. La longueur du bloc de données doit être 817 mots de données, sans en-tête (DW O à DW 816). La CPU se met en STOP en cas d'erreur. Les erreurs possibles (code dans l'accumulateur 1) sont :

F001 A = DB de sauvegarde/restauration inexistant

F002 A = Débordement de la pile de mémentos

F003 A = DB de sauvegarde/restauration trop court

Remèdes

FOOl : Transférer un DB de sauvegarde/restauration dans l'automate.

F002 : Utiliser les FB 38/39 toujours par paire. Appeler le FB 38 au début de I'OB d'interruption et le FB 39 a la fin. L'exécution de I'OB ne doit pas être interrompue par une instruction BEB.

F003 : Charger un DB de sauvegarde/restauration ayant une longueur de 81 7 mots.

CPU 945, CPU 9288, CPU 928, Processeur R (CPU 922)

Pour ces appareils, les blocs ont la même fonction que celle décrite ci-dessus. II existe cepen- dant une différence essentielle. Alors que les blocs pour I'automate S5-155U sauvegardent le contenu de la "zone des mémentos banalisée" dans un même bloc de données quel que soit le niveau d'interruption, il faut choisir ici un bloc de données propre à chaque paire de FB. II faut donc un bloc de données de 28 mots (sans en-tête) pour chaque niveau d'interruption.

Page 34: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs fonctionnels d'organisation

Liste des opérandes formels

l D B l Bloc dans lequel les données de la zone de mémentos banalisés doivent l l être transférées. I Nom

5.1.2 FB 63 : Démarrage ("ANLAUF")

Dans les automates S5-115U et S5-135U, le bloc fonctionnel "ANLAUF" doit être appelé dans les blocs d'organisation :

OB 20 - Démarrage OB 21 - Redémarrage manuel OB 22 - Redémarrage automatique au retour de la tension secteur

Description

Le type de démarrage doit être communiqué au bloc de la façon suivante. OB 20 ... Démarrage manuel .................................................................. ART O OB 21 ... Redémarrage manuel ............................................................ ART = 1 OB 22 ... Redémarrage automatique au retour de la tension secteur ... ART = 2

Dans la CPU 945, le traitement du programme de démarrage (ANLAUF) a lieu dans I'OB 21 dans le cas d'un démarrage manuel et dans I'OB 22 s'il s'agit d'un démarrage automatique aprés réta- blissement de la tension secteur. Dans les deux cas, la CPU doit être en mode de marche (RUN) avant I'intemption. Le type de démarrage doit être communiqué au bloc de la maniére suivante :

Type

OB 21 Démarrage manuel ART = O

OB 22 Redémarrage automatique au retour de la tension ART = 2

Format

II faut aussi communiquer l'identificateur d'automate au FB de démarrage. La correspondance est la suivante :

/ 2 1 CPU 928, CPU 928B 1

AG

1

Ce paramètre n'est pas significatif dans le cas du progiciel de I'automate S5-155U et de la CPU 945. Une valeur quelconque peut lui être attribuée.

AutomateICPU

Processeur R (CPU 922)

Le bloc fonctionnel standard "ANLAUF" assure les fonctions suivantes :

Marquage du type de démarrage dans tous les DB "INTER"

Inscription du type de I'automate dans tous les DB "INTER (au démarrage)

Appel de tous les PB "ABTAST' et PB "100ms" (au démarrage manuel)

Calcul de la place nécessaire pour les valeurs historiques des PB "ABTAST" et des PB "lOOmsn (au démarrage manuel)

Vérification de la longueur du DB "ODAT' et des longueurs de tous les DB "INTER" (seule- ment au démarrage) Si un DB est trop court, I'automate passe en STOP ; le contenu de l'ACCU est F002. La pile des interruptions indique quel DB est trop court. Avant d'effectuer un nouveau démarrage, vous devez vérifier que les blocs situés après le DB en question dans la mémoire de I'auto- mate sont corrects.

Page 35: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs fonctionnels d'organisation

Si un redémarrage a lieu, les blocs de régulation ne sont pas appelés par le FB de démarrage. Au lieu de cela, le type de démarrage est inscrit dans tous les DB "INTER" et est effacé lorsque la période d'échantillonnage indiquée dans le DD 13 est écoulée. Lorsque la plus grande pé- riode d'échantillonnage est inscrite dans le DD 13, il est garanti que toutes les routines des diffé- rentes boucles de régulation ont pu être exécutées.

Liste des opérandes formels

Nom

AG

5.1.3 FB 69 : Organisation ("ORGANI")

ART

ODAT

Les fonctions du FB "ORGANI" ont été expliquées en partie au chapitre 3. Ces fonctions sont :

Description

Identificateur de l'automate

la gestion de temps,

Type de démarrage

Numéro du DB "ODAT"

la gestion de la zone mémoire pour les valeurs historiques et les valeurs internes,

Type

D

le transfert de l'indicatif de manipulation vers le DB "INTER,

Format

KF

D

D

le transfert de la période d'échantillonnage vers le DB "INTER",

KF

KF

l'ouverture du DB "INTER",

l'appel du PB "ABTAST",

l'appel du PB "100ms".

Le FB "ORGANI" veille à ce que chaque boucle de régulation trouve dans le DB "INTER les données d'organisation qui lui sont destinées (par exemple, période d'échantillonnage) et traite les boucles dans l'ordre paramétré. II tient compte des périodes d'échantillonnage et des temps de décalage associés au DB "ABTAST". La valeur du paramétre formel ODAT doit être identique a celle indiquée dans le FB "ANLAUF".

Liste des opérandes formels

1 Nom Description 1 Type / Format 1 1 ODAT 1 Numéro du DB "ODAT' I D I K F I

Page 36: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs fonctionnels d'organisation

5.1.4 FB 20 : Démarrage mini ("ANL-MINI")

Le bloc fonctionnel "ANL-MINI" fait partie du moniteur de régulation simplifié. Dans les auto- mates S5-135U ou S5-155U, il faut appeler les blocs d'organisation OB 20 pour un démarrage, OB 21 pour un démarrage manuel et OB 22 pour un démarrage après rétablissement de la ten- sion secteur. Le type de démarrage doit être communiqué au bloc de la manière suivante :

OB 21 ... Démarrage .............................................................................. ART O

OB 21 ... Redémarrage manuel .............................................................. ART = 1

OB 22 ... Redémarrage automatique au retour de la tension secteur .... ART = 2

Dans la CPU 945, le traitement du programme de démarrage (ANLAUF) a lieu dans I'OB 21 dans le cas d'un démarrage manuel et dans I'OB 22 s'il s'agit d'un démarrage automatique après rétablissement de la tension secteur. Dans les deux cas, la CPU doit être en mode de marche (RUN) avant I'intemiption. Le type de démarrage doit être communiqué au bloc de la fa- çon suivante :

OB 21 Démarrage manuel ART = O

OB 22 Redémarrage automatique au retour de la tension secteur ART 2

Dans le cas d'un redémarrage, les blocs de régulation ne sont pas appelés par le FB "ANL-MINI". Le type de démarrage est inscrit dans le DB "INTER" de sorte que toutes les routines des diffé- rents blocs de régulation puissent être exécutées.

Les opérandes formels DBNR et PBNR signalent au moniteur de régulation le numéro du bloc de données DB "INTER" et le numéro du bloc de programme PB "ABTAST". II n'y a pas de DB "ODAT".

Liste des opérandes formels

Le bloc fonctionnel "ANL-MINI" assure les fonctions suivantes :

Nom

ART

DBNR

PBNR

TA

Marquage du type de démarrage dans le DB "INTER"

Appel du PB "ABTAST" lors d'un démarrage

Calcul de l'espace mémoire nécessaire pour les valeurs historiques du PB "ABTAST" (seule- ment au démarrage)

Format

KF

KF

KF

KG

Description

Type de démarrage

Numéro du DB "INTER"

Numéro du PB "ABTAST"

Période d'échantillonnage

Vérification de la longueur du DB "INTER" (seulement au démarrage) Si le DB est trop court, l'automate passe en STOP et le contenu de l'ACCU est F002. Le nu- méro du DB est indiqué dans la pile des interruptions. Avant tout nouveau démarrage, vous devez vérifier que les blocs sauvegardés dans la mémoire de l'automate après le DB en question sont corrects.

Type

D

D

D

D

Page 37: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs fonctionnels d'organisation

5.1.5 FB 23 : Organisation mini ("ORG-MINI")

Le bloc fonctionnel "ORG-MINI" est appelé dans l'un des blocs d'organisation d'alarme (OB 10 à OB 18).

Les opérandes formels DBNR et PBNR indiquent au moniteur de régulation le numéro du bloc de données DB "INTER" et le numéro du bloc de programme PB "ABTAST". II n'y a pas de DB "ODAT".

Liste des opérandes formels

Le FB "ORG-MINI" assure les fonctions suivantes :

Gestion de la zone mémoire pour les valeurs historiques et les valeurs internes

Ouverture du DB "INTER"

Appel du PB "ABTAST"

Nom

DBNR

PBNR

Description

Numéro du DB "INTER"

Numéro du PB "ABTAST'

Type

D

D

Format

KF

KF

Page 38: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2 Blocs de régulation

5.2.1 FB 14 : Bloc mathématique ("MATHE")

STEB

FB 14 1 MATHE

SFEHL

FNRl XE 1

Le bloc fonctionnel FB "MATHE" contient plusieurs fonctions mathématiques qui peuvent être sélectionnées à I'aide du numéro de fonction FNR. La limitation du signal de sortie aux valeurs de seuils OBXA et UBXA peut être activée ou désactivée à I'aide du bit de commande SBNE. Les bits SANBO et SANBU signalent toujours le dépassement des valeurs de seuils, quel que soit l'état du bit SBNE.

SPOS SNEG

SANBO

7 6 5 4 3 O

Le bit d'erreur SFEHL est mis à 1 dans les cas suivants :

SFEHL

Numéro de fonction erroné

-

Division par O ; la sortie reste inchangée.

SANBU

SANBU

Radicande inférieur à O ; la racine de la valeur absolue est calculée.

SANBO

XE2 MATH

S A E 8&>Ew

SPOS

y

SNEG

- O B Z w sxA

SBAlE

STEB : ,,,,,,,

XE1 : ,,,,,,,

XE2 : ,,,,,,,

FNR : ,,,,,,,

X A : ,,,o.,,

OBXA : ,,,,,,,

UBXA : ,,,,,,,

Page 39: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Les fonctions mathématiques suivantes peuvent être sélectionnées :

1 FNR 1 Formule Fonction

Division

2

Moyenne

1 - XE 1

/ 8 &?Ï. XE2 Calcul de la racine avec normalisation 1

Inversion

6

7

L'entrée XE2 n'a pas de signification dans le cas de la fonction d'inversion. Une adresse factice peut être indiquée.

Liste des opérandes formels

-XE1 . XE2

lXEl l . XE2

Calcul du nombre opposé avec normalisation I

Calcul de la valeur absolue avec normalisation

Bit n'O : SBNE = O Limitation HF = 1 Limitation EF

Nom

STEB

1 Bit n03 : SNEG = 1 Résultat négatif

1 ne4 : SPOS = 1 Résultat positif

Description

Octet de commande et de signalisation

1 Bit n'5 : SANBO = 1 Signalisation : XIUOBXA

1 Bit ne6 : SANBU = 1 Signalisation : XAcUBXA

Type

E

1 Bit ne 7 : SFEHL = 1 Erreur : division par O ou racine d'un nombre négatif ou FNR erroné

Format

BY

/ XE1 1 Entrée 1 / E I D /

XE2

FNR

IUBM 1 Limite inférieure de XA Valeur admises : -10000 ... OBXA

XA

OBXA

Entrée 2

Numéro de fonction ; valeurs possibles : 1 ... 8

Sortie

Limite supérieure de XA Valeurs admises : UBXA ... +IO000

E

E

D

BY

A

E

D

D

Page 40: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.2 FB 61 : Lissage ("GLAETTEN")

STEB

FB 61 1 GLAEllEN

ERU ~ & j

E l * A A2

t t - A 1

E2 NE3

Le bloc fonctionnel "GLAETTEN" agit comme un élément à retard du premier ordre. II lisse des valeurs d'entrée quelconques selon l'approximation de Padé du premier ordre (régie des tra- pèzes). La qualité du lissage est réglée au moyen de la constante de temps Tl.

E l : ,..,...

E2 :,,..,.. NE3 : .....,.

A2 : ,.,,,.,

A l : ,,,,,,,

Figure 5-1 Réponse indicielle de la fonction de lissage

A(0) : ,,,,,,,

T l ' , , O , , o , ,

ERU A a , B , m , , ,

STEB : , , . , , , ,

La dérivée du signal de sortie A est disponible sur la sortie A l . Cela peut être intéressant dans le cas des régulations d'état. L'élément de lissage peut être équipé d'une contre-réaction. La sortie A2 doit être utilisée pour réaliser cette contre-réaction. De plus, il faut affecter a l'entrée ERU le facteur qui existe entre la sortie A2 et l'entrée NE3. ERU égale 1 dans le cas d'une contre-réaction directe sur NE3.

ERU égale O s'il n'y a aucune contre-réaction.

Page 41: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Exemple

sans

avec contref6action

b t

Figure 5-2 Lissage avec contre-réaction

Le bit de commande SA2 permet d'attribuer une certaine valeur initiale à la sortie A2. Si SA2 égale 1, A2 prend la valeur A(0) définie par l'utilisateur. La sortie A prend la valeur correspon- dante calculée selon la règle des trapèzes. La fonction de lissage peut, par exemple, être lancée à partir de la première valeur de mesure lue.

Paramétrage dynamique, paramétrage adaptatif

La constante de temps de lissage T l et la période d'échantillonnage TA peuvent être communi- quées aux blocs de façon dynamique ou adaptative. Elles sont prises en compte lorsque SBED égale 1. En paramétrage dynamique, SBED'doit toujours être égal à 1. En paramétrage adapta- tif, SBED ne doit être mis à 1 que si de nouvelles valeurs de paramètres doivent être prises en compte. L'utilisateur doit remettre SBED à O lorsque celles-ci ont été acceptées.

Manipulation

Toutes les valeurs de sortie restent inchangées en mode "manipulation". Les valeurs internes sont recalculées ; les nouvelles valeurs de T l et TA sont prises en compte.

Modes de démarrage

Au démarrage, la valeur initiale paramétrable A(0) est affectée à la sortie A2 et la sortie A prend la valeur correspondante calculée selon la règle des trapèzes. Les sorties restent inchangées pendant le "redémarrage au retour de la tension secteur" et pendant le "redémarrage manuel".

Page 42: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Liste des opérandes formels

Nom

E l

E2

NE3

A l

A2

A (0)

T l

ERU

A

STEB

Description

Entrée affectée du signe "+"

Entrée affectée du signe "t"

Entrée affectée du signe Il-"

Dérivée de la sortie A

Sortie de la bascule : à utiliser pour la contre-réaction

Valeur initiale de la sortie A2

Constante de temps de lissage TA

Valeurs admises : T l 2 - 2

Entrée si contre-réaction : le facteur de contre-réaction est affecté à cette entrée.

Sortie de l'élément de lissage

Octet de commande Bit ne 6 : SA2 = 1 A (O) est affecté à la sortie A2.

Bit ne 7 : SBED = 1 Les nouvelles valeurs de T l et TA sont prises en compte.

Type

E

E

E

A

A

E

E

E

A

E

Format

D

D

D

D

D

D

D

D

D

BY

Page 43: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.3 FB 62 : Régulateur PID ("PID-REG")

STEW

FB 62 1 PlD-REG

SD

Le bloc fonctionnel FB 62 constitue un régulateur à action proportionnelle, intégrale et dérivée qui fonctionne suivant l'approximation de Padé (règle des trapèzes). Pour cette raison, la période d'échantillonnage est limitée à la moitié de la constante de temps dominante du système réglé.

TA 5 112 . constante de temps dominante du système réglé

D

Kfl: 3

La structure du régulateur PID est modulaire. Les actions P, I et D peuvent être coupées indivi- duellement et I'action PD (SRUK = 1 ; SVOR = O) ou I'action D seule (SRUK = 1 ; SVOR = 1) peuvent être intégrées dans la chaîne de réaction (cf. exemple 7.4). Les avantages sont alors les suivants :

Li

L'intégration de I'action P et de I'action D dans la chaîne de réaction contribue à une réponse "sans à-coup" tout en assurant une compensation rapide des perturbations. Dans la plupart des cas, un intégrateur pour éviter les sauts de consigne n'est pas nécessaire.

SDE A

KO/P 1

Id; SPE A

t - 4 K/ri

XA- SANBO

t ~(0) 7

= O B ,NB"

SIE A P SOLL i / i I

STEW : ,,,,,,, SOLL : ,, ,,,, ,

IsT : ,,,,,,.

X A : ,,,,,,, OBXA : ,,,,,,,

UBXA : ,,,,,,,

KO/P : ,,,,,,,

K/TI : A(0) : , a , , , , ,

K/TD : ,,,,,,,

T l : ,,,,,,,

P 0 O , , , , , ,

1 , ,,,,,,,

D , , , , , , , ,

Page 44: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Indépendamment des valeurs des paramètres du régulateur, la fonction de transfert de la boucle fermée possède un numérateur constant de sorte que le taux de dépassement de la réponse indicielle est minimal.

La fonction de transfert du régulateur PID peut être définie aussi bien sous forme additive que multiplicative.

Forme additive

KI : Coefficient d'action par intégration KD : Coefficient d'action par dérivation KO : Gain proportionnel

Forme multiplicative

KP : Gain TN : Constante de temps d'intbgration TV : Constante de temps de dérivation Tl : Constante de temps d'amortissement P : Variable complexe de Laplace

La constante de temps d'amortissement est soumise à la restriction :

Vous pouvez transmettre soit les valeurs correspondant à la forme multiplicative (calculées par exemple à partir du diagramme de Bode), soit celles correspondant à la forme additive (procédé plus moderne). Veillez à ce que la condition soit remplie même lorsque vous transmettez les paramètres du régulateur correspondant à la forme multiplicative.

Action D

La grandeur de réglage du régulateur PID peut être faussée par la limitation de la sortie XA (li- mites UBXA et OBXA). Cela est particulièrement sensible dans le cas de I'action D car celle-ci réagit à une modification de la grandeur d'entrée par un signal de sortie qui ne se maintient que pendant la durée d'une période d'échantillonnage (si T l = TN2). Si, pendant ce temps, I'action P et I'action 1 sont très élevées, I'action D ne se manifeste plus ou est faussée.

L'action qui ne s'est pas manifestée en sortie peut être rattrapée pendant les périodes d'échan- tillonnage suivantes si vous affectez la valeur O au bit SD.

Page 45: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

L'action D dispose aussi d'une constante de temps d'amortissement. II est possible de pallier une instabilité due à I'action D en augmentant cette constante de temps d'amortissement (cf. 5.2.1 1).

Action 1

L'action 1 est gelée lorsqu'une valeur de seuil est dépassée (comportement "anti-saturation").

On distingue deux cas pour lesquels I'action 1 est maintenue malgré les effets de limitation :

Le seuil supérieur OBXA est atteint et I'action 1 agit dans le sens négatif.

Le seuil inférieur UBXA est atteint et I'action I agit dans le sens positif.

Lorsqu'aucun temps mort n'existe dans le système réglé, il peut être intéressant d'utiliser la fonction spéciale "maintien de I'action 1" (SINST). Dans ce cas, I'action 1 n'est pas stoppée lors- qu'un seuil de sortie est atteint.

Au démarrage du régulateur par SNE = 1 et selon la valeur du bit (SANL), vous affectez à la va- leur de sortie XA la valeur "historique" qu'elle avait avant la coupure ou une autre valeur A(0). II faut également définir la valeur du bit SRUK (action PD dans la chaîne de réaction) avant de dé- marrer le régulateur, c'est-à-dire ne pas définir simultanément le comportement au démarrage et mettre à 1 le bit SNE.

Manipulation

La sortie XA reste inchangée en mode "manipulation". Les facteurs internes sont recalculés sur la base des nouvelles valeurs de KOIP, WTI, WTD, T l et TA.

Modes de démarrage

Au démarrage, I'action I est appliquée et la sortie XA est initialisée. Les facteurs intemes sont calculés.

La sortie XA reste inchangée dans les modes "redémarrage au retour de la tension secteur" et "redémarrage manuel".

Paramétrage dynamique, paramétrage adaptatif

Les paramètres KOIP, WTI, WTD, T l et TA peuvent être transmis de façon dynamique ou adap- tative. Ils ne sont pris en compte que si SBED égale 1. SBED reste à 1 dans le cas du paramé- trage dynamique. Si le paramétrage est adaptatif, SBED n'est mis à 1 que si de nouvelles valeurs doivent être prises en compte. Vous devez remettre SBED à O lorsque les valeurs ont été transmises.

Exemple

Le régulateur PID doit être réglé de la manière suivante :

Actions P et D dans la chaîne de réaction + SRUK 1 SVOR = O

Action 1 stoppée lorsqu'un seuil est atteint +SlST = O SINST = O

Les paramètres sont ceux d'une fonction de transfert sous forme multiplicative. + SALG = O

Page 46: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Avecaction P + SPElA O

Avecaction l + SIEIA = O

Avec action D + SDEIA = O

Une action D qui n'a pas été entièrement + S D = O délivrée (par suite d'une limitation) est rattrapée.

Démanage avec A (0) + SANL O

XA = O lorsque le régulateur est coupé. + S M = 1

STEW

FB 62 1 PID-REG

SD

X égale 1 lorsque les paramètres doivent être pris en compte sans qu'on soit en mode "manipulation".

D

KT 4

Li SDEA

-

KO/P7 t*@

t XA

to, = SAN BO

P * I

STEW : ,,,.,,, SOLL : ,,,,,,, IsT : ,.,,,,,

X A : ,.,,,,, OBXA : ,.,,.,, UBXA : ,,,,,,, KOIP : a . , , . , ,

K/TI : ,,,,,,,

A(0) : p n B v n Q v

KflD : ,,,,,,,

T l : ,,,#,,, P ' I I I I I I I ,

1 , , , , , , , ,

D : ,..,,,,

Page 47: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

STEW

Liste des opérandes formels

Mot de commande Bit na O : SNE = O

= 1

Nom

Régulateur HF Régulateur EF

Bit no 1 : SPUA = 1

Description

Sans action P

Bit no 2 : SIUA = 1

Type

Sans action I

Format

Bit na 3 :SDUA = 1 Sans action D

Régulateur PID avec structure normale Actions P et D dans chaîne de réaction : I'action P peut être replacée dans la chaîne d'action en paramétrant SVOR = 1. et SRUK = 1 Actions P et D dans la chaîne de réaction et SRUK = 1 L'action D seule est dans la chaîne de réaction.

Bit no 5 : SVOR =O

Bit no 6 :SALG =O = 1

Algorithme sous forme multiplicative Algorithme sous forme additive

Bitn' 7 :SBED = 1 Les nouvelles valeurs KOIP, WTI, WTD, T l et TA sont prises en compte.

Bit ne 8 : SIST = O = 1

L'action I est gelée lorsqu'un seuil est atteint. L'action I n'est gelée que dans le cas où le seuil aurait aussi été atteint sans action D.

Bit ne 9 : SINST = 1

B i tnOIO:SD =O

Ne pas couper I'action I

L'action D qui n'a pas été délivrée totalement est rattrapée. L'action D n'est pas rattrapée.

Bit no 11 : SANL = O = 1

Démarrage avec XA = A (O) Démarrage avec la valeur historique

et SNE = O : maintien sur l'ancienne valeur etSNE=O:XA=O

Bit ne 14 : SANBU = 1 Signalisation : XA dépasse le seuil inférieur.

Bit ne 15 : SANBO = 1 Signalisation : XA dépasse le seuil supérieur.

Sortie du régulateur PID = grandeur de réglage Valeurs admises : UBXA ... OBXA

SOLL

IST

OBXA Seuil supérieur de XA Valeurs admises : UBXA ... +IO000

/ UBXA

Entrée de consigne Valeurs admises : -10000 ... +10000

Entrée de mesure Valeurs admises : -10000 ... +IO000

Seuil inférieur de XA Valeurs admises : -10000 ... OBXA

E

E

D

D

KOIP Gain du régulateur PID Algorithme sous forme additive : KO Algorithme sous forme multiplicative : KP

E D

Page 48: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Liste des opérandes formels

--

Coefficient d'action par dérivation ou constante de temps de dérivation Algorithme sous forme additive : KD [s-'1 Algorithme sous forme multiplicative : TV [s]

Nom

K/ TI

A (0)

Constante de temps d'amortissement ; constante de temps de retard de I'action D [s] Valeurs admises : T l 2 TA12

1 P 1 Valeur de l'action P / A I D I

Description

Coefficient d'action par intégration ou constante de temps d'intégration Algorithme sous forme additive : KI [s-'1 Algorithme sous forme multiplicative : TN [s]

Valeur initiale de l'action I

/ Valeur de I'action I

Type

E

E

5.2.4 FB 78 : Lecture de la valeur analogique ("ANEI")

Format

D

D

D

STEB

l Valeur de l'action D

FB 78 1 ANEl PBER- eG- KN - BT-

NA- SER-

XA ER SFB

SBU

STEB : ,,,,,,,

PBER : ,,,,,,, BG : ,,,,,,, KN : ,,,,,,, BT : ,,,,,,,

A

NA : ,,,,,,, ER : ,,,,,,,

X A : ,,,,,,,

7 6 O

D

SFB SBU SER

Page 49: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Ce bloc fonctionnel permet de lire les valeurs analogiques issues des différentes cartes d'en- trées analogiques (cf. tableau). Ces cartes peuvent appartenir aussi bien au domaine de péri- phérie normale qu'au domaine de périphérie étendue. Le bloc fonctionnel tient compte des particularités des différentes cartes d'entrées analogiques et fournit une valeur appartenant à l'étendue normalisée O ... 10000 pour les cartes unipolaires ou -10000 ... +IO000 pour les cartes bipolaires. Pour ces dernières, les valeurs de mesure négatives doivent être complémentées.

Valeur de substitution

En mode 'Valeur de substitution" (SER = l), aucune valeur n'est lue sur la carte d'entrées analo- giques mais la valeur présente sur l'entrée ER est prise en compte. Suivant le type de carte choisi (opérande BT, carte unipolaire ou bipolaire), un dépassement d'étendue supérieur à 5 % est signalé sur la sortie SBU.

SBU = 1 si ER < O ou ER > 10500 (cartes unipolaires) ER C -1 0500 ou ER > 10500 (cartes bipolaires)

Correction de l'erreur de zéro

La valeur de sortie XA fournie par le FB peut être wnigée. Les erreurs de zéro du capteur peuvent ainsi être compensées.

Exemple

La valeur délivrée sur la sortie XA est +1200 au zéro physique. Cette valeur est affectée à I'en- trée NA pour corriger l'erreur de zéro. Le bloc fonctionnel fournira désormais la valeur zéro lorsque la grandeur physique sera elle-même nulle.

Suivant le type de carte, les bits SBU et SFB sont mis à 1 en cas de rupture de fil ou de dépas- sement d'étendue supérieur à 5 %.

Page 50: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

1 SFB = Bit F de la carte 1

/ SFB= Bit Dde la carte 1

Figure 5 3 Correspondance entre carte d'entrées analogiques, type de carte et signalisation

2

3

4

5

6

7

Les valeurs sur la sortie XA ne sont pas limitées à l'étendue nominale. XA égale O si SFB égale 1.

BT =Type de module Bit F = Bit d'erreurlnipture de fil Bit D = Bit de débordement

PT100 PT 100

f50rnVI+-500mVI+-lV > I 1 0 V l k 2 0 mA

I50rnVI+-500mV+lV > k 5 V I I l O V I I 2 0 r n A

-0,05...1 VI-0,5 ... 10 V > -1...20 mA

4...20 rnA

Il VI I l 0 VI I 20 rnA

4604UA11 4654UA11

465-5AA11 465-3AA12

4604UA11 4654UAll

4634UA11 4634UB11

4604UA11 4634UA11 46341181 1 4654UA11

{ 460-5A421 460-5AA31

O...max OC 0...10000

-10000...+10000

-10000...+10000

0...10000

0...10000

-10000...+1 O000

SBU=1 siXA<O OUM> 10500

SFB = Bit F de la carte

SBU = 1 si XA < -10500 ou XA > 10500

SBU = 1 si XA < -10500 ou XA > 10500

S B U = l siXA<O ou XA > 10500

S B U = l s i x A c 0 ou XA > 10500

SFF =1 si XA+NA< -525 -3rnA

SBU = 1 si XA < -10500 O U M > 10500

Page 51: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

STEB

Liste des opérandes formels

Octet de commande :

Nom

PBER

Bit n' O : SER = O La valeur est lue sur la carte. = 1 Valeur de substitution

Description

Bit no 6 : SBU = 1 Signalisation : dépassement d'étendue

Bit no 7 : SFB = 1 Signalisation :erreur

Domaine de périphérie : PBER = NP La carte d'entrées analogiques se trouve

dans le domaine de périphérie normale. = EP La carte d'entrées analogiques se trouve

dans le domaine de périphérie étendue.

Type

Adresse de début de la carte ; valeurs admises : si PBER = NP: BG > 128 =EP: BG>O E l B Y /

Format

1 KN / Numéro de voie sur la carte d'entrées analogiques E I B Y I

l B T 1 Type de carte Valeurs admises : O .. . 7

Correction de l'erreur de zéro : XA = valeur lue (normalisée) - NA Valeurs admises : -10000 ... +IO000 Valeur de substitution prise en compe a la place de la valeur sur la carte d'entrées analogiques en mode 'Valeur de substitution" Valeurs admises : O ... 10000 w -10000 ... +IO000

XA Sortie du bloc fonctionnel Valeurs admises : O ... 10000 ou -10000 ... +IO000

A D

Page 52: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.5 FB 79 : Sortie de la valeur analogique ("ANAU")

STEB

FB 79 1 ANAU

SBF- PBER-

BG- KN - BT -

XE

Ce bloc fonctionnel pemet de transmettre des signaux analogiques au processus via les cartes de sorties analogiques. Suivant la carte, le bloc fonctionnel traite des valeurs appartenant au domaine O ... 10000 ou -10000 ... +10000. Les valeurs d'entrée inférieures ou supérieures sont limitées. Vous devez uni- quement définir le paramètre BT correspondant à la carte utilisée.

9

1

l

BT : Type de carte

STEB : ,. a a a ,.

XE : PBER : a t t t t t t

SBF

BT

Les signaux peuvent être délivrés soit par des cartes de la périphérie nomale, soit par des cartes de la périphérie étendue.

BG : ,,nu,,,

KN : , , . , , , ,

BT : , , , , , , ,

Le transfert vers la carte de sorties analogiques est inhibé lorsque le paramètre SBF est à 1.

1 I

Cartes

Manipulation, démarrage

Valeurs admises

II n'y a pas accès à la périphérie analogique.

Page 53: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Liste des opérandes formels

1 Nom 1 Description 1 Type / Format / 1 STEB 1 Octet de commande : l E I B Y l

Bit ne 1 : SBF = O Fonctionnement normal, accès a la périphérie = 1 Inhibition : les valeurs ne sont pas transmises a

la périphérie.

5.2.6 FB 84 : Lissage simple ("EINFGLAT")

XE

PBER

BG

KN

BT

STEB

Entrée (= valeur analogique a transmettre) Valeurs admises : O ... 10000 ou -10000 ... +IO000

Domaine de périphérie : PBER = NP La carte de sorties analogiques se trouve

dans le domaine de périphérie normale. = EP La carte de sorties analogiques se trouve

dans le domaine de périphérie étendue.

Adresse de début de la carte ; valeurs admises si PBER = NP : BG 2 128

=EP: BG2O

Numéro de voie sur la carte de sorties analogiques

Type de carte Valeurs admises : O ... 3

FB 84 1 EINFGLAT

.ro\q

Le bloc fonctionnel "EINFGLAT" agit comme un élément à retard du premier ordre. II lisse des valeurs d'entrée quelconques suivant l'approximation de Padé du premier ordre (règle des tra- pèzes). La qualité du lissage est fonction de la constante de temps T l choisie. La structure in- terne du bloc correspond à celle du FB 61.

E

E

E

E

E

XA XE

D

W

BY

BY

BY

Ir STEB : ,,,,,,,

XE : ,,,,,,,

T l : ,,,,,,,

A(0) : ,,,,,,.

X A : ,,a,,,.

Page 54: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Figure 5-4 Réponse indicielle dans le cas du lissage simple

Le bit de commande SA permet de faire débuter le lissage avec une certaine valeur de sortie. Si le bit SA est mis à 1, la valeur interne (sortie A2 dans le FB 61 de lissage) est égale au para- mètre A(0) qui doit être défini par l'utilisateur. La sortie XA contient la valeur correspondante cal- culée selon la règle des trapèzes. L'élément de lissage peut, par exemple, être démarré à partir de la première mesure lue.

Paramétrage dynamique, paramétrage adaptatif

Le paramétrage de la constante de temps de lissage T l et de la période d'échantillonnage TA peut être soit dynamique, soit adaptatif. Les nouvelles valeurs sont prises en compte lorsque SBED égale 1. SBED doit rester constamment à 1 lorsque le paramétrage est dynamique. Dans le cas du paramétrage adaptatif, SBED n'est mis à 1 que si les valeurs doivent être redéfinies. Vous devez remettre SBED à O après transmission.

Manipulation

Les sorties restent inchangées en mode "manipulation". Les valeurs intemes sont recalculées sur la base des nouveaux paramètres T l et TA.

Démarrage

Le démarrage est effectué comme pour SA=1. Les sorties restent inchangées dans les modes "démarrage après retour de la tension secteur'' et "redémarrage manuel".

Liste des opérandes formels

Bitn'6: SA = 1 XA est calculé a partir de A (O).

Bit ne 7 : SBED = 1 Redéfinition de T l et TA

Nom

STEB

1 XE 1 Entrée I E / D I

Description

Octet de commande :

T l

A('))

Type

E

XA

Format

BY

Constante de temps de lissage Valeurs admises : T l 2 y Valeur initiale de A2

Sortie de i'élément de lissage

E

E

D

D

A D

Page 55: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.7 FB 95 : Lecture rapide de la valeur analogique ("ANES")

STEB

FB 95 1 ANES PBER -

BG - KN -

VBER - SLOG -

SSTR - VMAX -

NA - SER -

XA -ER

SBU

/ 1 1 SBU / SSTR / SLOG / 1 SER 1

STEB : ,,,,,,,

PBER : ,,,,,,,

BG : ,,,,,,,

KN : ,,,,,,,

VBER : ,,,,,,,

VMAX: ,,.,,,

Ce bloc fonctionnel permet la lecture de valeurs analogiques sur les cartes périphériques intelli- gentes

6ES5 243-1AA11 6ES5 243-1AB11.

L'entrée VBER permet d'indiquer au bloc fonctionnel l'étendue de tension choisie sur la carte. La correspondance est donnée dans le tableau suivant :

NA : ,,,,,,,

ER : ,,,,,,,

XA : ,,,,,,,

1 VBER / Etendue de tension 1

L'étendue interne est -10000 à +IO000 dans le cas des cartes bipolaires et O à 10000 dans le cas des cartes unipolaires. La normalisation est effectuée sur la base d'une tension maximale paramétrable VMAX ; la valeur +IO000 correspond à +VMAX.

Paramétrage de la valeur de substitution

En mode "valeur de substitution" (SER = l) , la valeur existant sur l'entrée ER est délivrée sans modification. Les dépassements d'étendue supérieurs à 5 % sont signalés. SBU = 1 si ER < O ou ER > 10500 lorsque VBER O

ER < -10500 ou ER > 10500 lorsque VBER = 1 ou 2

Page 56: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Correction de l'erreur de zéro

La valeur de sortie XA peut être corrigée pour compenser les erreurs de zéro du capteur.

Exemple

La tension du capteur au zéro physique est -100mV. L'étendue nominale du CAN est +/-10V et VMAX égale 8V. Dans ce cas, le bloc fonctionnel ANES lit la valeur XA = -122 lorsque NA égale O. Cette valeur est affectée au paramètre NA pour comger I'erreur de zéro du signal d'en- trée. La valeur délivrée par le bloc fonctionnel au zéro physique sera alors XA = 0.

De plus, la correction de I'erreur de zéro décale l'étendue nominale de la tension d'entrée.

Exemple numérique

VBER = 2 VMAX 9.6V

+/- VNENN +/-9.6V pour NA O

Si NA 855mV, I'étendue nominale est :

+VNENN = +9.6V + 855mV = 10.455V -VNENN -9.6V + 855mV 8.745V

Pour que la valeur interne maximale +IO000 puisse être atteinte, il faudrait que la carte puisse lire des signaux de +10.455V. L'étendue réelle des tensions est cependant limitée à +/-IO V car VBER égale 2.

Les dépassements supérieurs à 5 % sur la sorüe XA du bloc fonctionnel sont surveillés mais pas limités. Lorsque I'étendue de tension est définie par VBER = 2, les dépassements supérieurs à 5 % ne sont signalés par le bit SBU que si VMAX est inférieur ou égal à 9.52 V (lorsque NA = 0).

Le bloc fonctionnel de lecture rapide de la valeur analogique dispose, entre autres, des para- mètres SLOG et SSTR. Ceux-ci correspondent aux signaux d'entrée LOG et STR de la carte d'entrées analogiques et servent à la commande des comparateurs de la carte. Ils permettent de déclencher une interruption en cas de dépassement haut ou de dépassement bas d'une consigne (pour plus de détails, veuillez vous reporter aux instructions de service des cartes ana- logiques). Le bloc fonctionnel n'évalue pas I'intemption, que vous devez éventuellement pro- grammer.

En fonctionnement normal : SLOG O SSTR = 0.

Page 57: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

STEB

Liste des opérandes formels

PBER

Nom

Octet de commande

Bit na O : SER = O Valeur lue sur la carte = 1 Valeur de substitution

Description

Bit ne 3 : SLOG Signal pour la commutation du circuit logique ; information pour les comparateurs de la carte d'entrée 6ES5 243-1AA11 pour la d'interruptions Normalement : SLOG = O

Type

Bit n'4 : SSTR Signal de validation pour interruption comparateur = O Interruption inhibée (cas normal) = 1 Interruption validée Les interruptions ne sont pas évaluées par les blocs fonctionnels standard.

Format

Bit ne 5 : SBU = 1 Signalisation : dépassement d'étendue

Domaine de périphérie : PBER = NP La carte d'entrées analogiques se trouve dans

le domaine de périphérie normale. = EP La carte d'entrées analogiques se trouve dans

le domaine de périphérie étendue.

Adresse de début de la carte ; valeurs admises si PBER = NP : 128 5 BG 1248

= E P : O5BG5248

KN

Valeur de substitution Valeurs admises : -10000 ... +IO000 ou O ... 10000

Maximum de l'étendue normalisée des tensions d'entrée en volts ; correspond au maximum de l'étendue interne normalisée (=10000)

Correction de l'erreur de zéro ; XA = valeur lue (normalisée) - NA Valeurs admises : -10000 .. . +10000

Sortie du bloc fonctionnel Valeurs admises : -10000 ... +10000 ou O ... 10000

Numéro de voie sur la carte d'entrées : O 5 KN 5 7

VBER 1 Etendue des tensions réglées sur la carte d'entrées : O ... 2

E

E

E

D

D

BY

E BY

Page 58: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.8 FB 96 : Rampe de consigne ("SOSTELL")

STEW

FB 96 1 SOSTELL

TlAN TlAB =yH A(0) Tl

SHAUF - Ra& L-om4yBo. - = S m 2 SHZU SE -

Ce bloc fonctionnel convertit un échelon de consigne en une fonction de rampe requise par di- vers actionneurs. La rampe est disponible sur la sortie SXAI. La sortie SXA2 peut être utilisée lorsque la rampe ne doit pas présenter de coude. Dans ce cas, le signal transite par un élément à retard dont la constante de temps T l est paramétrable. Le coude de la réponse indicielle est alors éliminé.

SSlNK

Exemple

- -

Figure 5-5 Réponse indicielle sur les sorties SXAl et SXA2

- SXAl SB0 SBU

SSlNK SSTE l

SSTEl

II est possible de paramétrer séparément les pentes des rampes correspondant à l'augmentation ou à la diminution de la valeur absolue de la consigne. La vitesse de variation du signal de sor- tie est de 10000 unités internes pendant le temps TlAN ou TIAB.

SE : ,,,,,,.

S M 1 : ,,,,,,,

SXA2: a ~ ~ . . ~ ,

TlAN : ,,,,,,,

TIAB : , , , .,. ,

T l , ,,,,,,,

STEW : A(0) : . , o . . , .

OBSO : UBSO : .,,,,,,

SBU SB0 SBED SANF SGRST SPB SHZU SHAUF SAM SAlE

Page 59: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Important

Si vous voulez faire passer la consigne d'une valeur positive à une valeur négative alors que TlAN est différent de TIAB, la vitesse de variation de la consigne change au passage par zéro.

La rampe de consigne peut être mise en fonction à I'aide du bit de commande SNE. Dans la po- sition HF (SNE = O) et suivant la valeur du bit de commande SGRST, la valeur "O" ou la valeur A(0) est disponible en sortie. La rampe de consigne est en fonction lorsque SNE égale 1. Sui- vant l'état du bit de commande SANF, la valeur initiale est "0" ou la valeur de A(0).

Le bit de commande SNH permet de choisir entre les modes automatique et manuel. En mode automatique, la valeur présente sur l'entrée SE est valable. Cette valeur est également la valeur finale sur les sorties quelle que soit la réponse. En mode manuel, la valeur sur l'entrée SE n'est pas valable. La consigne peut maintenant être réglée à I'aide des bits de commande SHAUF et SHZU. Si ces deux bits sont identiques, la consigne n'est pas modifiée. La vitesse de réglage (pente de la rampe) est celle du mode automatique. Le signal sur la sortie SXA2 reste retardé.

Exemple

Une régulation équipée d'une rampe de consigne a atteint un état stable. On a : SE = SXA1 = SXA2. Si la mesure est modifiée manuellement, il se produit un échelon de consigne apparent lors du retour au mode automatique. Cela peut être évité au moyen du bit de commande SAIE de la rampe de consigne. En mode manuel, la rampe de consigne doit être coupée (SNE O). La consigne correspondant à la mesure en vigueur est affectée à la sortie A(0). Les bits de commande SGRST (état initial) et SANF (valeur initiale) sont mis à 1 (SGRST = 1 ; SANF = 1). La fonction de rampe fournit maintenant une consigne correspondant à la valeur de mesure. Le régulateur peut donc être mis en mode automatique sans qu'il se produise un échelon de consigne. La valeur initiale de la consigne est A(0) et la fonction de rampe fait varier cette consigne jusqu'à la valeur SE.

Avertissement

II se produit un échelon de consigne de A(0) à O lors de la mise en fonction de la rampe si SGRST égale 1 et SANF égale O.

Manipulation

Les sorties restent inchangées en mode "manipulation"

Paramétrage dynamique, paramétrage adaptatif

Suivant la valeur du bit de commande SBED, il est possible de paramétrer T l , TIAN, TlAB et TA de façon dynamique ou de façon adaptative. Les nouvelles valeurs ne sont prises en compte que si SBED égale 1. SBED doit être maintenu à 1 lorsque le paramétrage est dynamique ; dans le cas du paramétrage adaptatif, SBED n'est mis à 1 que si les valeurs doivent être redéfinies. Vous devez remettre SBED à O après prise en compte des nouvelles valeurs.

Page 60: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de réaulation

Démarrage

Au démarrage, les sorties sont initialisées soit à "O", soit à la valeur réglable affectée à A(0). Les sorties restent inchangées tant que le bit indicateur "redémarrage après retour de la tension secteur" ou "redémarrage manuel" est à 1.

Insertion dans le moniteur de régulation

La fonction "rampe de consigne" peut être insérée aussi bien dans le PB "ABTAST que dans le PB "100ms". Le bit de commande SPB petmet d'indiquer au bloc par quel bloc de programme il est démarré. II faut noter, particulièrement lors de l'insertion dans le PB "100ms", que la limite de la précision de calcul de l'automate est atteinte lorsque la constante de temps T l est élevée. Cela se mani- feste par le fait que la valeur de sortie de l'élément à retard n'atteint pas la valeur d'entrée. Elle reste limitée à de petites valeurs dans le cas d'échelons positifs d'entrée.

Page 61: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Entrée de la rampe de consigne en mode automatique Valeurs adrnises : -1 0000 ... t10000

Liste des opérandes formels

Sortie de la rampe de consigne ; la valeur varie suivant une fonction de rampe pour atteindre la valeur SE. Valeurs admises : UBSO ... OBSO

Nom

Sortie de la rampe de consigne ; cette sortie est retardée de la constante de temps T l par rapport à SXA1. Valeurs adrnises : UBSO ... OBSO

Description

TlAN Temps dsf pendant lequel la valeur sur la sortie SXA1 varie de 10000 unités internes, la consigne croissant en valeur absolue. TIAN=n.TA; n = l , 2 , 3 ...

Bit no O : SNE = O Rampe de consigne HF = 1 Rampe de consigne EF

Type

TlAB

T l

STEW

l l Bit no 1 : SNH = O Mode automatique = 1 Mode manuel

Format

Constante de temps dsf T l >TAI2

Mot de cornmande :

l 1 Bit ne 2 : SHAUF = 1 Mode manuel, augmentation de consigne l

Temps dsf pendant lequel la valeur sur la sortie SXAl varie de 10000 unités internes, la consigne décroissant en valeur absolue. T I A B = n . T A ; n = l , 2 , 3 ...

l 1 Bit ne 3 : SHZU = 1 Mode manuel, diminution de consigne l

E

Bit na 4 : SPB = O Appel dans le PB "ABTAST" = 1 Appel dans le PB "1 00ms"

Bit no 5 : SGRST = O Valeur de sortie O si SNE = O = 1 Valeur initiale A (O) si SNE = O

Bit na 6 : SANF = O Démarrage avec valeur initiale O = 1 Démarrage avec valeur initiale A(0)

l l Bit no 7 : SBED = 1 Les nouvelles valeurs de T l , TIAN, TlAB et TA sont prises en compte.

l 1 B, ne 8 : SB0 = 1 Signalisation : dépassement du seuil supérieur l 1 Bit no 9 : SBU = 1 Signalisation : dépassement du seuil inférieur l I 1 Bit no 10 : SSTEI = 1 Signalisation : consigne augmente l

Bit n' 11 : SSlNK = 1 Signalisation : consigne diminue I

1 A(0) 1 Etat initial ; valeur initiale l E l D l

OBSO

UBSO

Limite supériiure de la valeur de consigne

Limite inférieure de la valeur de consigne

E

E

D

D

Page 62: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.9 FB 98 : Comparateur ("VERGLEI")

Le bloc fonctionnel 'VERGLEI" soustrait la valeur sur l'entrée NE2 de la valeur sur l'entrée E l et fournit le résultat sur la sortie XW. Cela permet, par exemple, de calculer le signal d'écart qui sera appliqué au régulateur.

FB 98 1 VERGLEI

E l .A XW + y

,NE2

Liste des opérandes fotmels

E l : ,,,,.,,

NE2 : .......

1 Nom 1 Description

X W : ...,..,

1 Type 1 Fotmat 1 I ~1 I Entrk affectée du signe positif I E I D I m N E 2 G a f f e ; t é e du signe négatif

/ XW 1 Sortie :XW = El - NE2 I A I D /

Page 63: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.10 FB 99 : Sommateur ("ADDITION")

STEB

FB 99

7

SBED

ADDITION

Le bloc fonctionnel "ADDITION" multiplie les valeurs des entrées E l , E2 et E3 par les facteurs KP1, KP2 et KP3, puis additionne les résultats obtenus.

Paramétrage dynamique, paramétrage adaptatif

@

E2 @ +O +

XA

+

E3 @

Les valeurs des gains KP1, KP2 et KP3 peuvent être paramétrées de façon dynamique ou adap- tative. Les nouvelles valeurs ne sont prises en compte que si SBED égale 1. SBED doit être maintenu à 1 lorsque le paramétrage est dynamique. Dans le cas du paramétrage adaptatif, SBED n'est mis à 1 que si les valeurs doivent être redéfinies. Vous devez remettre SBED à O après transmission.

STEB : ....... E l : ....... E2 : ....... E3 : .......

Premier traitement, manipulation

KP1 : ....... KP2 : ....... KP3 : ....... X A : .......

Les valeurs de KP1, KP2 et KP3 sont prises en compte lors du "premier traitement" et en mode "manipulation".

Avantages et utilisation du sommateur

Le bloc fonctionnel "ADDITION" est utilisé pour la configuration d'observateurs. Les gains appli- qués aux différentes entrées présentent l'avantage de faire économiser des appels de blocs fonctionnels en répartissant les coefficients de façon judicieuse dans le sommateur (cf. 7.5).

Page 64: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Une autre application du sommateur est la conversion des étendues de mesure physiques en étendues de mesure normalisées.

&etendue de mesure physique B

= O Ou -'Om0 6tendue de mesure norrnallsée

L'étendue de mesure physique,est tout d'abord "dilatée" afin d'être aussi large que l'étendue de mesure normalisée. Cette transformation fait intervenir un facteur de dilatation F calculé de la maniere suivante :

D - C F = - B-A

L'étendue obtenue doit alors être décalée de sorte que le début et la fin d'étendue soient tels que A' C et B' = D. Le terme soustractif S est tel que :

Tous les opérandes de la formule à programmer

sont alors connus.

Le FB 99 est paramétré de la maniere suivante :

Liste des opérandes formels

Nom

STEB

E l

E2

E3

KP1

KP2

KP3

XA L

Type

E

E

E

E

E

E

E

A

Description

Octet de commande Bit ne 7 : SBED = 1 Les valeurs KP1, KP2 et KP3 sont prises en compte.

Entrée 1

Entrée 2

Entrée 3

Gain pour entrée 1

Gain pour entrée 2

Gain pour entrée 3

Sortie du sommateur

Format

BY

D

D

D

D

D

D

D

Page 65: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.1 1 FB 104 : Différentiateur ("DIFF-GL")

STEB

FB 104 1 DIFF-GL

TD r14

XE

Le bloc fonctionnel "DIFF-GL" forme la dérivée par rapport au temps d'un signal d'entrée quel- conque suivant l'approximation de Padé (règle des trapèzes). Si le signal de sortie n'a pas été émis en totalité par suite d'une limitation, la partie tronquée peut être émise au cours des périodes d'échantillonnage suivantes. Vous définissez le comportement à l'aide du bit du commande SNACH. Le temps de retard T l génère un amortissement. Ce temps doit être au moins égal à TN2. Dans ce cas, la réponse indicielle du différentiateur est une impulsion de durée TA (si la partie du si- gnal de sortie tronquée par limitation n'est pas rattrapée). Si T l est supérieur à TN2, le différen- tiateur est affecté d'un retard ; la valeur de sortie varie, avec retard, jusqu'à la valeur O.

SBED

Exemple Echelon d'entrée O -> 20a3 Limitation t 10003

OXF

Courbe 1 : T l = 0,5s L'erreur due à la limitation est rathapée, Courbe 2 : T l = 0,5$ L'erreur due à la limitation n'est pas rathapée, Courbe 3 : T l = 2s L'erreur due à la limitation est rattrapée,

Figure 54 Réponses indicielles du différentiateur

SANBU

- SANBO

XA

XE XA : ,,a,,,, TD : , , , a , , , T l : a t , a > > s

SNACH

OBXA : UBXA : mm,, ,3 ,

STEB : ,,,,,,,

SANBU SANBO

Page 66: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Manipulation

La sortie XA reste inchangée en mode "manipulation". Les nouveaux paramètres sont pris en compte.

Démarrage

La valeur "O" est affectée à la sortie XA lors du démange. XA reste inchangé dans les modes "redémarrage après retour de la tension secteur" et "redémarrage manuel".

Paramétrage dynamique, paramétrage adaptatif

Les valeurs caractéristiques TD, Tl et TA peuvent être paramétrées de façon dynamique ou adaptative. Les nouvelles valeurs sont prises en compte lorsque SBED égale 1. SBED doit être maintenu à 1 lorsque le paramétrage est dynamique. Dans le cas du paramétrage adaptatif, SBED n'est mis à 1 que si les valeurs doivent être redéfinies. Vous devez remettre SBED à O après transmission.

Liste des opérandes formels

1 Nom 1 Description 1 Type 1 Format 1 XE

XA

Limite infbr'ieure de XA Valeurs admises : -10000 ... OBXA

TD

T l

OBXA

STEB

Entrée du differentiateur Valeurs admises : -1 0000 ... +IO000

Sortie du différentiateur Valeurs admises : UBXA ... OBXA

Octet de commande :

Bit no O : SANBO = 1 Signalisation : XA a dépassé la limite supérieure.

Bit ne 1 : SANBU = 1 Signalisation : XA a dépassé la limite inferieure.

Bit n06 : SNACH = O L'erreur due B la limitation est rattrapée. = 1 L'erreur due B la limitation n'est pas rattrapée.

Bit ne 7 : SBED = 1 Les nouvelles valeurs TD, T l et TA sont prises en compte.

Constante de temps de derivation [s]

Temps de retard (constante de temps d'amortissement) [s]

Limite supérieure de XA Valeurs admises : UBXA ... +10000

E

A

D

D

E

E

E

D

D

D

Page 67: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.12 FB 111 : Transmission de valeurs de consigne à des afficheurs DCB ("BCD-AUSG")

Ce bloc fonctionnel permet de transmettre des valeurs de consigne à 4 afficheurs numériques (DCB, 4 chiffres, sans signe) via un bus de données 16 bits (mot de sortie). Chacune des valeurs d'entrée (W1 à W4) peut être multipliée par un facteur (FI à F4) pour adapter la représentation in- terne à l'unité de la grandeur affichée, par exemple valeurs exprimées en pourcent ou en degré Celsius. L'afficheur correspondant à une valeur d'entrée donnée est sélectionné au moyen d'un "bus de commande" (4 sorties TOR). Vous définissez le premier bit du bus de commande à l'aide du paramètre BS. Les trois bits de sortie suivants sont les autres bits du bus de commande. La correspondance entre bit de commande et voie d'entrée est la suivante :

W1 --> BS (1 er bit de commande) W2 --> BS+1 (2eme bit de commande) W3 --> BS+2 (3"' bit de commande) W4 --> BS+3 (4ème bit de commande)

Exemple

Nombre de valeurs de consigne ZW = 4 BS A 4.1

Intégration dans le moniteur de régulation

Suivant les besoins, le FB 11 1 peut être intégré dans le PB "100ms" ou dans le PB "ABTAST". II faut noter que l'intégration dans le PB "100rns" augmente le temps de cycle de l'automate.

Le bloc fonctionne par rnultiplexage. Chaque valeur affichée est actualisée, au plus tard, tous les ZW . AZ cycles de travail (la durée du cycle de travail est soit 100 ms, soit TA).

Page 68: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Figure 5-7 Cycle d'actualisation pour 4 afficheurs ; l'état actif des sorties de commande est 'Y)"

Si une seule des 4 consignes est modifiée, elle est actualisée immédiatement. Ensuite, le bloc reprend le traitement selon le schéma ci-dessus.

Exemple d'affichage pouvant être utilisé :

Affichage fluorescent 48 x 48 Tension de commande 24V- Afficheur complet, numéro de référence M88969- ...

Liste des opérandes formels

I W 2 1 ZBme consigne Valeurs admises : O ... t9999

Nom

W1

1 ZW 1 Nombre de consianes à &mettre : 1 ... 4 \ E l W /

Description

lbre consigne Valeurs admises : O ... tg999

W3

w4

/ F1 1 Facteur d'adaptation pour consigne W1 / E I D I - --

F I Facteur d'adaptation pour consigne W2

Type

E

3bme consigne Valeurs admises : O . .. t9999

4bme consigne Valeurs admises : O . .. tg999

Format

D

E

E

F3

F4

D

D

PIQ

AW

Facteur d'adaptation pour consigne W3

Facteur d'adaptation pour consigne W4

Domaine de périphérie pour AW PIQ= P : périphérie standard

= Q : périphérie étendue

Mot de sortie ("bus de données")

E

E

D

D

E

A

BY

W

Page 69: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.13 FB 112 : Calcul des extremums ("EXTRAUSW)

STEB

/ SXE4 SXE3 1 SXE2 / SXE1 1 1 1 / SMlMA 1

Ce bloc fonctionnel permet de trouver l'extremum parmi 4 valeurs d'entrée. Suivant la valeur at- tribuée au bit de commande SMIMA, le bloc calcule la valeur minimale ou maximale. Les 4 bits SXE1 à SXE4 indiquent à quelle entrée correspond la sortie.

Nota I\

) Des valeurs doivent être affectées à toutes les entrées. S'il existe moins de 4 va- V leurs d'entrée, l'un des signaux d'entrée doit être affecté aux entrées libres pour

éviter toute erreur.

SMIMA

SXE3 SXE4

Figure 5-8 Affectation lorsquJil existe moins de quatre valeurs d'entrée

Page 70: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Liste des opérandes formels

1 Nom 1 Description 1 Type / Format /

Bit na 4 : SXEl = 1 Signalisation : XA = XE1

STEB

Bit ne 5 : SXE2 = 1 Signalisation : XA = XE2

Bit ne 6 : SXE3 = 1 Signalisation : XA = XE3

Bit ne 7 : SXE4 = 1 Signalisation : XA = XE4

Octet de commande et de signalisation Bit ne O : SMIMA = O Calcul de la valeur minimale

= 1 Calcul de la valeur maximale

XE1

XE2

XE3

FB 114 : Détecteur de seuils ("GRENZSIG")

1 I 1

Entrée 1

XE4

XA

FB 114 1 GRENZSIG

Entrée 2

Entrée 3

:%j GWUl

E

Entrée 4

Sortie

XE : ,,,,,,,

STEB : ,,,,,,, HYS : ,,,,,,,

GW02 : . , , , , , .

D

E

E

STEB

D

D

E

A

1 SBED / 1 1 GAU2 1 GAU1 / GAO0 1 GAO1 1 GA02 1

D

D

Page 71: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

GW02

GWO 1

GWU 1

GWU2

GAUl * t

Figure 5-9 Schéma de fonctionnement du détecteur de seuils

Le bloc fonctionnel "GRENZSIG" compare la valeur d'entrée à 4 seuils paramétrables. II fournit un signal correspondant au domaine dans lequel se trouve la valeur d'entrée XE.

Nota : Les valeurs de seuils paramétrées doivent satisfaire à la condition suivante

Le détecteur de seuils peut aussi être doté d'une hystérésis (cf. schéma de fonctionnement à la page précédente).

Paramétrage adaptatif

L'hystérésis et les valeurs de seuils peuvent être paramétrées de façon adaptative. Les nou- velles valeurs ne sont prises en compte que si SBED égale 1. Vous devez remettre SBED à O après transmission.

L'hystérésis n'est pas traitée pendant le démarrage, en mode "manipulation" ou pendant la redé- finition locale des paramétres (SBED = 1).

Page 72: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

L

XE

STEB

HYS

Liste des opérandes fomels

Nom

Bit na 0 : GA02= 1 Signalisation : XE > GW02

Entrée

Octet de commande et de signalisation

Bit no 1 : GAO1 = 1 Signalisation : XE > GWOl

Description

Bit ne 2 : GAO0 = 1 Signalisation : XE en zone médiane

E

E

Bit ne 3 : GAUl= 1 Signalisation : XE < GWUl

Type

D

BY

Bit no 4 : GAU2= 1 Signalisation : XE < GWU2

Format

Bit na 7 : SBED= 1 Les nouvelles valeurs de seuils et dJhyst6r6sis sont prises en compte.

Hystérésis

1 GWUl 1 Premier seuil vers le bas

GW02

GWOl

5.2.15 FB 115 : Sélecteur ("K-AUSW)

Seuil maximal

Premier seuil vers le haut

GWU2

STEB

E

E

Seuil minimal

FB 115 1 K-AUSW

XE 1 STE ÇTA g

XE2 1 I XA2

D

D

STEB : , , , , , , ,

XE1 : ,,,,,,,

XE2 : ,,,,,,,

E

XA1 : .,,,,.,

XA2 : .,,.,,,

1 O

D

STA STE

Page 73: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Le bloc fonctionnel "K-AUSW" permet, suivant l'état des bits de commande STE et STA, de commuter I'une des valeurs d'entrée XE1 ou XE2 sur I'une des sorties XA1 ou XA2. L'entrée peut être sélectionnée à I'aide du bit de commande STE, la sortie à I'aide du bit de commande STA.

Liste des opérandes formels

1 Type / Format 1 1 STEB Octet de mrnrnande l E I B Y l

XE1

1 X A ~ sortie 2 A I D I

XE2

XA1

5.2.16 FB 117 : Tracé polygonal ("POLYGON")

Bit na O : STE = O Lecture sur XE1 = 1 Lecture sur XE2

Bit no 1 : STA = O Sortie sur XA1 = 1 Sottie surXA2

Entrée 1

Entrée 2

Sottie 1

Le bloc fonctionnel "POLYGON" permet d'adapter une valeur analogique, par exemple issue d'un thermocouple, suivant une caractéristique donnée (tracé polygonal).

Trois modes de fonctionnement sont possibles :

démanage (démarrage manuel),

manipulation,

marche normale.

E

FB 117 1 POLYGON

DB-P 1

D

E

A

D

D

XA XE w\ = f(XE)

XE : ,,,,,,,

DB-P : ,,,,,,,

XA : ,,,O,,,

Page 74: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Vous définissez le tracé polygonal dans un bloc de données DB-P de votre choix en y inscrivant les coordonnées des nœuds d'interpolation. Les abscisses doivent former une suite monotone croissante. Le nombre de nœuds d'interpolation doit être indiqué dans le DW 6. Un démarrage manuel doit ensuite être exécuté. Si le nombre de nœuds d'interpolation indiqué est erroné, le FB 11 7 met à 1 le bit d'erreur FANZ dans le DW O. Aucune valeur n'est émise. Vous devez corriger l'erreur et exécuter à nouveau un démanage manuel.

Vous pouvez modifier individuellement les nœuds d'interpolation en marche normale. Pour ce faire, inscrivez le numéro du nœud concerné dans le DW 1 du DB-P. Inscrivez ensuite la nou- velle abscisse et la nouvelle ordonnée du nœud d'interpolation respectivement dans les doubles mots DD 2 et DD 4. Mettez ensuite à 1 le bit de manipulation BED du DB-P. Le bloc fonctionnel prend en compte les nouvelles valeurs, efface le bit de manipulation et poursuit la marche nor- male. Si le numéro des nœuds que vous indiquez est incorrect, le FB 117 met à 1 le bit d'erreur FNR. Si la suite des abscisses n'est plus monotone, le bit d'erreur FMON est mis à 1. Dans les deux cas, le traitement est poursuivi sur la base des anciennes valeurs et le bit BED n'est pas effacé.

II y a interpolation lorsque la valeur d'entrée est comprise entre deux nœuds. Si la valeur d'en- trée sort des limites de définition du tracé polygonal, le bloc fonctionnel procède à une extrapola- tion sur la base du demier segment de droite.

La longueur du DB-P ne doit pas dépasser 208 mots de données y compris l'étiquette du DB.

Remarque Les caractéristiques de la PT100 et des sondes thermométriques à résistance les plus usuelles sont indiquées au chapitre 6 ("Caractéristiques techniques") sous forme de tableaux.

Le tracé polygonal ne pouvant comporter que 33 nœuds d'interpolation au maxi- mum, les valeurs doivent être choisies de sorte que la caractéristique soit représen- tée le plus exactement possible au voisinage du point de fonctionnement : les nœuds doivent être plus resserrés dans cette zone qu'aux limites d'étendue.

Le tracé polygonal est habituellement inséré dans la branche de mesure et indique la valeur de la température en fonction de la valeur instantanée de la résistance ou de la tension aux bornes de celle-ci.

Page 75: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

DB-P

1 Donnée Format Description

DWO Bit ne 1 : FANZ = 1 Nombre de nœuds d'interpolation incorrect

Bit na 2 : FNR = 1 Numéro de nœud incorrect en cours de manipulation

Bit ne 3 : FMON = 1 Le nouveau nœud rompt la monotonie des abscisses.

Bit ne 7 : BED = 1 Le nouveau nœud est pris en compte.

Numéro du nœud d'interpolation qui sera redéfini Valeurs admises : 1 ... 33

DD 2

DD 4

D D 9 1KG / Ordonnée du 1" nœud d'interpolation 1

DW 6

DD 7

KG

KG

Abscisse du nœud a redéfinir (manipulation)

Ordonnée du nœud à redéfinir (manipulation)

KF

KG

DD 1 1

DD 13

D D 1 3 7 I K G / Ordonnée du 33Bme nœud d'interpolation 1

Nombre de nœuds d'interpolation Valeurs admises : 2 ... 33

Abscisse du le' nœud d'interpolation

KG 1 Abscisse du 2'"" nœud d'interpolation

KG 1 Ordonnée du zBme nœud d'interpolation

DD 135

Valeurs internes

Liste des opérandes formels

KG

1 Nom Description

Abscisse du 33@- nœud d'interpolation

1 Type Format ~ 1 DB-P 1 Bloc de données pour la définition du tracé polygonal 1 B 1 - 1

1 XA 1 sortie / A I D I XE Entrée

Page 76: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.17 FB 11 8 : Programmateur temporel ("ZEITPLAN")

MELD

FB 118 1 ZEITPLAN

MELD DBZP

6

NEUW

XA = f(t)

Le programmateur temporel est utilisé principalement comme indexeur de valeur de consigne pour régulateur. II peut également être utilisé pour résoudre d'autres tâches analogues.

XA

Ses modes de fonctionnement sont les suivants :

Service normal En service normal, des valeurs sont délivrées toutes les secondes suivant un programme temporel. Lorsque la dernière valeur est atteinte, le programmateur temporel reste sur cette valeur et émet une signalisation.

DBZP : ,,,,,,, MELD : ,,,,,,,

Arrêt Le service normal est interrompu pendant la durée du signal d'arrêt : le programmateur main- tient la valeur de sortie existante au moment de l'interruption. Après ajournement du signal d'arrêt, il y a reprise de l'émission.

X A : ,,,,,,,

Reprise La reprise peut être effectuée dans l'un des modes suivants : - reprise à partir du point d'arrêt, - reprise à partir d'un point fixé de façon interne, - reprise à partir d'un point fixé de façon externe, - "accostage" du prochain nœud d'interpolation à vitesse réglable.

Le bloc fonctionnel standard 'ZEITPLAN" nécessite un bloc de données DBZP. Ce bloc sert : - d'interface pour les signaux d'entrée et de sortie, - de mémoire pour les données du programme temporel, - au réglage du mode de fonctionnement.

Page 77: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Le programmateur temporel est commandé par les entrées FREI et HALT. Après validation par le signal FREI, les valeurs sont transmises à la sortie XA toutes les secondes et suivant un pro- gramme temporel. Chaque transfert est signalé par la mise à 1 de NEUW dans l'octet de signali- sation MELD (DB "INTER") et de NEUW1 dans le bloc de données DBZP. Ces bits doivent être remis à O par l'utilisateur.

Le programme temporel est défini par un trace polygonal de 64 segments au maximum. Le seg- ment traité à un instant donné est indiqué aux sorties ABSl ... 64 sous forme de signal binaire et à la sortie ABSNR sous forme de valeur numérique codée binaire.

Le signal HALT provoque l'arrêt de l'émission. Après ajournement de ce signal, l'émission est poursuivie suivant le mode de reprise choisi. La signalisation FORT apparaii après supression du signal d'arrêt et émission de la valeur suivante. Cette signalisation disparaît au signal d'arrêt suivant ou à la suppression du signal de validation.

La signalisation ENDE est émise à la fin du programme temporel. Elle disparaît à l'ajournement du signal de validation.

Des réglages erronés ou des valeurs de reprise inadmissibles sont signalés par FEHLIR.

Exemple FREl

HALT 1 1 FORT

O

-.l/,'&

I I I I l I I l l l l i l l l i l l l i I l t ( S )

NEUW n ~ n n m u - o Point d'arrêt @ Point de reprise

@ Les bits NEUW et NEUWl se maintiennent à l'état 1

Paramètres

1 Donnée Format Description

Le programme temporel selon lequel les valeurs sont émises doit être défini sous forme d'un tra- cé polygonal.

DW1 KM Bit ne 2 : NEUWl = 1 Signalisation : valeur émise

Page 78: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Les informations suivantes doivent être inscrites dans le bloc de données DBZP. - Base de temps : tous les temps doivent être indiqués de façon homogène soit en secondes,

soit en minutes. - Nombre de segments - Valeur initiale : valeur par laquelle commence l'émission - Coordonnées des segments

Abscisse : durée A/V correspondant à un segment Ordonnée : valeur de sottie XA au nœud d'interpolation

- ~ e g , segment x p, nœuds d'interpolation

Durée 2W conespondant au segment 2

Paramètres

1 Donnée 1 Format Description

D W 1 2 K F 1 XAO : Point de départ ; valeur de sortie Valeurs admises : -9999 ... tg999

DW2

DW 7

ZW1 : Nœud P 1 ; durée Valeurs admises : s : 1 ... 9999

min : 1 ... 9999

XA1 : Nœud P 1 ; valeur de sortie Valeurs admises : -9999 ... tg999

KM

KF

ZW2 : Nœud P 2 ; durée Valeurs admises : s : 1 ... 9999

min : 1 ... 9999

Bit no O : ZR = O Base de temps : secondes = 1 Base de temps : minutes

ANZ : Nombre de segments Valeurs admises : 1 ... 64

XA2 : Nœud P 2 ; valeur de sortie Valeurs admises : -9999 ... tg999

ZW64 : Nœud P 64 ; durée Valeurs admises : s : 1 ... 9999

min : 1 ... 9999

XA64 : Nœud P 64 ; valeur de sortie Valeurs admises : -9999 ... tg999

Page 79: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Reprise après l'arrêt

Après ajournement du signal d'arrêt, I'émission des valeurs de sortie peut reprendre selon l'un des modes suivants.

Reprise à partir du point d'arrêt

Reprise à partir d'un point fixé de façon interne

Reprise à partir d'un point fixé de façon externe

"Accostage" du nœud d'interpolation suivant à vitesse réglable

Le mode de reprise doit être fixé au moyen des indicatifs de fonction FK.F1/2/3/4. Selon le mode de reprise choisi, des indications supplémentaires peuvent être nécessaires. Si, à la validation du programmateur temporel, aucun mode de reprise n'a encore été paramétré, le mode de re- prise 1 est choisi automatiquement et la signalisation FEHL2 est émise.

Mode de reprise 1 : Reprise à partir du point d'arrêt

Après ajournement du signal d'arrêt, l'émission des valeurs de sortie est reprise à partir du point d'arrêt conformément au programme temporel. II vous suffit de choisir le mode de reprise 1 en paramétrant FK.F1 1.

Paramètres

1 Donnée 1 Format Description 1 I D W 2 / K M / Bit na 1 : FK.Fl = 1 Mode de reprise 1 sélectionné 1

Programme @ Point &arrêt @ Point de reprise

/' XA Valeur de sortie

Figure 5-10 Reprise a partir du point d'arrêt

Mode de reprise 2 : Reprise à partir d'un point fixé de façon interne

Après ajournement du signal d'arrêt, I'émission des valeurs de sortie est reprise à partir d'un point quelconque du programme temporel ; ce point est fixé de façon interne. Ce point de reprise est choisi en définissant le numéro de segment ABSNR et le temps résiduel ABSRZ. Le temps résiduel est le temps qui doit s'écouler pour atteindre le nœud d'interpolation suivant.

Le mode de reprise 2 peut être choisi en paramétrant FK.F2 = 1. Les paramètres ABSNR et ABSRZ doivent être définis, au plus tard, avant l'ajournement du signal d'arrêt.

Page 80: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Paramètres

1 Donnée Format / Description

l D W 4 l K F ~ ABSRZ : Temps résiduel Valeurs admises : ABSRZ <= ZW "

DW2

DW 3

ANZ Nombre effectif de segments ** ZWx Durée du segment dans lequel l'émission est poursuivie

@ Point d'anêt @ Point de reprise $ Domaine admissible XA Valeur de sortie

t

KM

KF

Figure 5-1 1 Principe de fonctionnement

BA ne 2 : FK.F2 = 1 Mode de reprise 2 sélectionné

ABSNR : Numéro de segment Valeurs admises : 1 ... ANZ

Mode de reprise 3 : Reprise à partir d'un point fixé de façon externe

Après ajournement du signal d'arrêt, l'émission des sorties est reprise à partir d'un point du pro- gramme temporel fixé de façon externe. La valeur de reprise est d'abord lue à l'adresse indiquée et ensuite recherchée sur la courbe du programme temporel, à partir du point d'arrêt. L'émission des valeurs de sortie est reprise lorsque la valeur a été trouvée.

Paramètres

l D W 3 l K Y l Adresse : N'DB , N'DW Valeurs admises : 1 ... 255, O ... 255

Donnée

DW2

Mode de reprise 4 : "Accostage" du nœud d'interpolation suivant

A l'ajournement du signal d'arrêt, le nœud d'interpolation suivant est accosté à vitesse réglable à partir d'une valeur choisie librement. Les valeurs de sortie sont ensuite émises suivant le pro- gramme temporel. Si vous avez choisi le mode de reprise 4, vous devez procéder au réglage FK.F4 1 et définir les paramètres FW (valeur de reprise) et FESTEI (pente à la reprise) au plus tard avant l'ajournement du signal d'arrêt.

Format

KM

La valeur de reprise FW peut être choisie librement dans l'étendue de valeurs permises. La pente FSTEl à la reprise doit être positive si la valeur de reprise FW souhaitée est inférieure à la valeur de sortie XA du point d'arrêt. FSTEl est négative si la valeur de sortie XA du point d'arrêt est infé- rieure à FW. Elle doit être indiquée en 0.01 unité par base de temps (secondes ou minutes).

Description

BA ne 3 : FK.F3 = 1 Mode de reprise 3 sélectionné

Page 81: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Paramètres

Donnée

DW2

O Point d'arrêt O Point de reprise XA Valeur de sortie

t

DW 3

DW 4

Figure 5-12 Principe de fonctionnement

Format

KM

Paramétrage des entrées et sorties

Description

Bit na 4 : FK.F4 = 1 Mode de reprise 4 sélectionné

KF

KF

Paramétrage des entrées Les entrées sont des bits de données dans le bloc de données DBZP.

FW : Valeur de reprise Valeurs admises : -9999 ... +9999

FSTEl : Pente a la reprise Valeurs admises : 1 ... 9999

Signal FREl (D 1.8) L'émission des valeurs de sortie correspondant au programme temporel est validée lorsque FREl égale 1.

Signal HALT (D 1 -9) La valeur de sortie du programme temporel est figée lorsque le signal HALT est à 1.

Paramétrage des sorties Les sorties sont des bits de données ou un mot de données du DBZP.

Signalisation NEUW1 (D 1.2) Le transfert d'une nouvelle valeur vers le bloc de destination est mémorisé dans NEUWI. Ce bit de signalisation doit être remis à O après évaluation par le programme utilisateur.

Signalisation FORT (D 1 -3) Le transfert de la première valeur vers le bloc de destination après ajournement du signal d'arrêt est signalé dans le bit FORT. Ce bit de signalisation est remis à O au signal d'arrêt sui- vant ou à la suppression du signal de validation.

Signalisation ENDE (D 1 .O) Le bit ENDE signale que la fin du programme temporel est atteinte. Cette signalisation dispa- rait à l'ajournement du signal de validation.

Page 82: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Signalisation FEHLl (D 1 . l ) La signalisation d'erreur FEHLl apparaît dans le cas d'un dépassement de la valeur admissi- ble d'un paramètre en mode de reprise 2 si : - ABSNR > nombre de segments - ABSRZ > durée du segment sélectionné en mode de reprise 3 si : - no de DB utilisateur O - valeur spécifiée introuvable dans programme temporel passé en mode de reprise 4 si : - FW > 9999 OU FW < - 9999 - FSTEl> 9999 ou FSTEl < 1

La signalisation FEHLl provoque l'arrêt de l'émission. Cette signalisation doit être remise à O par le programme utilisateur avant que le programmateur temporel soit à nouveau validé.

Signalisation FEHL2 (D 1.4) La signalisation FEHL2 appara3 si aucun mode de reprise n'a été choisi (FK.F1/2/3/4 0).

IndicateursbinairesABSl ... 64(D8/9/11/12.0 ... 15) Un bit indicateur ABSx est associé à chaque segment du programmateur temporel. Lorsque les valeurs de sortie d'un segment déterminé sont émises, l'indicateur correspondant est à l'état 1.

Indicateur numérique ABSNR (DW 141) Le numéro du segment traité a un instant donné est codé sous forme binaire dans I'indica- teur ABSNR.

Démarrage

Le programmateur temporel n'émet aucune valeur au cours des différents types de démanage (démarrage, redémarrage manuel, redémarrage après retour de la tension secteur). A la fin du démarrage, le programmateur émet à nouveau des valeurs sur la base des paramétrages exis- tant~.

Intégration dans le moniteur de régulation

Le programmateur temporel doit être appelé dans le PB "100ms"

Page 83: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de réaulation

DBZB

Bit no 1 : FEHLI = 1 Signalisation : erreur

Donnée

D W I

1 1 / Bit na 2 : NEUWl = 1 Signalisation : valeur émise 1 Bit no 3 : FORT = 1 Signalisation : reprise après arrêt

Format

KM

Bit ne 4 : FEHL2 = 1 Signalisation : mode de reprise non paramétré

Description

Bit no O : ENDE = 1 Signalisation : émission terminée

l 1 Bit no 8 : FREI = 1 Vaiidation programmateur temporel 1 1 1 / Bit ne 9 : HALT = 1 Arrêt de l'émission 1

Bit no O : FK.ZR = O Base de temps en secondes = 1 Base de temps en minutes

1 Bit ne 1 : FK.Fl = 1 Mode de reprise 1

1 Bit no 2 : FK.FZ = 1 Mode de reprise 2

1 Bit no 3 : FK.F3 = 1 Mode de reprise 3

Bit no 4 : FK.F4 = 1 Mode de reprise 4

si D 2.2 = 1 : ABSNR : N'de segment Valeurs admises : 1 ... 64

si D 2.3 = 1 : FADR : Adresse de la valeur de reprise N'de DB, N'de DW 1 ... 255 , O ... 255

si D 2.4 = 1 : FW : Valeur de reprise Valeurs admises : -9999 ... +9999

si D 2.2 = 1 : ABSRZ : Temps résiduel du segment en simin

si D 2.4 = 1 : FSTEl : Pente a la reprise Valeurs admises : 1 ... 9999

ANZ : Nombre de segments Valeurs admises : 1 ... 64

Page 84: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

DBZP

1 Donnée Format 1 Description

DW12

DW13

DW14

XA2 : Nœud P 2 ; valeur émise Valeurs admises : -9999 ... +9999

DW15

KF

KF

KF

XA64 : Nœud P 64 ; valeur émise Valeurs admises : -9999 ... +9999

KF

ZW64 : Nœud P 64 ; durée Valeurs admises : s : 1 ... 9999

min : 1 ... 9999

ABSNR : Numéro de segment en code binaire Valeurs admises : 1 ... 64

XAO : Point de départ ; valeur émise Valeurs admises : -9999 . .. +9999

ZW1 : Nœud P l ; durée Valeurs admises : s : 1 ... 9999

min : 1 ... 9999

XA1 : Nœud P 1 ; valeur émise Valeurs admises : -9999 ... +9999

Point 64

Zone de travail

Départ

Point 1

ZW2 : Nœud P 2 ; durée Valeurs admises : s : 1 ... 9999

min : 1 ... 9999

Liste des opérandes formels

Point 2

1 Nom / Description 1 Type / Format 1 1 DBZP 1 DB du programmateur temporel 1 % - 1

Octet de signalisation Bit no 6 : NEUW= 1 : une nouvelle valeur de sortie est émise.

XA Sortie A D

Page 85: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de réaulation

5.2.18 FB 119 : Sortie rapide de la valeur analogique ("ANAS")

STEB

FB 119 1 ANAS

S8F- SRS-

PBER- BG - KN-

XE

Ce bloc fonctionnel permet de transmettre des valeurs analogiques au processus via des cartes de sorties analogiques. Les cartes suivantes sont autorisées :

SRS

SRS

Suivant le numéro de voie choisi, les valeurs d'entrée peuvent appartenir à l'une des étendues suivantes : -10000 ... +IO000 ou O ... 10000. Le bloc fonctionnel "ANAS" limite les valeurs sor- tant de ces étendues.

SBF

1 KN 1 CNAsur la carte 1 Etendue de XE 1

STEB : ,,,,,,, XE : ,,,,,,, PBER : ,,,,, ,,

Les valeurs peuvent être émises soit par la périphérie normale, soit par la périphérie étendue.

B G : ,,,,,,, KN : ,,,,,.,

Le transfert à la carte de sorties analogiques est inhibé par la mise à 1 du bit de commande SBF.

Manipulation

L'accès à la périphérie analogique n'est pas possible en mode "manipulation".

Page 86: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Modes de démarrage

Le comportement en mode "démanage", "redémanage manuel" et "redémarrage au retour de la ten- sion secteur" est identique à celui du mode "manipulation". De plus, la sortie d'inhibition du régula- teur SRS est mise à O en mode "démanage" et "redémarrage au retour de la tension secteur". Dans les auires cas, la sortie SRS est à 1. Cette sortie SRS peut ainsi être utilisée pour inhiber un régula- teur analogique asservi pendant les démanages indiqués ci-dessus. Cela est nécessaire car, dans ces cas de dérnanage, des signaux 9,9951V sont appliqués aux CNA des voies 1 et 2. Le régulateur analogique ou I'actionneur commandé recevrait alors une impulsion de tension.

Bit no 1 : SBF Inhibition de la sortie = O Marche normale, acds à la périphérie = 1 Pas d ' a d s à la périphérie

Liste des opérandes formels

Nom

STEB

Adresse de début de la carte Valeurs admises : 128 C BG < 248 si PBER = NP

O < BG C 248 si PBER = EP

XE

PBER

/ KN / Numéro de voie (KN + 1 = CNA sur la carte) I E I B Y I

Description

Octet de commande

Bit no 2 : SRS Inhibition du régulateur = O Au "démarrage" ou au "redémarrage au retour

de la tension secteur" = 1 Dans tous les autres cas

Entrée (=valeur analogique à émettre) Valeurs admises : O ... 10000 ou -10000 ... +IO000 Domaine de périphérie

PBER = NP : La carte de sorties analogiques se trouve dans le domaine de périphérie normale.

= EP : La carte de sorties analogiques se trouve dans le domaine de périphérie étendue.

5.2.19 FB 174 : Zone morte ("TOTZONE")

Type E

Format

BY

FB 174 1 TOTZONE

XE

*b

+/ B le

STEB : ,,,,,,,

XE : ,,,,,,,

O : ,,,,,,,

B , , , , , , , ,

X A : ,,,,,,,

C79000-B8577-Cg0 1-02

Page 87: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

STEB

La fonction "zone morte" inhibe une étendue réglable de la valeur d'entrée. II est recommandé d'utiliser cette fonction lorsque, par exemple, de petites variations d'une grandeur de mesure au- tour d'un point donné doivent rester sans effet (zone d'insensibilité). Le milieu de la zone est dé- fini par le paramètre O et la largeur de celle-ci par le paramètre B. Si la valeur d'entrée se trouve dans la zone d'insensibilité, la valeur de sortie est égale au para- mètre 0. Si la valeur d'entrée quitte la zone d'insensibilité, la valeur de sortie crol proportionnel- lement à la valeur d'entrée. Le signal d'entrée est donc également faussé hors de la zone morte, ce dont il faut s'accommoder pour éviter une discontinuité aux limites de cette zone morte. L'er- reur correspond a la valeur B et est donc facilement contrôlable.

SBED

Manipulation

I

Les nouvelles valeurs des paramètres O et B sont prises en compte.

Paramétrage adaptatif, paramétrage dynamique

Les paramètres O et B peuvent être définis de façon dynamique ou adaptative. Les nouvelles valeurs de ces paramètres sont prises en compte lorsque SBED égale 1. SBED doit être mainte- nu à 1 lorsque le paramétrage est dynamique. Dans le cas du paramétrage adaptatif, SBED n'est mis a 1 que si les valeurs doivent être redéfinies. Vous devez remettre SBED a O après transmission.

Liste des opérandes formels

/ XE / Entrée E I D I

Nom

STEB

1 0 / Milieu de la zone morte I E / D I

1 B 1 Largeur de la zone morte / E I D I

Description

Mot de commande Bit no 7 : SBED= 1 : Les nouvelles valeurs de O et B sont prises

en compte.

Type

E

XA

Format

BY

Sortie A D

Page 88: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.20 FB 176 : Régulateur IPD ("IPD-REG")

STEW

SHAND SANTZ SANFSHLGA SHLGE SANBU SANBO SD SDElA SIEIA SPEIA SALG SSIG SSTR

RSP

Le bloc fonctionnel FB 176 constitue un régulateur à action proporüonnelle, intégrale et dérivée qui fonctionne suivant l'approximation de Padé (méthode des trapèzes). Pour cette raison, la période d'échantillonnage est limitée à la moitié de la constante de temps dominante du système réglé :

1 4 1 3 1 2 1 1 1 0 9 8 7 6 5 4 3 2 1 O

TA I 112 constante de temps dominante du système réglé

RTPD RABG RTAIE RISNE RISPO RSTR W H RBED REALT REA(0) RE0 RAALT RAA(0) RA0 RAIE

Page 89: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

La structure du régulateur IPD est modulaire. Les actions peuvent être coupées individuelle- ment. La structure de régulateur est modifiable en insérant I'action PD (SSTR = 1, RSTR = O) ou I'action D seule (SSTR 1, RSTR = 1) dans la chaîne de réaction (cf. exemple 7.4). Les avan- tages sont alors les suivants.

L'insertion de I'action P et de I'action D dans la chaîne de réaction contribue à une réponse "sans a-coup" tout en assurant une compensation rapide des perturbations. Dans la plupart des cas, un intégrateur pour éviter les discontinuités de consigne n'est pas nécessaire.

Indépendamment des valeurs des paramètres du régulateur, la fonction de transfert en bou- cle fermée possède un numérateur constant de sorte que le taux de dépassement de la ré- ponse indicielle est minimal. L'action P est insérée automatiquement dans la chaîne d'action lorsque, I'action I étant coupée (SIEIA = l ) , I'action D est placée dans la chaîne de réaction (SSTR 1, RSTR = 1 ).

Outre l'entrée de mesure et l'entrée de consigne, le régulateur IPD dispose d'une entrée de per- turbation (chaîne d'action anticipatrice) et d'une entrée manuelle HAND. Le mode manuel est donc possible. Le régulateur IPD peut être utilisé dans un asservissement de position ou une ré- gulation de vitesse. L'algorithme de vitesse peut être utilisé lorsque I'actionneur a une action inté- grante. Un régulateur pas à pas peut être réalisé en ajoutant une sortie impulsionnelle (FB 177).

La fonction de transfert du régulateur IPD peut être définie aussi bien sous forme additive que multiplicative.

Forme additive

KI : Coefficient d'action par intégration KD : Coefficient d'action par dérivation KO : Gain proportionnel

Forme multiplicative

KP : Gain TN : Constante de temps d'intégration TV : Constante de temps de dérivation T l : Constante de temps d'amortissement P : Variable complexe de Laplace

Page 90: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de réaulation

La constante de temps d'amortissement est soumise à la restriction :

Vous pouvez transmettre soit les valeurs correspondant à la forme multiplicative (calculée par exemple à partir du diagramme de Bode), soit celles correspondant à la forme additive (procédé plus moderne). Veillez à ce que la condition soit remplie même lorsque vous transmettez les pa- ramètres du régulateur qui correspondent à la forme multiplicative.

Action D

La grandeur de réglage du régulateur peut être faussée par la limitation de la sortie XA (limites UBXA et OBXA). Cela est particulièrement sensible dans le cas de I'action D car celle-ci réagit A une modification de la grandeur d'entrée par un signal de sortie qui ne se maintient que pendant la durée d'une période d'échantillonnage (si T l TN2). Si, pendant ce temps, I'action P et I'ac- tion I sont très élevées, I'action D ne se manifeste plus ou est faussée. L'action qui ne s'est pas manifestée en sortie peut être rattrapée pendant les périodes d'échan- tillonnage suivantes si vous affectez la valeur O au bit SD.

En particulier, il peut se produire une oscillation parasite inadmissible dans le cas de systèmes réglés rapides et lorsque I'action D est appliquée. Dans ce cas, le comportement du régulateur peut souvent être amélioré à l'aide de l'amortissement intégré dans I'action D. Dans la plupart des cas, une faible valeur de T l suffit pour obtenir le résultat recherché.

Action I

Les conditions suivantes entraînent le gel de I'action 1.

La limite supérieure OBXA est dépassée, la valeur DI est positive et le comportement "anti- saturation" est désiré (SINST = O). Le régulateur est limité par le paramétrage adéquat de OBXA et SINST.

La limite inférieure UBXA est dépassée vers le bas, la valeur DI est négative et le comporte- ment "anti-saturation" est désiré (SINST = 0).

La valeur DI est positive et vous avez paramétré I'inhibition de I'augmentation de I'action 1 (entrée de commande RlSPO = 1).

La valeur DI est négative et vous avez paramétré I'inhibition de la diminution de I'action I (entrée de commande RISNE = 1).

Si vous inhibez la diminution ou I'augmentation de I'action 1, veillez à ce que I'action I n'atteigne pas une des limites et s'y maintienne à cause de cette inhibition. II peut être intéressant d'utiliser la fonction spéciale "ne pas geler I'action 1" (SINST = 1) dans le cas d'une régulation dont le système réglé ne comporte pas de temps mort. Dans ce cas, I'ac- tion I n'est pas gelée lorsqu'une limite de sortie est atteinte. Dans le cas d'une régulation de vitesse, on n'utilise pas le signal de sortie mais sa dérivée ; celle-ci est disponible sur la sortie DI.

Zone morte

L'écart de régulation peut être appliqué à I'action I via une zone morte avec hystérésis si RTNE égale 1. La zone morte est réglée au moyen des paramètres ABTZ (valeur de commutation infé- rieure) et ANTZ (valeur de commutation supérieure).

Page 91: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

ABTZ : Passage de XAT = XET à XAT = O lorsque XET décroît en valeur absolue ANTZ : Passage de XAT O à XAT = XET lorsque XET croît en valeur absolue XET : Entrée de la zone morte XAT : Sortie de la zone morte

La zone morte peut être activée pour les actions P et D par l'interrupteur RTPD.

Différentiateur

Le régulateur de vitesse est obtenu en différentiant les différentes actions de l'asservissement de position. Le différentiateur permet d'obtenir ce résultat pour les actions P et D. L'action I n'est pas appliquée au différentiateur, car la sortie DI du bloc "action 1" est déjà la dérivée de 1. DI est ajouté au résultat de la différentiation des deux autres actions. Pour éviter des erreurs dues à des effets de limitation, le limiteur a été placé dans le différentia- teur. La sortie XA du régulateur étant limitée à I'étendue comprise entre UBXA et OBXA, la sor- tie du différentiateur doit être elle-même limitée à l'étendue définie par UBXA - DI et OBXA - DI. Les actions D limitées sont en général rattrapées pendant les périodes d'échantillonnage sui- vantes (SD = O). Cela peut avoir pour effet que le régulateur reste pendant un certain temps en butée à la limite. Pour quitter cet état, il faut mettre le bit SD à 1. La constante de temps de dérivation TM doit être égale à la constante de temps de la partie du système réglé à action intégrante (actionneur).

Générateur de rampe

En mode "manuel" (RAIH = l), la valeur prescrite peut être transmise par l'intermédiaire d'un gé- nérateur de rampe. Cela est nécessaire lorsque le signal appliqué à I'actionneur ne doit pas pré- senter de discontinuités. Les discontinuités sur I'entrée manuelle sont transformées en rampe par le générateur. Vous définissez la pente de ces rampes à l'aide du paramètre THLG. Le temps indiqué correspond à une variation de 10000 unités internes.

Mode "manuel" pour un asservissement de position : RAlH = 1 ; SSlG = O

En mode "manuel", la valeur présente sur l'entrée HAND est transmise au système réglé en tant que grandeur de réglage. Un générateur de rampe est intégré au régulateur pour permettre la commutation sans à-coup du mode "automatique" au mode "manuel" et pour éviter les disconti- nuités de la grandeur de réglage lorsque la valeur sur l'entrée HAND est modifiée. Le générateur de rampe peut être utilisé de 3 manières différentes.

SHLGA=1 Le générateur de rampe est toujours coupé. La valeur manuelle est émise directement comme grandeur de réglage. Le passage sans à-coup du mode "automatique" au mode "manuel" n'est plus garanti ; les discontinuités sur I'entrée HAND sont transmises à I'actionneur.

SHLGA = O ; SHLGE = O Le générateur de rampe n'est en fonction que pour garantir un passage sans a-coup du mode "automatique" au mode "manuel". En mode "manuel", la valeur manuelle est transmise directement.

SHLGA = O ; SHLGE 1 Le générateur de rampe est toujours en fonction et traite en permanence la valeur manuelle. Cela évite des a-coups de la grandeur de réglage après modification de I'entrée HAND.

Page 92: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Mode "manuel" pour régulation de vitesse RAM= 1 ; SSlG = 1

Les possibilités suivantes vous sont offertes.

SHAND= 1 La valeur manuelle est transmise directement comme grandeur de réglage. Le bit de com- mande SHLGE est sans effet et la transmission de la valeur manuelle via le générateur de rampe n'est pas possible. II faut noter qu'un signal appliqué en petmanence sur I'entrée HAND amène la composante intégrante du système réglé à la limite.

SHAND = O ; SHLGA 1 La valeur manuelle est transmise à I'actionneur via le différentiateur. Si la constante de temps TM du différentiateur correspond à la constante de temps de I'élément intégrant du système réglé (actionneur), une modification de la valeur manuelle provoque la même varia- tion normalisée de la grandeur de réglage analogique.

SHAND = O ; SHLGA = O ; SHLGE O La valeur manuelle est transmise via le différentiateur ; le générateur de rampe est en fonc- tion lors du passage du mode "automatique" au mode "manuel".

SHAND = O ; SHLGA O ; SHLGE 1 La valeur manuelle est transmise via le générateur de rampe et le différentiateur. La sortie XA est limitée par la mise en fonction de la rampe (en fonction de la pente de la rampe et de TN). Cela correspond à une limitation de la vitesse de variation de I'élément intégrant du sys- tème réglé (actionneur).

Le régulateur de vitesse ne connaissant pas I'état de I'élément intégrant du systeme réglé (ac- tionneur) à I'instant de la commutation "automatique"- "manuel", il faut définir une valeur initiale.

SANF=O Le régulateur considère que la valeur manuelle au moment de la commutation correspond à I'état de I'élément intégrant du systeme réglé (actionneur). II utilise cette valeur comme valeur initiale pour le générateur de rampe et le différentiateur. Cela entraîne XA = O : si un action- neur à action intégrante est utilisé, son état reste inchangé. L'état de I'actionneur n'est modi- fié que par une variation correspondante de la valeur manuelle.

SANF=1 La valeur O est prise comme valeur initiale à I'instant de la commutation. Si un actionneur à action intégrante est utilisé et si le différentiateur est en fonction, I'état de I'actionneur est mo- difié en fonction de la valeur sur l'entrée HAND au moment de la commutation.

Si la modification de I'élément intégrant du système réglé (actionneur) ne correspond pas à la variation indiquée de la valeur manuelle, il faut vérifier si le coefficient d'action par dérivation TN est égal à la constante de temps d'intégration du systeme réglé (actionneur).

Passage au mode "automatique"

Si tous les éléments du régulateur se trouvent dans la chaîne d'action, il existe deux possibilités pour compenser l'écart de régulation existant lors du changement de mode.

RABG=O L'écart de régulation existant lors du changement de mode est compensé comme un échelon de consigne normal. Si l'action D et I'action P se trouvent dans la chaîne de réaction, le changement de mode est sans à-coup et est accompagné d'un dépassement minimal.

Page 93: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Si toutes les actions du régulateur se trouvent dans la chaîne d'action, le dépassement peut être important.

RABG=1 Une compensation spéciale permet d'obtenir un comportement identique a celui d'un régula- teur dont les actions D et P sont dans la chaîne de réaction.

Modes "arrêt", "marche"

La fonction d'arrêt du régulateur a la priorité sur tous les autres modes. Elle peut être utilisée comme fonction de protection. Des bits de commande permettent de déterminer le comportement lorsque le régulateur de posi- tion est coupé (RAIE = O) et lorsqu'il est démarré (RAIE = 1).

RAIE = O ; arrêt du régulateur

RAO=I La grandeur de réglage est XA 0.

RAA(0) 1 La grandeur de réglage est XA = A(0). A(0) doit être défini par l'utilisateur.

RAALT=1 La grandeur de réglage émise avant la coupure du régulateur est maintenue.

RAIE = 1 ; marche du régulateur

REO= 1 La valeur initiale de I'action I du régulateur est "0".

REA(0) = 1 La valeur initiale de I'action I est A(0).

REALT=I La valeur initiale de I'action I est égale a celle qui existait avant la mise en marche du régulateur

Lorsqu'un régulateur de vitesse est coupé, la valeur de sortie est toujours "0". Lorsque le régula- teur est mis en marche, les différentes actions, excepté l'action 1, sont compensées automa- tiquement de sorte qu'aucune discontinuité inadmissible ne se produit. L'écart de régulation est compensé.

Manipulation

Les nouveaux paramètres sont pris en compte et tous les facteurs nécessaires aux algorithmes sont recalculés. Dans le cas d'un asservissement de position, la grandeur de réglage est gelée pendant la mani- pulation. Dans le cas d'une régulation de vitesse, la grandeur de réglage est "0" pendant la ma- nipulation ; il n'y a pas de régulation.

Démarrage

Dans le cas d'un asservissement de position, la valeur initiale paramétrée est émise. La rampe de consigne est également alignée sur cette valeur. Tous les facteurs internes sont recalculés ; les nouveaux paramétres du régulateur sont pris en compte. Dans le cas d'une régulation de vitesse, la valeur émise est XA = O. A part cette différence, le comportement est identique à celui d'un asservissement de position.

Page 94: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Redémarrage au retour de la tension secteur, redémarrage manuel

Dans le cas d'un asservissement de position, la valeur de l'action 1 est égale à la valeur histori- que de cette action multipliée par le rapport de la mesure actuelle à la mesure historique :

mesure actuelle = mesure historique

I(K-1)

Ce comportement se répète si le mode "redémanage" continue au cycle suivant. Le régulateur réagit donc aussitôt lorsque le mode "redémamge" est supprimé. Dans le cas d'une régulation de vitesse, la valeur émise pendant le redémanage est XA 0.

Paramétrage adaptatif, paramétrage dynamique

Les paramètres KOIP, WTI, WTD, T l et TA peuvent être définis de façon dynamique ou adapta- tive. Les nouvelles valeurs de ces paramètres sont prises en compte si RBED égale 1. RBED doit être maintenu à 1 lorsque le paramétrage est dynamique. Dans le cas d'un paramétrage adaptatif, RBED n'est mis à 1 que si de nouvelles valeurs doivent être prises en compte. Vous devez remettre RBED à O après transmission des nouvelles valeurs.

Exemple

Le régulateur IPD doit être paramétré de la manière suivante.

Actions P et D dans la chaîhe de réaction + SSTR 1 RSTR = O

Régulation de vitesse + SSIG 1

Les paramètres indiqués correspondent à la forme multiplicative de la fonction de transfert. + SALG = O

Toutes les actions du régulateur sont en fonction. + SPEIA = O SIEIA = O SDEIA O

L'action I est gelée lorsqu'une limite est atteinte. + SINST = O RISPO = O RISNE = O

Une action D tronquée éventuellement par des +SD = O effets de limitation est rattrapée.

Le générateur de rampe est en fonction. + SHLGE = 1 SHLGA = O

La position de I'actionneur correspond à la valeur manuelle lors d'une commutation "automatique" - "manuel". + SANF = O

En mode manuel, la valeur manuelle est appliquée via le différentiateur. + SHAND= O

Lorsque le régulateur est coupé, XA égale O. Com- pensation automatique lors de la mise en marche.

Page 95: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Marche automatique

Zone morte coupée

STEW

FB 176 1 IPD-REG D

Dlff6rentlateur

THLG 7

Gbn6rateur

SANTZ-

' désactlvable

RSP

STEW : ,,,,,,,

RSP : ,,,,,,, SOL : ,,,,,,, IsT : ,,,,,,, XA : ,,,,,,, OBXA : ,,., , ,,

UBXA : ,,,,,,,

ABTZ : , , , , , , , ANTZ : .,,,,,, KO/P : ,,,,,,, KflI : ,,,,,,,

X égale 1 si de nouveaux paramètres doivent être pris en compte alors que le kgulateur n'est pas en mode "manipulation".

A(O) : , , , , , a ,

K/TD : , , a , , , ,

T l : D o , n q f i n

TM : THLG : ,,,,,,, HAND : ,,,,,,,

ZElN : , , a , , , ,

I , , , , , L n ,

P , , , , , , , ,

D : , , , , , a n

Page 96: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID
Page 97: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Liste des opérandes formels

1 Nom 1 Description 1 Type 1 Format 1 RSP Mot de cornmande

Bit no O : RAIE = O = 1

Régulateur HF Régulateur EF

Bit ne 1 : RA0 = 1 et WVE = O --> XA = O

Bit no 2 : RAA(0) = 1

Bit ne 3 : RAALT = 1 et RAIE = O -> XA = XA (ancienne valeur)

Bit no 4 : RE0 = 1 Démarrage avec I = O

Bit ne 5 : REA(0) = 1 Démarrage avec I = A(0)

Bit no 6 : REALT = 1 Démarrage avec I = IA2 (ancienne valeur)

Bit no 7 : RBED = 1 Les nouvelles valeurs KOIP, WTI, WTD, Tl , THLG, TM et TA sont prises en compte.

Bit ne 8 : W H = O = 1

Mode automatique Mode manuel

Bit ne 9 : RSTR =O et SSTR = 1 : actions P et D sont dans la chaîne de réaction. et SSTR = 1 : I'action D seule est dans la chaîne de réaction.

Bit no 10 : RlSPO = 1

Bit no 11 : RISNE = 1

L'accroissement de i'action I est inhibé.

La diminution de i'action I est inhibée.

Bit no 12 : RTNE = O = 1

Sans zone morte Avec zone morte

Bit no 13 : RABG = O Lors d'une commutation "manuel" - "automatique", le comportement est le même que pour un échelon de consigne normal. Actions P et D dans la chaîne d'action : le comporte- ment à la commutation est le même que si actions P et D dans chaîne de réaction.

Bit no 14 : RTPD = O Seulement action I avec zone morte 1 1 = 1 Zone morte aussi active pour actions P et D 1 1 1

Entrée de consigne Valeurs admises : -10000 ... +IO000

1 IST / Entrée de mesure / E / D I

Sortie du régulateur IPD Valeurs admises : UBXA ... OBXA

l OBM I Limite supérieure de XA Valeurs admises : UBXA ... +IO000

Limite inférieure de XA Valeurs admises : -10000 ... OBXA

ABTZ

ANTZ

KOIP

E

E

E

-- --

Valeur de commutation inférieure de la zone morte Valeurs admises : O ... ANTZ

Valeur de commutation supérieure de la zone morte Valeurs admises : ABTZ ... 10000

Gain du régulateur IPD algorithme sous forme additive : KO algorithme sous forme multiplicative : KP

D

D

D

Page 98: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Liste des opérandes formels

Nom

WTI

Constante de temps d'amortissement, retard de I'action D [s] Valeurs admises : T l 2 TA12

A(0)

WTD

THLG

Description

Coefficient d'action a intégration ou constante de temps d'intégration algorithme sous forme additive : KI [s-'1 algorithme sous forme multiplicative : TN [s]

Constante de temps du différentiateur [s] Elle doit être égale à la constante de temps de l'élément intégrant (actionneur).

Valeur initiale de l'action I

Coefficient d'action par dérivation ou constante de temps de dérivation algorithme sous forme additive : KD [s-'1 algorithme sous forme multiplicative : TV [s]

Constante de temps du générateur de rampe [s] Variation de 10000 unités internes pendant le temps THLG

Type

E

1 HAND Entrée manuelle Cette entrée est évaluée en mode manuel. Valeurs admises : -10000 ... +IO000

Format

D

E

E

D

D

ZElN

I

5.2.21 FB 177 : Sortie impulsionnelle ("IMP-AUSG")

P

D

Entrée de perturbation

Valeur de l'action I (algorithme de position)

Valeur de l'action P

Valeur de l'action D

FB 177 1 IMP-AUSG

STWO WIN STWO

E

A

XE SRMAU SRMZU -

D

D

A

A

D

D

Calcul de

la durée

d'impulsion 1

XE TMlN : ~ a ~ ~ n , ,

STWO: Q I , , , , ,

-

IMPH : IMPT : ,,,,,,,

Génération

des impulsions

- IMPH

- . IMPT

Page 99: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Le bloc fonctionnel "IMP-AUSG" convertit la grandeur de réglage issue du bloc régulateur en im- pulsions de réglage qui sont ensuite transmises à des sorties TOR. Ce bloc fonctionnel n'est pas lié à un bloc régulateur particulier.

Suivant le mode choisi, le signal d'entrée XE est limité a l'une des étendues -10000 ... +IO000 ou O ... 10000. Ces étendues normalisées doivent également être celles du régulateur corres- pondant. Si ce n'est pas le cas, une adaptation est nécessaire.

Seules les impulsions validées par SNE = 1 sont délivrées. Vous pouvez régler la durée mini- male d'impulsion à I'aide du paramètre TMIN. La durée minimale d'impulsion doit être un mul- tiple entier de 0.1 S.

Signal à trois échelons pour actionneurs de type intégrateur : SDPSl = 1

Ce mode est utilisé avec les actionneurs de type intégrateur, le bloc régulateur fonctionnant avec un algorithme de vitesse. Les impulsions "actionneur OUVERTURE" (pour les grandeurs de réglage positives) sont délivrées sur la sortie TOR INPH, les impulsions "actionneur FERME- TURE" (pour les grandeurs de réglage négatives) sont délivrées sur la sortie TOR IMPT. Les du- rées des impulsions délivrées sont des multiples de 0.1 s.

Les impulsions résiduelles qui n'ont pu être délivrées ou les impulsions telles que TI < TMIN sont additionnées à I'impulsion suivante. Si, par contre, B TI B est supérieur à TA - TMIN, la du- rée de l'impulsion délivrée est TA. L'excédent d'impulsion transmis est soustrait de l'impulsion suivante.

Vous pouvez informer le bloc fonctionnel, à I'aide des entrées SRMZU et SRMAU, que I'action- neur de type intégrateur a atteint I'état FERME (SRMZU = O) ou I'état OUVERT (SRMAU 0). La sortie impulsionnelle correspondante est alors inhibée jusqu'à ce que I'actionneur ait quitté I'état OUVERT ou I'état FERME.

Nota : Si cette signalisation en retour n'existe pas, les deux bits de commande SRMAU et SRMZU doivent être mis à 1.

Signal à trois échelons pour actionneur de type proportionnel : SDPSP = 1

Ce mode permet de réaliser trois états de réglage, par exemple dans le cas d'une régulation de température :

IMPH O IMPT O + arrêt IMPH = 1 IMPT = O + chauffer IMPH = O IMPT = 1 + refroidir

Les signaux de réglage positifs sont délivrés sur la sortie IMPH, les signaux de réglage négatifs sur la sortie IMPT. Dans ce cas, le régulateur fonctionne avec un algorithme de position.

Page 100: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Si le calcul de la durée d'impulsion à émettre donne TI c TMIN, aucune impulsion n'est délivrée. TI est cependant ajouté à la durée de l'impulsion suivante. Cette sommation des durées d'impul- sion peut être inhibée en posant SS-SP 1.

Si B TI B est supérieur ou égal à TA - TMIN, la durée de l'impulsion délivrée est TA. Dans les deux modes précédents (SDPSI = 1 ou SDPSP = l), la relation entre XE et TI est donnée par la caractéristique suivante :

TA-TMIN

TA

Figure 5-13 Relation entre valeur d'entrée et durée d'impulsion lorsque SDPSI = 1 ou SDPSP = 1

TMIN permet d'inhiber les impulsions de très courte durée (XE u O) et les pauses de très courte durée enire impulsions (XE u I 10000).

Modulation de la largeur d'impulsion pour actionneur à une seule entrée

Les impulsions sont délivrées sur la sortie TOR IMPH. Le signal inversé est disponible sur la sortie IMPT. Pour régler le point de fonctionnement de I'actionneur utilisé, il est possible de délivrer des si- gnaux dans le rapport cyclique 1 :1 en mettant a 1 le bit SAPE. Si la période d'échantillonnage du régulateur est un multiple impair de 100 ms, le bloc génère alternativement des impulsions de durée TI = 0.5 . TTA + 0.05 s et TI 0.5 TTA - 0.05 S.

Si TI < TMIN, aucune impulsion n'est délivrée. Si TI 2 TA - TMIN, la durée de l'impulsion délivrée est TA.

Page 101: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

II existe deux types de modulation de largeur d'impulsion (MLI).

ML1 -mode 1

TA -

TA-TMIN -

b

- 10000 O +1ooOo XE

Intégration dans le moniteur de régulation

TA -

TA-TMIN -

TMlN -

Le bloc fonctionnel "IMP-AUSG" doit être traité suivant une trame de 100 ms. II doit donc être appelé dans le PB "100ms".

b

Manipulation

O + 10000 XE

La sortie impulsionnelle est inhibée jusqu'au traitement suivant du régulateur.

Démarrage

La sortie impulsionnelle est inhibée lors du "démarrage", "redémarrage manuel" et "redémarrage au retour de la tension secteur".

Page 102: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Liste des opérandes formels

IMPH

XE

TMlN

Mot de commande

Nom

Bit no O : SNE = O Sortie impulsionnelle HF = 1 Sortie irnpulsionnelle EF

Type Description

Entrée

Durée minimale d'impulsion TMlN doit être un multiple entier de 0.1 S.

Valeurs admises : 0.1 s < TMlN < TN2

Bit no 1 : SAPE = O Marche normale = 1 Actif seulement en mode ML1 ;

rapport cyclique = 1:l

Format

Bit ne 2 : SRMZU = O Signalisation en retour : position FERME atteinte (seulement si SDPSI = 1) ; + pas d'impulsion sur la sortie IMPT

= 1 Marche normale

E

E

Bit no 3 : SRMAU = O Signalisation en retour : position OUVERT atteinte (seulement si SDPSI = 1) ; + pas d'impulsion sur la sortie IMPH

= 1 Marche normale

D

D

Bit no 4 : SS-SP = O Marche normale = 1 Inhibition sommation (seulement si SDPSI = 1) ;

inhibition de la sommation des impulsions lorsque TI c TMlN

Bit ne 8 : SDPSI = 1 Mode "signaux trois échelondactionneur int6grateuP

Bit ne 9 : SDPSP = 1 Mode "signaux trois échelondactionneur proportionnel1'

Bit no 10 : SPBMl = 1 ML1 - mode 1

Bit no 1 1 : SPBM2 = 1 ML1 -mode 2

Si SDPSI ou SDPSP = 1 : impulsions de réglage positives Si mode ML1 : sortie impulsionnelle -

Si SDPSI ou SDPSP = 1 : impulsions de réglage négatives Si mode ML1 : sortie impulsionnelle inversée

Page 103: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.22 FB 178 : Adaptation ("KOEFFIZ)

STEB

FB 178 1 KOEFFIZ

1 Signalisation SANBO

SANBU ,. . X A ,

WGR = 1

. . .. . . . ... . .. . .

XE : ,,,,,,, KP : ,,,,,,, OBXA : ,,,,,,,

En marche normale (SXAGR 1, SXAO = l) , le bloc fonctionnel "KOEFFIZ" multiplie la valeur d'entrée XE par le facteur KP. Le bit de commande SBAlE permet de limiter le résultat aux va- leurs paramétrables UBXA et OBXA. Le dépassement de ces valeurs est signalé par les bits SANBU et SANBO.

UBXA : STEB : X A : ,,,,,,,

7 6 4 3 1 O

Mise à O de XA

Le bloc fonctionnel délivre la valeur XA = O si le bit SXAO est à O. Cette fonction a une influence sur les indicateurs de seuils.

SBED

Affectation d'une valeur de seuil à XA

SXAGR

En posant SXAGR = O, on obtient le résultat suivant.

SXAO SBAlE

Si les deux seuils sont positifs ou négatifs, XA prendra la valeur de seuil la plus proche du zéro. Ainsi :

OBXA>UBXA>O-->XA=UBXA UBXA < OBXA < O --> XA = OBXA.

SANBO

Si les signes de OBXA et UBXA sont différents, la valeur de sortie est XA 0.

SANBU

Page 104: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Nota

Ce mode n'est permis que si le bit de limitation SBAlE est à 1.

Les indicateurs de seuils ne sont pas mis à 1.

II est interdit de paramétrer simultanément SXAO = O et SXAGR = 0.

Manipulation

La nouvelle valeur du facteur KP est prise en compte.

Démarrage

La nouvelle valeur de KP est prise en compte.

Paramétrage adaptatif, paramétrage dynamique

Le paramètre KP peut être défini de façon dynamique ou adaptative. La nouvelle valeur est prise en compte si SBED égale 1. Dans le cas du paramétrage dynamique, le bit SBED doit être maintenu à 1. Si le paramétrage est adaptatif, SBED n'est mis à 1 que si de nouvelles valeurs doivent être prises en compte. Vous devez remettre SBED à O après transmission.

Le bloc fonctionnel "KOEFFIZ" peut être utilisé par exemple :

comme simple régulateur P,

pour la réalisation d'observateurs.

Liste des opérandes formels

Nom

XE

l OBXA l Limite supérieure de XA Valeurs admises : UBXA ... +IO00

KP

1 UBXA

Description

Entrée

Gain

Bitn" 1:SXAGR = O OBXA>UBXA>O->XA=UBXA UBXA<OBXA<O->XA=OBXA OBXA>O>UBXA->XA=O seulement si SBAIE = 1 et SXAO = 1

= 1 Marche normale

Type

E

Limite inférieure de XA Valeurs admises : -1 0000 ... OBXA

Octet de commande Bitn0 0:SXAO =O ->XA=O

= 1 Marche normale

1 Bit ne 3 : SANBU = 1 XA à la limite inférieure l

Format

D

E

Bit ne 4 : SANBO = 1 XA à la limite supérieure l I

D

E

E

Bit ne 6 : SBAIE = O Sans limitation = 1 Avec limitation

D

BY

Bit ne 7 : SBED = 1 Manipulation de KP possible

Sortie A D

Page 105: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.23 FB 179 : Intégrateur ("1-GLIED")

STEW

Ce bloc fonctionnel intègre des fonctions d'entrée quelconques suivant la règle des trapèzes.

9 8 7 5 4 3 2 1 O

Figure 5-14 Réponse indicielle de l'intégrateur

SANBU

L'intégrateur dispose d'une sortie A l dont le signal est la dérivée du signal sur la sortie A. Cette sortie peut être utilisée dans les régulations d'état.

L'intégrateur peut être doté d'une contre-réaction qui sera réalisée à partir de la sortie A2. Le facteur de contre-réaction entre la sortie A2 et l'entrée utilisée (NE3 ou NE4) doit être affecté a I'entrée ERU. Si une réaction positive doit être réalisée, un facteur négatif doit être attribué à I'entrée ERU.

SANBO SBED SA0 SM(0) SMLT SEA2 SEA(0) SAlE

Page 106: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Exemple

h : Facteur de contreréaction

Figure 5-15 Intégrateur avec contre-réaction

La réponse indicielle de I'intégrateur est donnée par la courbe 1 dans le cas d'une contre-réac- tion (entrées NE3, NE4). La réponse indicielle est donnée par la courbe 2 dans le cas d'une réaction positive (entrées E l et E2).

Figure 5-1 6 Réponse indicielle de I'intégrateur (contre-réaction et réaction positive)

La sortie A2 est comprise entre les limites UBA2 et OBA2. A2 étant utilisée pour le calcul de A, il est nécessaire d'indiquer les valeurs limites, même si A2 n'est pas évaluée. La sortie A prend la valeur correspondante calculée selon la règle des trapèzes.

Comportement lorsque I'intégrateur est désactivé

Différents bits de commande permettent de déterminer quelle valeur est émise lorsque I'intégra- teur est désactivé. Suivant les valeurs de SAALT, SAA(0) et SAO, la sortie A prend la valeur avant désactivation, la valeur A(0) ou la valeur "O".

Comportement lorsque I'intégrateur est activé

Selon l'état des bits de commande SEA(0) et SEA2, la valeur initiale de I'intégrateur est A(0) ou A2.

Manipulation

Les sorties restent inchangées. Les nouvelles valeurs des paramètres TI et TA sont prises en com pte.

Page 107: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Démarrage

La sortie A2 est égale à la valeur initiale A(O), la sortie A est égale à O. Les paramètres TI et TA sont pris en compte.

Redémarrage au retour de la tension secteur, redémarrage manuel

Les sorties restent inchangées.

Paramétrage adaptatif, paramétrage dynamique

Les paramètres TI et TA peuvent être définis de façon dynamique ou adaptative. Les nouvelles valeurs sont prises en compte lorsque SBED égale 1. SBED doit être maintenu à 1 si le paramé- trage est dynamique. Dans le cas d'un paramétrage adaptatif, SBED n'est mis à 1 que si de nouvelles valeurs doivent être prises en compte. Vous devez remettre SBED à O après transmis- sion.

Liste des opérandes formels

/ Entrée affectée du signe "+"

Nom

E l

1 NE3 1 Entrée affectée du signe "-" E D I / NE4 / Entrée affectée du signe Bt-lk E D I

Description

Entrée affectée du signe "+"

Constante de temps d'intégration Valeurs admises TI 2 TN2

Type E

A l

A2

A(O)

l l Entrée si contre-réaction ; le facteur de contre-réaction de A2 sur l'entrée doit lui être aiiecté. I E l D I

Format

D

Dérivée de la sortie A

Sottie utilisée pour la contre-réaction

Valeur initiale de la sortie A2

STEW

A

OBA2

UBA2

Mot de commande

A

A

E

Bit no O : SNE = O Intégrateur désactivé = 1 Intégrateuractivé

D

D

D

Sortie de l'intégrateur

Limite supérieure de A2 Valeurs admises : UBA2 ... +IO000

Limite inférieure de A2 Valeurs admises : -10000 ... OBA2

Bit ne 1 : SEA(0) = 1 Démarrage avec A(0)

Bit ne 2 : SEA2 = 1 Démarrage avec A2 (ancienne valeur)

A

E

E

Bit no 3 : SAALT = 1 et SAIE = O -> A = A (ancienne valeur)

D

D

D

Bit n' 5 : SA0 = 1 etSNE=O->A=O

Bit ne 7 : SBED = 1 Manipulation de TI et TA

Bit ne 8 : SANBO = 1 Signalisation : A2 à la limite supérieure

Bit no 9 : SANBU = 1 Signalisation : A2 a la limite inférieure

Page 108: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.24 FB 188 : Temps mort ("TOTZEIT")

STEB

FB 188 TOTZEIT

Ce bloc fonctionnel permet de réaliser trois temps morts dans une boucle de régulation. La du- rée de ceux-ci peut être paramétrée de façon adaptative. La durée maximale d'un temps mort est :

7 4 3 2 1 O

Le paramétrage des temps morts consiste à définir les facteurs. Si un facteur trop élevé est af- fecté à un temps mort, ce facteur est limité à 125.

DB-T- STEB- A(O)-

Les 3 temps morts possèdent une entrée commune XE. Cela signifie qu'une valeur présente à I'instant t sur l'entrée XE est délivrée sur la sortie XAI à I'instant t + T l , sur la sortie XA2 à I'ins- tant t + T2 et sur la sortie XA3 à l'instant t + T3.

XE

SBED

Les 3 temps morts peuvent être activés et désactivés indépendamment les uns des autres en mettant à 1 (HF) ou à O (EF) les bits SEIAI, SEIA2 et SElA3. Si un temps mort est désactivé et si le bit de commande SAA égale 0, la valeur d'entrée n'est pas transférée à la sortie. Lorsque SAA égale 1, la valeur en sortie est O si SEA(0) égale O ou A(0) si SEA(0) égale 1.

SUA2 SUA3

Vous devez mettre à disposition, dans le bloc de données DB-Tl la place mémoire nécessaire pour réaliser ces temps morts. La longueur du bloc de données doit être 261 mots de données, y compris l'étiquette du DB.

[q;--i]- T3 i

XA1

XA2

XA3

DB-T : XE : ,,,,,,,

STEB : , . , , . , , T l : m , , , , , ,

T2 :

SUAI

T3 , , , , , , , ,

A(0) : , , , , , , ,

X A 1 : , , m m m m m

XA2 : , , , m , , m

XA3 : ,,,,,,,

SAA SEA(0)

Page 109: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Démarrage, manipulation

Les temps morts sont initialisés. Si le bit de commande SEA(0) est à O, la valeur O est émise sur les sorties jusqu'à ce que les temps morts correspondants soient écoulés. Le comportement est analogue lorsque SEA(0) égale 1. La valeur émise n'est plus O, mais la valeur paramétrable A(0).

Paramétrage adaptatif, paramétrage dynamique

Les temps morts T l , T2 et T3 peuvent être paramétrés de façon dynamique ou adaptative. Les nouvelles valeurs sont prises en compte lorsque SBED égale 1. SBED doit être maintenu à 1 lorsque le paramétrage est dynamique. Dans le cas d'un paramétrage adaptatif, SBED n'est mis à 1 que si de nouveaux temps morts doivent être définis. Vous devez remettre SBED à O après transmission des nouvelles valeurs.

Un temps mort ne peut être allongé que si une durée égale au nouveau temps mort s'est écou- lée depuis la dernière initialisation.

DB-T

XE Entrée E

Liste des opérandes formels

1 STEB 1 Octet de commande

Nom

Bit no O : SEA(0) Démarrage, manipulation ou SUA. = 1 etsAA= 1 :

=O XA.=o = 1 XA. = A(0)

Bit no 1 : SAA = O et SEIA. = 1 : pas de transfert vers XA = 1 et SEIA. = 1 : XA. correspond a SEA(0). : l

Description

1 Bit ne 2 : SUA1 = 1 Temps mort 1 désactivé l 1 1 Bit no 3 : SUA2 = 1 Temps mort 2 désactivé 1 1

Type

1 1 Bit no 4 : SUA3 = 1 Temps mort 3 désactivé 1 1

Format

I I Bit n' 7 : SBED = 1 Manipulation des facteurs pour la définition des tem~s morts l l

T l

T2

l XAI I Sortie COrres~orIdant au temDs mort 1

T3

NO)

/ XA2 / Sortie correspondant au temps mort 2 l A / D I

Facteur pour la génération du temps mort 1 : temps mort 1 = T l . TA Valeurs admises : O C T l C 125

Facteur pour la génération du temps mort 2 : temps mort 2 = T2. T A Valeurs admises : O C T2 C 125

1 XA3 / Sortie correspondant au temps mort 3

E

E

Facteur pour la génération du temps mort 3 : temps mort 3 = T3. TA Valeurs admises : O C T3 C 125

Valeur initiale des sorties XA

E

E

BY

D

Page 110: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

5.2.25 FB 189 : Moyenne mobile ("ZEITMW')

STEB

FB 189 1 ZElTMWT

SE/A

SERS

1 SBED 1 / 1 1 SERS 1 SA(0) 1 SA0 T

XE : ,,,,,,,

STEB : ,,,,,,, N 8 r , , , , , ,

Le bloc fonctionnel " Z E I T W forme la moyenne de N valeurs saisies aux instants T - i - TA (i = 1, 2, 3, ...). Le nombre de valeurs N est paramétrable ; il doit être inférieur ou égal à 10.

ERMl : ,,s,,,,

A(0) : n v a B a n 8

XA : ,,s,,,,

lnitialisation

Une phase d'initialisation est nécessaire pour que le bloc puisse rassembler un nombre suffisant de valeurs historiques. Aucune valeur moyenne ne peut être formée pendant cette période. Vous pouvez choisir la valeur qui sera émise lors de cette initialisation :

la valeur paramétrable A(0) si SA(0) 1 ;

la valeur moyenne formée à partir des valeurs historiques déjà disponibles (SA0 = SA(0) = 0).

Le bit de commande SEIA permet de "shunter" la fonction "moyenne mobile". Dans ce cas, XA égale XE.

Le bit de commande SERS permet de transmettre à la sortie une valeur moyenne de substitu- tion ERMl paramétrable.

Démarrage

Le comportement du bloc lors de la phase d'initialisation est décrit ci-dessus.

Page 111: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation

Paramétrage adaptatif

Le nombre de valeurs prises pour former la moyenne peut être modifié de façon adaptative. Pour ce faire, le bit de commande SBED doit être mis à 1. La phase d'initialisation étant amor- cée pendant ce cycle, vous devez remettre le bit SBED à 0.

Liste des opérandes formels

Octet de commande et de signalisation

Nom

XE

Bit no O: SUA = O XA = XE = 1 Formation de la moyenne

Bit na 1: SA0 = 1 Démarrage avec XA = O

Bit ne 2: SA(0) = 1 Démarrage avec XA = A(0) SA0 = SA(0) = O Démarrage avec XA = moyenne des valeurs

historiques d6jà disponibles

Description ---

Entrée

Bit no 7: SBED = 1 Manipulation du nombre N ; la phase d'initialisation est amorcée a la remise a 0 de SBED.

1 Nombre de valeurs historiques 1

Type Format

1 Valeur moyenne de substitution I E l D I

E D

Valeur au démarrage

Sortie

E

A

D

D

Page 112: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation floue

5.3 Blocs de régulation floue

5.3.1 FB 113 : Fuzzyfication ("FUZ:FUZ)

Le bloc fonctionnel "FUZ:FUZ1 fuzzyfie une valeur analogique.

FB113

A I'appel du bloc FUZ:FUZ, vous lui affectez un bloc de données DB ou DX de votre choix. Le paramètre DBNR est indiqué au format KY. II faut spécifier dans l'octet de poids fort s'il s'agit d'un bloc DB ou d'un bloc DX. Un bloc DB est sélectionné en indiquant la valeur "O", un bloc DX en indiquant la valeur "1 ". II faut inscrire le numéro du DB ou du DX dans I'octet de poids faible.

FUZ:FUZ

Vous devez tout d'abord indiquer dans le bloc de données le nombre de fonctions d'apparte- nance et leurs sommets.

DBNR :. . . . .

Veillez à choisir les abscisses des sommets d'une fonction d'appartenance dans un ordre stricte- ment croissant. Les formes des fonctions d'appartenance peuvent être différentes les unes des autres. Avant I'appel du bloc fonctionnel, le programme utilisateur doit copier la valeur analo- gique en cours dans le DBIDX.

Après traitement du bloc FUZ:FUZ, le DB/DX renferme les valeurs de vérité V des fonctions d'appartenance sous la forme V et NONV.

Si une erreur se produit en cours de traitement (longueur du DB insuffisante), le bit "erreur" (bit 8 du mot de données 0) est mis à 1.

Avertissement

Le FB FUZ:FUZ modifie le contenu de BS 60 et 61.

Page 113: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de réglation floue

DB FUZ

Paramètre fotmel

Xent : Variable d'entrée

S l x [ l ] : 1" sommet

S2x[1] : 2'"' sommet

DD 10

DD 12

DD 14

D D 1 6

D D 4 t (n-1)*12 DD 6 t

(n-1)*12 DD 8 t

(n-1)*12 DD 1 0 t

(n-1)*12 DD 1 2 t

(n-1)*12 DD 1 4 t

(n-1)*12

KG

KG

KG

KG

KG

KG

KG

KG

KG

KG

Nom

DBNR

Type

D

Description

Bloc de données avec paramètres de fuzzyfication

S4x[1] : 4'"\ommet

V[1] : Valeur de vérité

NV[1] : NON val. de vérité

S1x[2] : 1" sommet -

Format

KY

nance

2'"@fonction d'apparte- nance

S lx [n ] : 1" sommet

S2x[n] : 2'"' sommet

S3x[n] : 3'">0mmet

S4x[n] : 4'">ommet

V[n] : Valeur de vérité

NV[n] : NON val. de vérité

ndm' fonction d'apparte- nance

Page 114: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation floue

5.3.2 FB 116 : Défuzzyfication ("FUZ:DFUZ")

Le bloc fonctionnel "FUZ:DFUZt défuzzyfie un certain nombre de valeurs de vérité en une valeur analogique.

FB116

A l'appel du bloc FUZ:DFUZ, vous lui affectez un bloc de données DB ou DX de votre choix. Le paramètre DBNR est indiqué au format KY. II faut spécifier dans l'octet de poids fort s'il s'agit d'un bloc DB ou DX. Un bloc DB est sélectionné en indiquant la valeur "O", un bloc DX en indi- quant la valeur "1 ". II faut inscrire le numéro du bloc DB ou DX dans l'octet de poids faible.

FUZ:DFUZ

Vous devez indiquer dans le bloc de données le nombre de fonctions d'appartenance et leurs sommets.

DBNR : . . . . .

Veillez à choisir les abscisses des sommets d'une fonction d'appartenance dans un ordre stricte- ment croissant. Les fonctions d'appartenance peuvent s'entrecouper.

Sélectionnez la méthode de défuzzyfication dans le mot de données 1. Deux méthodes sont dis- ponibles : l'inférence MIN-MAX et la méthode plus rapide inférence MAX-DOT ou MAX-PROD. Si vous sélectionnez METHODE=2, le calcul est réalisé avec la méthode MIN-MAX. La méthode MAX-DOT est utilisée pour toute autre indication.

Dans le cas de la méthode MAX-DOT, le bit "commande" (bit 15) du mot de données O doit être mis à "1" au premier appel et après chaque modification des fonctions d'appartenance. Le bit "commande" est remis à "0" par FUZ:DFUZ.

La valeur de vérité indiquée dans "règle O implicite" remplit la fonction de règle O implicite. La rè- gle O implicite agit en première approximation comme si on avait défini une règle donnant cette valeur de vérité pour tous les éléments de la matrice de règles non définis explicitement. "Règle O implicite" = O signifie qu'aucune règle O implicite n'a été définie.

Le bit "HA" du mot de données O (bit 9) permet de commuter entre une valeur manuelle à indi- quer dans le double mot de données 2 et la valeur analogique "sortie" calculée. Si le bit "HA" est égal A 1, la valeur manuelle est prise en compte.

Avant l'appel du bloc fonctionnel, le programme utilisateur doit copier les valeurs de vérité en cours dans le DBIDX. A la fin du traitement du bloc fonctionnel FUZ:DFUZ, le DBIDX renfeme la valeur analogique "SOR" dans le double mot de données 4. En outre, la valeur de sortie "SOR-DIFF" est mise à disposition dans le double mot de données 6. La valeur "SOR-DIFF" cor- respond à la variation de "SOR" depuis le dernier traitement.

Page 115: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de réglation floue

Si une erreur s'est produite en cours de traitement (longueur du DB insuffisante), le bit "erreur" (bit 8 du mot de données 0) est mis à 1.

Avertissement

Le FB FUZ:DFUZ modifie le contenu des BS 60 et 61.

DB DFUZ

Valeurs internes

Valeurs internes [l]

Page 116: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Blocs de régulation floue

DB DFUZ

Paramètre formel I I l 1 I

Donnée

DD 1 9 t (n-1)*18

DD 2 1 t (n-1)*18

DD 23 (n-1)*18

DD 2 5 t (n-1)*18

DD 271 (n-1)*18

Pond.[n] : Facteur pondération

Valeurs internes DW 36

(n-1)*18

Format

KG

KG

KG

KG

KG

Format

KY

Nom

DB

Description

Slx[n] : 1" sommet

S2x[n] : 2'"' sommet

S3x[n] : 3'">0mmet

S4x[n] : 4e">ommet

V[n] : Valeur de vérité

Description

Bloc de données avec paramètres de défuzzyfication

neme fonction d'apparte- nance

Type

D

Page 117: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Caractéristiques des blocs logiciels

6 Caractéristiques techniques

6.1 Caractéristiques des blocs logiciels

CPU 948, CPU 946(R)1947(R) 1 CPU 945 1

* Mots

Numéro de bloc

14 20

23

38

39

61

Nom du bloc

MATHE ANL-MlNl

ORG-MINI

RETTEN

LADEN

GLAETTEN

Longueur du bloc

249

89 44

107

98

132

177

178

179

188

189

Longueur du bloc

249

90 45

49

49

132

Numéro de bibliothéque P71200-S

9014-A-.. 6020-A-..

6023-A-..

6038-8-..

6039-B-..

6061-8-..

IMP-AUSG

KOEFFIZ

1-GLIED

TOTZEIT

ZEITMWT

Numéro de bibliothéque P71200-S

3014-B-..

3020-8-.. 3023-B-..

3038-8-..

3039-8-..

3061-B-..

Valeurs historiques *

4

Valeurs historiques *

4

272

86

171

314

205

61 77-8-..

61 78-B-..

6179-8-..

9188-A-..

6189-8-..

4

2

4

24

273

87

171

314

212

31 77-B-..

31 78-8-..

3179-B-..

31 88-8-..

31 89-B-..

4

2

4

24

Page 118: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Caractéristiques des blocs logiciels

CPU 928B, CPU 928, CPU 922

* Mots ** Les valeurs entre parenthèses sont vraies pour la CPU 922.

Page 119: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Caractéristiques des blocs logiciels

Numéro CPU948 1 CPU 9461947 1 CPU 945 1 CPU 9288 1 CPU 928 / CPU 922 1 1 de bloc 1 / 14 1 0.16rns 1 0.54 rns 1 0.05 rns 1 0.49 rns 1 3 rns 1 4.63 rns 1 / 20 0.03 rns 1 0.12 rns 1 0.05 rns 1 0.05 rns 1 0.53 rns 1 - 1

/ 38 1 0.12 rns 1 0.18 rns 1 0.07 rns 1 0.13 rns 1 0.64 rns 1 0.75 1 1 39 1 0.12 rns 1 0.34 rns 0.07 rns 0.13 rns 1 0.63 rns / 0.72 rns 1 1 61 1 0.10 rns / 0.34 rns / 0.03 rns 0.7 rns / 2.1 rns / 3.17 rns 1 / 62 1 0.22 rns 1 0.66 rns 1 0.07 rns 1 0.6 rns 1 4.8 rns 1 7.8 rns

(0.03t0.06. k ) (0.45 + 0.23 l rns rns rns 1 69 1 (0.03t0.06. k ) + k) (0.05t0.03 - k) / (0.2t0.3 k) / (2 tl;; k ) 1 (2.16 t 2.15. k) rns / rns rns rns

/ 7 8 0 r & E 0.18 rns 1 0.03 rns 1 0.16 rns 1 1.59 rns 1 2.25 rns

/ 79 1 0.05 rns 1 0.13 rns 1 0.02 rns 1 0.16 rns 1 1.24 rns 1 1.67 rns

1 84 1 0.08 rns / 0.25 rns / 0.03 rns 1 0.65 rns / 1.57 rns 1 2.53 rns

1 95 1 0.09 rns 1 0.21 rns 1 0.06 rns 1 0.18 rns 1 1.66 rns / 2.5 rns

/ 96 1 0.16 rns 1 0.58 rns 1 0.04 rns 1 0.45 rns 1 3.53 rns 1 5.6 rns

1 98 1 0.02 rns 1 0.04 rns 1 0.01 rns 1 0.03 rns 1 0.28 rns 1 0.38 rns 1 / 99 1 0.07 rns 1 0.21 rns 1 0.02 rns 1 0.33 rns 1 1.46 rns 2.36 rns 1 1 104 1 0.09 rns 1 0.3 rns / 0.02 rns 1 0.52 rns 1.6 rns 1 2.62 rns 1 1 111 1 0.13 rns / 0.68 rns 1 0.1 rns / 0.62 rns 1 5.72 rns / 7.95 rns 1 1 112 ( 0.04rns / 0.1 rns 1 0.01rns 1 0.1 rns / 0.7 rns 1 1 rns 1 / 113 0.14 rns" 1 0.42 rns "' 1 0.05 rns" 1 0.6 rns" / 3.5 rns *** / - 1 / 114 0.06rns 1 0.2 rns 1 0.02rns 1 0.3 rns 1 2 rns 1 3.2 rns 1

1 177 / 0.10 rns 10.38;s 1 0.04 rns / 0.52 rns 1 2.5 rns 1 4 rns /

115

116

117

118

119

174

1 178 / 0.05 rns 1 0.18 rns / 0.02 rns 1 0.21 rns 1 0.9 rns 1.34 rns / / 179 1 0.10 rns 1 0.37 rns 1 0.04 rns 1 0.75 rns 1 2.13 rns 3.25 rns 1

/ 176 1 0.26 rns 1 0.76 rns 1 0.09 rns 1 0.83 rns 1 6.25 rns 1 10.1 rns 1

0.02 rns

0.34 rns - 0.10 rns * 0.15 rns * *

0.07 rns (au lw cycle :

0.25 rns)

0.05 rns

0.05 rns

1 188 / 0.09 rns / 0.34 rns 1 0.03 rns 1 0.22 rns / 2.9 rns / 3.9 rns / 1 189 / 0.06 rns / 0.19 rns 1 0.02 rns / 0.75 rns 1.76 rns 1 2.66 rns /

0.03 rns

1 .O5 rns ***

0.5 rns* 0.8 rns**

0.88 rns

0.16 rns

0.12 rns

* sans manipulation k : nombre de boucles de régulation * * avec manipulation ** pour 7 fonctions d'appartenance ; déhiuyfication par la méthode MAX-PROD et sans règle zéro implicite

0.01 rns

0.1 1 rns""

0.04 rns* 0.12 rns"

0.05 rns (au le' cycle :

0.11 rns)

0.02 rns

0.02 rns

0,09 rns

1.1 rns"'

0.4 rns

0.19-0.86rns (au lw cycle :

2.3 rns)

0.16 rns

0.33 rns

0.21 rns

6.1 rns"'

3.5 rns' 4.96 rns

4.8 rns

1.37 rns

1 rns

0.29 rns

-

6.2 rns * 8.1 rns * *

8.4 rns

1.8 rns

1.42 rns

Page 120: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Caractéristiques de quelques sondes de température

6.2 Caractéristiques de quelques sondes de température

Sonde à résistance au platine (PT 100) selon DIN 43760

'C

B

-130

48.00

-200

18.49

-120

52.11

-110

56.19

-190

22.80

-180

27.08

-170

31.32

-140

43.87

-160

35.53

-150

39.71

Page 121: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Caractéristiques de quelques sondes de température

Therrnocouple cuivreconstantan (Cu-CuNi) selon DIN CE1 584 lem partie

Page 122: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Therrnocouple fer-constantan (Fe-CuNi) selon DIN CE1 584 lbrn partie

%

pV

-190

-7659

-200

-7890

-180

-7402

-170

-7122

-160

-6821

-150

-6499

-140

-6159

-130

-5801

-120

-5426

-110

-5036

Page 123: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Caractéristiques de quelques sondes de température

Thermocouple nickelchrome-nickel (NiCr-Ni) selon DIN CE1 584 lé'' partie

Page 124: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Thermocouple nickelchrome-nickel (NiCr-Ni) selon DIN CE1 584 lem partie

Page 125: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Caractéristiques de quelques sondes de température

Thermocouple platine 10% rhodium-platine (Pt-RhPt) selon DIN CE1 584 1" partie

Page 126: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Caractéristiques de quelques sondes de température

Thermocouple platine 10% rhodium-platine (Pt-RhPt) selon DIN CE1 584 1" partie

Page 127: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

ïxemple de calcul du temps d'exécution et de la capacité mémoire

6.3 Exemple de calcul du temps d'exécution et de la capacité mémoire

Dans un automate S5155U avec une CPU 9461947, le calcul du temps d'exécution pour une régulation modulaire est le suivant.

Temps d'exécution dans l'OB "100ms"

SPA FB "RETTEN" 0.1 8 ms selon caractéristiques techniques, paragraphe 6.1

SPA FB "ORGANI" + 0.42 rns pour le moniteur de régulation + k * 0.20 rns k = nombre de boucles de régulation

dans le moniteur de régulation

Temps d'exécution des FB dans le + ... ms PB "1 00ms"

SPA FB "LADEN" + 0.18 rns

Temps d'exécution des FB

= ... ms toutes les 100 ms

+ ... rns en fonction de la période d'échantillonnage et du temps de décalage par 100 rns selon le tableau suivant.

lènr boucle régul.

0.18 2"' boucle régul. 0.18 0.76 TA 300 ms 0.13 TV=O rns

0.18 3"' boucle régul. 0.18 0.76 TA=300ms 0.13 TV=O ms

toutes les 100 ms

Page 128: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Exemple de calcul du temps d'exécution et de la capacité mémoire

Dans un automate S5-155U avec une CPU 9461947, le calcul de la capacité mémoire pour une régulation modulaire est le suivant.

1 * Longueur de I'OB 20

1 * Longueur de I'OB 21

1 * Longueur de I'OB 22

1 * Longueur de I'OB 13

En-tête et fin de bloc Appel du FB de démarrage (ANLAUF) une fois par moniteur de régulation

comme OB 20

comme OB 20

En-tête et fin de bloc Appel du FB "RETTEN" Appel du FB "ORGANI" une fois par moniteur de régulation Appel du FB "LADEN"

1 * Longueur du DB

1 * Longueur du DB "ODAT" 256 DW + k * 2DW

k * Longueur du DB "INTER 16 DW + 1 DW + ... DW + ... DW

k * Longueur du PB "1 00ms"

k * Longueur du PB "ABTAST' L

1 * Longueur du FB "ANLAUF" 1 * Longueur du FB "ANLAUF" 1 * Longueur du FB "ANLAUF" 1 * Longueur du FB "ANLAUF" 1 * Longueur du FB "ANLAUF" 1 * Longueur du FB " .............."

Pour sauvegarder les mémentos banalisés

Une fois par moniteur de régulation k nombre de boucles de régulation

Données d'organisation Adresse de début des valeurs historiques Interface et paramètres des FB appelés Valeurs historiques et auxiliaires des FB

= ... DW

... DW pour k boucles de régulation

... DW pour k boucles de régulation

198 DW Une fois longueur des FB appelés 107 DW selon caractéristiques techniques 353 DW (paragraphe 6.1) 198 DW 98 DW ... DW

...

Page 129: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Ekemple de calcul du temps d'exécution et de la capacité mémoire

Sur un automate S5-135U avec la CPU 928B, le calcul du temps d'exécution pour une régulation floue est le suivant.

ANZ-ElNG * temps d'exé- cution du FB "FUZ:FUZ ANZ-EING * 0.6 ms

ANZ-AUSG * temps d'exé- cution du FB "FUZ:DFUZN ANZ-AUSG * 1.1 ms

1 * temps d'exécution du FB "FUZ:RULEN 0.012 ms

+ ANZ-UNDIODER * 0.008 ms + ANZ-KLAMMERPAAR *0.007 ms

1 * temps d'exécution du FB "FUZ:APPM 0.009 ms

+ ANZ-ElNG * 0.005 ms + ANZ-AUSG * 0.005 ms

Nombre d'entrées pour 7 fonctions d'appartenance

Nombre de sorties pour 7 fonctions d'appartenance, méthode MAX-PROD, sans règle O implicite

Partie constante Nombre d'opérateurs ETIOU Nombre de parenthèses

Constant Nombre d'entrées Nombre de sorties

Page 130: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Exemple de calcul du temps d'exécution et de la capacité mémoire

Dans un automate S5-135U avec une CPU 9281928B' le calcul de la capacité mémoire dans le cas d'une régulation floue est le suivant.

Longueur d'un DB FUZ 9 DW Partie constante + ZF-EING * 12 DW Nombre de fonctions d'appartenance

par entrée ... DW

ANZ-ElNG * longueur d'un DB FUZ ... DW Nombre d'entrées

Longueur d'un DB FUZ 24 DW Partie constante + ZF-AUSG * 18 DW Nombre de fonctions d'appartenance ---------- par sortie

... DW

ANZ-AUSG * longueur d'un DB FUZ ... DW Nombre de sorties

Longueur du DB RULE 5 DW Partie constante + EFF-MAX-KLAMMERTIEFE * 2 DW Niveau de parenthèse maximal

effectif (aprés optimisation) = ... DW

1 * longueur du FB "FUZ:FUZi 137 DW Une fois longueur des FB appelés 1 * longueur du FB "FUZ:DFUZ' 395 DW selon caractéristiques techniques

(paragraphe 6.1 )

1 * longueur du FB "FUZ:APPN 13 DW Partie constante +ANZ-EING * 3 DW Nombre d'entrées

+ANZ-AUSG * 3 DW Nombre de sorties ---------- = ... DW

Si les blocs de données sont des DB 1 * longueur du FB "FUZ: RULE"

11 DW Partie constante +ANZ-REGELN * 5 DW Nombre de règles

+ANZ-UNDIODER * 5 DW Nombre d'opérateurs ETIOU +ANZ-KLAMMERPAAR * 4 DW Nombre de niveaux de parenthèses

Si les DB utilisés sont des DX 1 * longueur du FB "FUZ: RULE"

11 DW Partie constante +ANZ-REGELN * 7 DW Nombre de règles

+ANZ-UNDIODER * 7 DW Nombre d'opérateurs ETIOU +ANZ-KLAMMERPAAR * 6 DW Nombre de niveaux de parenthèses

Page 131: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux a trois échelons, actionneur de type intégrateur)

Exemples

Tous les exemples traités concernent les CPU 9461947 et 948. Si ces exemples sont mis en œuvre sur les CPU 928,9288, il faut les adapter de la manière suivante.

Affectez un bloc de données propre à chaque niveau pour la sauvegarde et le chargement d'un mémento.

La sélection du numéro de l'OB est fonction de la période d'échantillonnage nécessaire.

Si les exemples sont exécutés avec la CPU 945, la simulation du système réglé doit être réali- sée avec les blocs de la régulation modulaire PID et floue.

Nota : le progiciel "Simulation de systèmes réglés" n'est plus proposé pour la CPU 945.

Le bloc interface doit également être remplacé par un programme écrit par l'utilisateur.

7.1 Régulation monoboucle avec rampe de consigne, régulateur IPD et sortie impulsionnelle (signaux à trois échelons, actionneur de type intégrateur)

Vanne Système réglé

Capteur

Servomoteur 9

Figure 7-1 Schéma technologique

Hypothèse de simplification :

Vanne et servomoteur : système intégrateur ; TI 1s

Système réglé : système proportionnel KS = 2

Capteur et transducteur : système proportionnel, à retard T l = 2 s

Le test est réalisé en simulant le système réglé à l'aide du logiciel de simulation correspondant (FB 64 - FB 66). On indique un facteur de dilatation de 10 pour mieux observer le comportement du régulateur.

Page 132: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux a trois échelons, actionneur de type intégrateur)

La structure du système réglé est alors la suivante.

Figure 7-2 Structure du système réglé

TI = 10 s KS = 2 T l = 20 s

Le bloc fonctionnel suivant fait fonction d'interface entre la régulation et le logiciel de simulation du système réglé.

OUVERTURE

FERMETLJRE

SEGMENT 1 NOM : INTERFACE

Transfert de IMPH et de } IMPT

t

> Conversion et transfert de la mesure simulée

MESURE

Solution

1 Structure de la boucle de régulation ; le système réglé étant simulé par logiciel, le FB pour la lecture des valeurs analogiques n'est pas nécessaire.

La consigne est transmise après avoir été traitée par une fonction de rampe. Le régulateur choisi est le FB standard IPD-REG (algorithme de vitesse). Les signaux de réglage sont déli- vrés par le bloc "sortie impulsionnelle" (signaux à trois échelons, actionneur de type intégra- teur). Le régulateur IPD et la sortie irnpulsionnelle constituent ainsi un régulateur pas à pas. La période d'échantillonnage effective doit être de 0.5 S. En raison de la dilatation dans le temps, il faut indiquer TA = 5 S.

Page 133: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux à trois échelons, actionneur de type intégrateur)

Régulateur de Sortie vitesse IPD

Mesure r-4

Système réglé simulé I 2 Interconnexion des blocs (rangement des données)

FB 176 1 IPD-REG

D

FB 96 ' HAND

FB 177 1 IMP-AUSG

XE lMPH

SRMA".

SRMZU

SXA2

SHAUF SXA1 SHZU SE SB0

SBU

ÇÇ W, STFI

XE : DD46 : DD80

S M 0 : DW82

ZElN SANBO SANBU

XA

iST I

SOLL P SANTZ

SE : DD23 SYAl : DD25 SYA2 : DD27 TlAN : DD29 TlAB : DD31

~MPH : M10,O lMPT : M10,1

STEW : DW42 RSP : DW43 SOLL : DD25 IST : DD44 XA : DD46 OBXA : DD48 UBXA : DD50 ABTZ : DD52 ANiZ : DD54 KO/P : DD56 K/TI : DD58

T l : DD33 STEW : DW35 A(0) : DD36 OBSO : DD38 UBSO : DD40

A(O) : DD60 K/TD : DD62 T l : DD64 TM : DD66 THLG : DD68 HAND: DD70 ZElN : DD72 I : DD74 p : DD76 D : DD78

Page 134: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux a trois échelons, actionneur de type intégrateur)

1 SOSTELL

DB "INTER"

1 DD25 1 KG / SXAlISOLL 1 SOSTELUIPD-REG /

Donnka

/ DD33 1 KG 1 T l 1 SOSTELL 1

Format

DD29

DD31

1 DW35 ( KM 1 STEW 1 SOSTELL 1 / DD 36 / KG / A(0) 1 SOSTELL 1

Désignation

KG

KG

FB

TlAN

TlAB

DD38

DD40

/ DD44 KG / IST 1 IPD-REG 1

SOSTELL

SOSTELL

DW42

DW43

KG

KG

KM

KM

DD46

DD48

OBSO

UBSO

DD50

DD52

/ DD58 1 KG / WTI 1 IPD-REG 1

SOSTELL

SOSTELL

STEW

RSP

KG

KG

DD54

DD56

1 DD60 1 KG 1 Ai01 1 IPD-REG 1

IPD-REG

IPD-REG

KG

KG

1 DD62 KG 1 WTD

XAlXE

OBXA

KG

KG

IPD-REGIIMP-AUSG

IPD-REG

UBXA

ABTZ

IPD-REG

IPD-REG

ANTZ

KOlP

DD64

DD66

1 DD72 / KG 1 ZElN / IPD-REG 1

IPD-REG

IPD-REG

DD68

DD70

1 DD74 / KG I I / IPD-REG 1

KG

KG

D D 7 6 l K G I P / IPD-REG 1

KG

KG

1 DD78 / KG 1 D / IPD-REG 1

T l

TM

/ IMP-AUSG 1

IPD-REG

IPD-REG

THLG

HAND

IPD-REG

IPD-REG

DW 82 KG STWO IMP-AUSG

Page 135: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux à trois échelons, actionneur de type intégrateur)

3 Blocs de données

Bloc de données pour la sauvegarde de la zone des mémentos banalisés : DB 15

DB "ODAT" : DB 5 Longueur DB "ODAT" = 256 + 2 . 1

DB "INTER : DB 10 La longueur du DB "INTER" se déduit des blocs fonctionnels choisis et des opérandes ef- fectifs. II est recommandé d'inscrire simultanément les opérandes effectifs dans les sché- mas de configuration et dans un topogramme du DB "INTER". Cela évite les doubles affectations (voir étape 2).

Dans le cas présent :

Données d'organisation, zone des paramètres et zone d'interfaçage 83 DW

Valeurs historiques de la rampe de consigne (FB 96) 10 DW

Valeurs historiques du régulateur IPD (FB 176) 23 DW

Valeurs historiques de la sortie impulsionnelle (FB 177) 3 DW

Total 119 DW (sans étiquette)

4 Transfert de tous les blocs dans I'automate Les blocs suivants doivent être transférés dans la mémoire de I'automate :

DB 5 OB 13 FB 38 FB 96

DB 10 OB 20 FB 39 FB 176

DB 15 (OB 21) FB 63 FB 177

(OB 22) FB 69

(sans simulation du système réglé)

5 Constitution du moniteur de régulation d'après l'étape 3 (pour le test, il peut être préférable de mémoriser le moniteur de régulation sur disquette)

PB "100ms" PB 10 PB "ABTAST" = PB 11

DB "ODAT"

/ Donnée Format / Description / valeur 1 / DD 13 1 KG / Période d'échantillonnage 1 / + 5000000+01 1 1 DD 15 1 KG 1 Pétiode d'échantillonnage 2 / + OOOOOOO+OO 1

DW 29

DW31

DW32

DW33

KF

KY

KY

KY

Adresse de la dernière boucle de régulation

PB "100ms" , PB "ABTAST"

+ 00031

010,011

Temps de décalage, numéro de période

DB "INTER", bit de commande (bit O)

000.001

010,000

Page 136: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux à trois échelons, actionneur de type intégrateur)

OB 2012 1 122 FB "ANLAUF" I 1

OB "100ms" FB 'RETTEN"

SPA FW Nom : ANLAUF

SPA FB38 Nom : RETTEN DBNR: DB15

/

SPA FB69 Nom : ORGANI ODAT : KFt5

AG : KFtO ART : KFtO ODAT : KFt5

SPA FB39 Nom : LADEN DBNR : DB15

PB "ABTAST"

+---

FB "ORGANI" /,PB "ABTAST" ,

Figure 7-3 Moniteur de régulation

Page 137: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux à trois échelons, actionneur de type intégrateur)

6 Intégration des blocs de régulation dans les blocs de programme

PB 10 PB "1 00ms" SEGMENT 1

:SPA FB177 Appel de la sortie impulsionnelle NOM :IMP-AUSG XE : DD46 TMlN : DD80 STWO: DW82 IMPH : M 10.0 IMPT : M 10.1

:BE

PB 11 SEGMENT 1

:SPA FB96 NOM :SOSTELL SE : DD23 S M 1 : DD25 SXA2 : DD27 TlAN : DD29 TlAB : DD31 T l : DD33 STEW: DW35 A(0) : DD36 OBSO: DD38 UBSO: DD40

:SPA FB176 NOM :IPD-REG STEW: DW42 RSP : DW43 SOLL : DD25 IST : DD44 XA : DD46 OBXA: DD48 UBXA : DD50 ABTZ : DD52 ANTZ : DD54 KOIP : DD56 WTI : DD58 A(0) : DD60 WTD : DD62 T l : DD64 TM : DD66 THLG : DD68 HAND : DD70 ZEIN : DD72 1 : DD74 P : DD76 D : DD78

:BE

PB "ABTAST"

Appel du régulateur IPD

Page 138: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux à trois échelons, actionneur de type intégrateur)

7 Paramétrage des blocs de régulation dans le DB "INTER" (inscription des paramètres, par exemple, gain, constante de temps d'intégration, etc.)

DB "INTER

1 DD27 1 KG 1 SXA2 1 SOSTELL 1 1

Donnée

DD 23

DD25

/ DD29 / KG 1 TlAN 1 SOSTELL 1 + 2000000+02 1 1 DD31 / KG / TlAB 1 SOSTELL 1 +2000000+02

Format

KG

KG

Désignation

SE

SXAIISOLL

DD33

DW35

SOSTELL

SOSTELUIPD-REG

DD36

DD38

DD40

FB

KG

KM

DW42

DW43

1 DD48 1 KG / OBXA 1 IPD-REG / + 1000000+05 1

Valeur

KG

KG

KG

DD44

DD46

T 1

STEW

KM

KM

A@)

OBSO

UBSO

KG

KG

DD50

DD 52

SOSTELL

STEW

RSP

DD54

DD56

1 DD62 1 KG / WTD / IPD-REG / + 2000000+02 1

+ 3000000+01

SOSTELL

SOSTELL ~~~~~

SOSTELL

1 ST

XAlXE

KG

KG

DD58

DD60

SOSTELL

OOOOOOO+OO

+1000000+05

-1000000+05

IPD-REG

IPD-REG

IPD-REG

IPD-REGIIMP-AUSG

KG

KG

00001000 O0100010

00000000 10010011

UBXA

ABTZ

KG

KG

DD64

DD66

ANTZ

KOlP

DD68

DD70

IPD-REG

IPD-REG

WTI

A(O)

KG

KG

DD72

DD74

1 DD80 / KG 1 TMlN 1 IMP-AUSG / + 1000000+00 1

-1000000+05

IPD-REG

IPD-REG

KG

KG

DD76

DD 78

+ 2000000+01

IPD-REG

IPD-REG

T 1

TM

KG

KG

+ 2000000+02

+ OOOOOOO+OO

THLG

HAND

KG

KG

DW 82

IPD-REG

IPD-REG

IPD-REG

IPD-REG

ZElN

I

+ 2000000+01

+ 1000000+00

IPD-REG

IPD-REG

P

D

KG

IPD-REG

IPD-REG

STWO IMP-AUSG 00000001 O0001101

Page 139: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux à trois échelons, actionneur de type intégrateur)

Pour que le test soit possible, les programmes de simulation du système réglé et l'interface (FB 200) doivent être transférés dans l'automate. Les blocs doivent être intégrés dans I'OB 20 et I'OB 13, puis paramétrés.

OB 20 SEGMENT 1

:SPA FB63 NOM :ANLAUF AG : KFtO ART : KF+O ODAT : KFt5

Programme de démarrage : régulation modulaire

:SPA FB65 Programme de démarrage : simulation logicielle NOM :NEUSTART du système réglé DB-S : DB100 DB-P : DB101 DB-T : DB103

:BE

OB 13 SEGMENT 1

:SPA FB38 Sauvegarde des mémentos NOM :RETTEN DBNR : DB15

:SPA FB69 Régulation NOM :ORGANI ODAT : KF+5

:SPA FB64 Simulation logicielle du système réglé NOM :STRECKE DB-S : DB100 DB-P : DB101 DB-Q : DB102 DB-T : DB103

:SPA FB 200 Interface NOM :INTERFACE

:SPA FB39 Restauration des mémentos NOM :LADEN DBNR: DB15

Le comportement du régulateur peut être observé à l'aide de la fonction en ligne de forçage de variables ou en enregistrant l'évolution de la consigne, de la grandeur de réglage et de la me- sure.

Page 140: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux d trois échelons, actionneur de type proportionnel)

7.2 Régulation monoboucle avec régulateur PID et sortie impulsion- nelle (signaux à trois échelons, actionneur de type proportionnel)

Le four est réglé a l'aide de trois fonctions CHAUFFER, ARRET, REFROIDIR.

Actionneur Four

Figure 7-4 Représentation schématique du système réglé

t 1

Le système réglé est simulé.

Caractéristiques du régulateur :

CHAUFFER = IMPH

REFROIDIR = IMPT

Le régulateur doit fonctionner avec l'action PD dans la chaîne de réaction.

c-----------------------------------------------------j

Sortie impulsionnelle :

I

I

I

l

l

hT1

TMlN = 0.1 s

1

1

1

Page 141: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux à trois échelons, actionneur de type proportionnel)

Le système réglé est simulé pour le test. Le FB 200 modifié est utilisé comme programme d'interfaçage (voir paragraphe 7.1) :

SEGMENT 1

NOM : INTERFACE : A DB100 : UN M 5.0 : SPB =MO01 : L KG+1000000+01 :T DD25 :SPA =MO02

MO01 : UN M 5.1 : SPB =MO03 : L KG+0000000+00 : T DD25 :SPA =MO02

MO03 : L KG+5000000+00 : T DD25

MO02 : L DD134 : L KG+ 1600000+05 ::G : L KG+5000000+00 :-G : L KG+2000000+05 : XG : A DB10 : T DD26 : BE

Transfert des signaux de réglage ; pour simuler un actionneur de type pro- portionnel avec signaux a trois échelons, on définit la correspondance suivante.

M 5.0 1 -> Entrée du système réglé 1 > M 5.1 = O

M 5.0 = O -> Entrée du système réglé = O M 5.1 = 1

M 5.0 = O -> Entrée du système réglé = 0.5 M 5.1 = O

Solution

1 Structure de la boucle de régulation

Conversion et transfert de la mesure simulée

Régulateur

Système réglé simulé

Mesure PI D Sortie impulsionnelle

IMPT

Page 142: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux à trois échelons, actionneur de type proportionnel)

2 Interconnexion des blocs

DB "INTER"

FB 62

D

XA

SANBO IST SANBU

P

SOLL 2

sTEW : DW23 SOLL : DD24 IST : DD26 XA : DD28 OBXA : DD30 UBXA : DD32 KOIP : DD34

FB 177 1 IMP-AUSG

XE

lMPH

SRMAU lMPT

SRMZU -

Donnée

DW23

K/TI : DD36 A(0) : DD38 K/TD : DD40 T l : DD42 P : DD44 I : DD46 D : DD48

XE : DD28 TMlN : DD50 STWO : DW52

DD24

DD26

1 D W 3 4 1 KG / KOlP 1 PID 1

IMPH : M 5,O ~MPT : M 5,1

Format

KM

DD30

DD32

1 DD 36 / KG 1 WTI 1 PID 1

KG

KG

1 DD 38 1 KG 1 A(0) / PID 1

Désignation

STEW

KG

KG

FB

PID

SOLL

I ST

PID

PID

OBXA

UBXA

DD40

DD42

PID

PID

DD44

DD46

1 DD52 1 KM 1 STWO / IMP 1

KG

KG

DD48

DD 50

KG

KG

WTD

T 1

KG

KG

PID

PID

P

I

PID

PID

D

TMlN

PID

IMP

Page 143: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux a trois échelons, actionneur de type proportionnel)

3 Blocs de données

Bloc de données pour la sauvegarde de la zone des mémentos banalisés : DB 15

DB "ODAT" : DB 5 Longueur DB "ODAT" = 256 + 2 . 1

DB "INTER" : DB 10 Longueur du DB "INTER" :

Données d'organisation, zone des paramètres et zone d'interfaçage 53 DW

Valeurs historiques du régulateur PID (FB 62) 12 DW

Valeurs historiques de la sortie impulsionnelle (FB 177) 3 DW

Total 68 DW (sans étiquette)

4 Transfert de tous les blocs dans I'automate Les blocs suivants doivent être transférés dans la mémoire de I'automate :

DB 5 OB 13 FB 38 FB 62

DB 10 OB 20 FB 39 FB 177

DB 15 (OB 21) FB 63

(OB 22) FB 69

5 Constitution du moniteur de régulation (ou chargement du moniteur figurant sur la disquette)

PB "100ms" PB 10 PB "ABTAST" = PB 11

DB "ODAT"

Donnée

DD13

DD15

DW 29

DW31

DW32

DW33

Format

KG

KG

KF

KY

KY

KY

Description

Période d'échantillonnage 1

Période d'échantillonnage 2

Adresse de la dernière boucle de régulation

PB "1 OOmsn, PB "ABTAST'

Temps de décalage, numéro de période

DB "INTER", bit de commande (bit O)

Valeur

+ 5000000+01

+ OOOOOOO+OO

+ 00031

010,011

O00 , O01

010,000

Page 144: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux a trois échelons, actionneur de type proportionnel)

6 Intégration des blocs de régulation dans le moniteur

PB 10 PB "1 00ms" SEGMENT 1

:SPA FB177 Appel de la sortie impulsionnelle NOM :IMP-AUSG XE : DD28 TMlN : DD50 SlWO: DW52 IMPH : M5.0 IMPT : M5.1

:BE

PB 11 SEGMENT 1

:SPA FB62 NOM :PID-REG STEW: DW23 SOLL : DD24 IST : DD26 XA : DD28 OBXA : DD30 UBXA : DD32 KOIP : DD34 WTI : DD36 A(0) : DD38 WTD : DD40 T l : DD42 P : DD44 I : DD46 D : DD48

:BE

PB "ABTAST"

Appel du régulateur PID

Page 145: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation monoboucle (signaux à trois échelons, actionneur de type proportionnel)

Paramétrage des blocs de régulation dans le DB "INTER" (inscription des paramètres, par exemple, gain, constante de temps d'intégration, etc.)

- -

1 DD30 1 KG 1 OBXA

DB "INTER"

1 PID 1 + 1000000+05 1

Donnée

DW23

DD24

DD26

Format

KM

KG

KG

DD32

DD34

DD36

DD38

1 DD42 / KG / T l 1 PID 1 + 2500000+01 1

Désignation

STEW

SOLL

I ST

KG

KG

DD40

KG

KG

I D D 4 8 1 K G I D 1 PID 1 1

FB

PID

PID

PID

UBXA

KOlP

KG

DD44

DD46

/ DD50 / KG / TMlN 1 IMP 1 + 1000000+00 1

Valeur

0001000001010001

WTI

A(O)

1 DW52 KM 1 STWO / IMP / 00000010 00000001 1

PID

PID

WTD

KG

KG

* Cette valeur est choisie car le système réglé débute avec la valeur interne normalisée O au démanage. Cette valeur correspond a -10000 unités notmalisées de la régulation (voir pro- gramme d'interfaçage).

- 1000000+05 19

+ 4300000+00

PID

PID

Pour que le test soit possible, les programmes de simulation du système réglé et le bloc d'in- terface FB 200 doivent être transférés dans l'automate. Les blocs doivent être intégrés dans I'OB 20 et dans I'OB 13.

+ 2040000-01

- 1000000+05 '

PID

P

I

OB 20 SEGMENT 1

:SPA FB63 NOM :ANLAUF AG : KF+O ART : KF+O ODAT : KF+5

- 1750000+02

PID

PID

:SPA FB65 NOM :NEUSTART DB-S : DB100 DB-P : DB101 DB-T : DB103

:BE

Programme de démanage : régulation modulaire

Programme de démarrage : simulation logicielle du système réglé

Page 146: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de brûleurs)

OB 13 SEGMENT 1

:SPA FB38 NOM :RETTEN DB : DB15

Sauvegarde des mémentos

:SPA FB69 Régulation NOM :ORGANI ODAT : KF+5

:SPA FB64 Simulation logicielle du système réglé NOM :STRECKE DB-S : DBlOO DB-P : DBIOl DB-Q : DB102 DB-T : DB103

:SPA FB200 Interface NOM :INTERFACE

:SPA FB39 Restauration des mémentos NOM :LADEN DB : DB15

7.3 Régulation multigrandeur (régulation de brûleurs)

Le brûleur d'un four de fusion est réglé en commandant les débits de gaz et d'air par des action- neurs de type intégrateur.

....................................

/ Four

!-----------------------------------:

Légende : XG Mesure débit de gaz XL Mesure débit d'air x Mesure température

Figure 7-5 Représentation schématique du système

Page 147: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de brûleurs)

Caractéristiques du système réglé :

Actionneur gaz : TIG = 100s Débit de gaz : KPG 0.75 Actionneur air : TIL = 100s Débit d'air : KPL 1 Four : TU = 29 min TG = 92 min KPO = 10

Tracé polygonal : XA = f(XE)

Figure 76 Chauffage en fonction du rapport airlgaz

Le système réglé est simulé avec une accélération dans le temps. Le coefficient d'accélération est 10.

Les paramètres seront donc :

TIG 10s KPG 0.75 TIL = 10s KPL = 1 TU 175s KPO 10

Page 148: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de brûleurs)

Solution

1 Structure de régulation

VF : Facteur de rapport XG : Mesure débit de gaz XL : Mesure débit d'air X : Mesure température

Consigne

Mesure

Régulateur IPD

Algorithme de vitesse

Régulateur PID

P

0

, Mesure - Sortie

impulsionnelle

IMPH

IMPT

VF

Mesure ,,

'Onsigne ,.

Algorithme de vitesse

Régulateur IPD

XG

XL

X

impulsionnelle IMPZU Sortie

Systéme réglé simulé

IMPAU

Gaz FERMETURE

Gaz OUVERTURE 4 ~ i r FERMETURE

Air OUVERTURE

Page 149: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation rnultigrandeur (régulation de brûleurs)

2 Imbrication des blocs

1 ET <i SANBO FB 177 1 IMP-AUSG

SANBU

XA XE lMPH

I

FB 62 1 PID-REG

SANBO 1

FB 176 1 IPD-REG

SANTZ 1 STEW RSP SOLL IST XA OBXA UBXA ABTZ ANTZ KO/P

~1 : DD72 TM : DD74 THLG : DD76 HAND: DD78 ZElN : DD80 I : DD82 P : DD84 D : DD86

pi iq STWO : DW90 IMPH IMPT

FB 176 / IPD-REG

a D

HAND ZEIN SANBO

SAN BU

FB 177 1 IMP-AUSG

XE lMPH

rn

SRMAU

SRMZU

XE : D D l a TMlN : DD138 STWO: DW140

SANBO

SANBU

XE XA

XA

i ST I

SOLL P SANTZ

IMPH : A 5.6 lMPT : A 5.7

XE : DD52 KP : DD91 OBXA: DD93

STEW : DW 1 O0 RSP : DWlOl SOLL : DD98 IST : DD102 XA : DD104 OBXA : DD106 UBXA : DD108 ABTZ : DD110 ANTZ : DD112 KO/P :DD114 K/TI : DD116

UBXA : DD95 STEB : DR97 XA : DD98

A(0) : DD118 K/TD : DD120. T l : DD122 TM : DD124 THLG: DD126 HAND: DD128 ZEIN : DD130 I : DD132 P : DD134 D : DD136

Page 150: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de brfileurs)

DB "INTER"

I D D 2 4 1 : i s o L L 1 PID Ternp. 1 DD 26 IST ( X ) PID Temp.

DD 28 WSOLL PID Ternp. IPD Air

Donnée

DW23

1 DD34 1 KG / KOlP 1 PID Tern~. /

Format

KM

DD30

DD32

1 DD36 / KG / 1 PID Ternp. 1

Désignation

STEW

KG

KG

FB

PID Ternp.

DD40

DD42

1 PID Tern~. /

OBXA

UBXA

DD44

DD46

/ DW50 / KM / STEW / IPD Air 1

PID Ternp.

PID Ternp.

KG

KG

/ DW51 1 KM / RSP

KG

KG

/ IPD Air 1

WTD

T l

1 IPD Air KOEF Gaz

PID Ternp.

PID Ternp.

P

I

/ DD56 KG / OBXA 1 IPD Air 1

PID Ternp.

PID Ternp.

1 DD58 KG 1 UBXA 1 IPD Air 1 1 DD60 KG 1 ABTZ

DD62

DD64

/ DD70 KG 1 WTD 1 IPD Air 1

DD66

DD68

/ DD72 KG / Tl 1 IPD Air 1

KG

KG

KG

KG

/ DD78 KG 1 HAND

ANTZ

KOlP

DD74

DD76

/ IPD Air 1

IPD Air

IPD Air

WTI

A(O)

1 DD80 KG / ZElN 1 IPD Air 1

IPD Air

IPD Air

KG

KG

DD88 KG TMlN

DW90 KM STWO IMP Air

TM

THLG

DD84

DD86

IPD Air

IPD Air

KG

KG

P

D

IPD Air

IPD Air

Page 151: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de briileurs)

/ DD93 1 KG / OBXA / KOEFGaz 1

DB "INTER

1 DD95 1 KG 1 UBXA 1 KOEFGaz 1

Donnée

1 DW97 I K M 1 1 STEB / KOEFGaz 1 KOEF Gaz IPD Gaz

Format

1 DW 100 KM 1 STEW

Désignation

IPD Gaz IMP Gaz 1

FB

DW 101

DD 102

1 DD108 1 KG 1 UBXA 1 IPDGaz 1

KM

KG

1 1 I

1 DD l lO / KG 1 ABTZ / IPDGaz 1

DD106

1 DD112 / KG 1 ANTZ 1 IPDGaz 1

RSP

IST (XG)

IPD Gaz

IPD Gaz

KG

DD 122

DD124

1 DD130 1 KG 1 ZElN 1 IPDGaz 1

OBXA

DD126

DD 128

IPD Gaz

KG

KG

1 DW 140 / KM / STWO 1 IMPGaz 1

KG

KG

DD134 KG P -- D

II s'agit d'un programme de test qui doit permettre des variantes. Pour cette raison, une cellule mémoire a été réservée pour chaque paramètre. Si vous voulez économiser de la place en mé- moire, il est possible de regrouper les paramètres non utilisés dans des cellules mémoire. Une cellule commune est affectée aux sorties non utilisées (DW 17 ... DW 22).

T l

TM

IPD Gaz

IPD Gaz

IPD Gaz

IPD Gaz

THLG

HAND

IPD Gaz

IPD Gaz

Page 152: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de brûleurs)

3 Blocs de données

Bloc de données pour la sauvegarde de la zone des mémentos banalisés : DB 15

DB "ODAT" : DB 5 La structure globale comprend trois boucles de régulation configurées de la manière suivante :

- Régulateur PID (température) - Régulateur IPD, sortie impulsionnelle (air) - Adaptation, régulateur IPD, sortie impulsionnelle (gaz)

La longueur du DB "ODAT" est donc : 256 + 2 . 3

DB "INTER" : DB 10 Ces trois boucles de régulation devant être interconnectées, un DB "INTER1' commun leur est affecté.

Longueur du DB "INTER" :

Données d'organisation, zone des paramètres et d'interfaçage

Valeurs historiques du régulateur PID (FB 62) 12 DW

Valeurs historiques du régulateur IPD (FB 176) 2 46 DW

Valeurs historiques du FB d'adaptation 2 DW

Valeurs historiques de la sortie impulsionnelle (FB 177) . 2 6 DW

Total 207 DW (sans étiquette)

4 Transfert de tous les blocs dans I'automate Les blocs suivants doivent être transférés dans le mémoire de I'automate :

DB 5 OB 13 FB 38 FB 62

DB 10 OB 20 FB 39 FB 176

DB 15 (OB 21) FB 63 FB 177

(OB 22) FB 69 FB 178

Page 153: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de brûleurs)

5 Création du moniteur de régulation Les trois boucles de régulation nécessitent 6 blocs de programme.

Boucle de régulation température : TA = 2 s Temps de décalage = O

Boucle de régulation air : TA = 0.5 s Temps de décalage 1

Boucle de régulation gaz : TA = 0.5 s Temps de décalage = 2

PB "1 00ms" = PB 20 PB "ABTAST" = PB 21

La période d'échantillonnage et le temps de décalage sont choisis de manière qu'un seul régulateur soit traité a chaque exécution de l'OB 13.

/ DD 13 1 KG 1 Période d'échantillonnage 1 1 + 2000000+01 1

DB "ODAT"

1 DD 15 / KG / Période d'échantillonnage2 / + 5000000+00 1

Valeur Donnée

1 DW29 1 KF 1 Adresse de la dernière boucle de régulation / + 00037 / DD17

1 DW 31 / KY / PB "lOOmsl'. PB "ABTAST" (temp.) 1 010,011 1

Format Description

KG

/ DW 36 / K Y 1 DB "INTER". bit de commande (bit 01 / 010 ,000 1

DW32

DW33

DW34

DW35

Période d'échantillonnage 3 + 0000000+00

KY

KY

KY

KY

DW37

DW38

Temps de décalage, numéro de période

KY

KY

O00 , O01

PB "1 00ms" , PB "ABTAST" (gaz)

Temps de décalage, numéro de période

DB "INTER", bit de cornmande (bit O)

PB "1 00ms" , PB "ABTAST" (air)

Temps de décalage, numéro de période

020 ,021

002,002

O10 , O00

015,016

001 ,002

Page 154: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de briileurs)

SPA FB63 Nom : ANLAUF AG : KFtO ART : KFtO ODAT : KFt5

FB "ANLAUF" PB "ABTAST'

% PB "100rns"

A

OB "100rns" FB 'RETTEN"

SPA FB38 Nom : RETTEN DBNR : DB15

SPA FB69 Nom : ORGANI ODAT : KFt5

PB 'ABTAST'

PB "100ms"

A PB 'ABTAST'

FB "ORGANI"

SPA FB39 FB "LADEN" Nom :LADEN / DBNR : D B 1 5 \ r l

PB "ABTAST'

PB "ABTAST'

PB "ABTAST"

Figure 7-7 Moniteur de régulation

Page 155: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de brûleurs)

6 Intégration des blocs de régulation dans le moniteur

Boucle de régulation de la température

PB 11 PB "ABTAST' de la boucle de régulation de température SEGMENT 1

:SPA FB62 Appel du régulateur PID NOM :PID-REG STEW: DW23 SOLL : DD24 IST : DD26 XA : DD28 OBXA : DD30 UBXA : DD32 KOIP : DD34 WTI : DD36 A(0) : DD38 iüTD : DD40 T l : DD42 P : DD44 I : DD46 D : DD48

:BE

PB 10 SEGMENT 1

:BE

PB "100rns" de la boucle de régulation de température

Page 156: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de brçlleurs)

Boucle de régulation du débit d'air

PB 16 PB "ABTAST' de la boucle de régulation du débit d'air SEGMENT 1

:SPA FB176 Appel du régulateur IPD NOM :IPD-REG STEW: DW50 RSP : DW51 SOLL : DD28 IST : DD52 XA : DD54 OBXA : DD56 UBXA : DD58 ABTZ : DD60 ANTZ : DD62 KOIP : DD64 KiTI : DD66 A(0) : DD68 KiTD : DD70 T l : DD72 TM : DD74 THLG : DD76 HAND : DD78 ZElN : DD80 I : DD82 P : DD84 D : DD86

:BE

PB 15 SEGMENT 1

:SPA FB177 NOM :IMP-AUSG XE : DD54 TMlN : DD88 STWO: DW90 IMPH : A5.0 IMPT : A5.1

:BE

PB "100rns" de la boucle de régulation du débit d'air

Appel de la sortie irnpulsionnelle

Page 157: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de brûleurs)

Boucle de régulation du débit de gaz

PB 21 PB "ABTAST" de la boucle de régulation du débit de gaz SEGMENT 1

:SPA FB178 Appel du FB d'adaptation NOM :KOEFFIZ XE : DD52 KP : DD91 OBXA : DD93 UBXA : DD95 STEB : DR97 XA : DD98

:SPA FB176 Appel du régulateur IPD NOM :IPD-REG STEW: DW100 RSP : DW101 SOLL : DD98 IST : DD102 XA : DD104 OBXA : DD106 UBXA : DD108 ABTZ : DD110 ANTZ : DD112 KOIP : DD114 WTI : DD116 A(0) : DD118 WTD : DD120 T l : DD122 TM : DD124 THLG : DD126 HAND: DD128 ZElN : DD130 1 : DD132 P : DD134 D : DD136

:BE

PB 20 SEGMENT 1

:SPA FB177 NOM :IMP-AUSG XE : DD104 TMlN : DD138 STWO: DW140 IMPH : A5.6 IMPT : A5.7

:BE

PB "100ms" de la boucle de régulation du débit de gaz

Appel de la sortie irnpulsionnelle

Page 158: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de brûleurs)

7 Paramétrage des blocs de régulation

DB "INTER

Donnée

DW23

1 DD30 / KG 1 OBXA 1 PIDTemp. 1 + 1000000+05 1

DD 24

DD 28

DD28

1 DD 32 / KG 1 UBXA

Format

KM

1 PID Temp. l ~ I ~ 0 0 0 0 0 0 + 0 5

KG

KG

KG

Désignation

STEW

1 DD 38 KG 1 A(0) / PIDTemp. 1 - 0000000+00 1

SOLL

IST (X)

WSOLL

DD 34

DD36

1 DD40 1 KG 1 WTD 1 PIDTernp. / - 1000000+03 1

F B

PID Temp.

PID Temp.

PID Temp.

PID Temp. IPD Air

Valeur

00000000 00000001

KG

KG

DD44

DD46

1 DW51 / KM 1 RSP 1 IPDAir / 00000000 11001001 1

KOP

WTI

DD48

DW50

KG

KG

PID Temp.

PID Temp.

KG

KM

1 DD52 L

DD54

1 DD60 / KG / ABTZ 1 IPDAir 1 1

+ 5000000+00

+ 21 00000+03

P

I

DD56

DD58

/ DD62 / KG / ANTZ 1 IPD Air 1 1

PID Temp.

PID Temp.

D

STEW

KG

KG

/ IPD Air - 1 + OOOOOOO+O~

KG

KG

PID Temp.

IPD Air

ISTME (XL)

XAlXE

0000100000100010

IPD Air KOEF Gaz

IPD Air IMP Air

OBXA

UBXA

DD70

DD72

DD 74

DD 76

IPD Air

IPD Air

KG

KG

DD78

DD80

+ 1000000+05

- 1000000+05

KG

KG

KrrD

T l

KG

KG

IPD Air

IPD Air

TM

THLG

HAND

ZElN

IPD Air

IPD Air

IPD Air

IPD Air

+ 1000000+02

Page 159: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation multigrandeur (régulation de brûleurs)

1 IPD Air 1 1

DB "INTER"

1 DD88 1 KG 1 TMlN 1 IMP Air 1 + 1000000+00 1

Valeur Donnée / Format 1 Désignation

/ IMP Air 1 00000001 O0001 101 1

FB

DW90 KM

DD91

DD93

1 KOEFGaz 1 IPD Gaz

STWO

DD95

DW97

1 DW 100 / KM / STEW 1 IPD Gaz 1 00000000 00100010 /

KG

KG

1 DW 101 1 KM 1 RSP

KG

KM

/ IPD Gaz 1 00000000 11001001 1

KP

OBXA

UBXA

KOEF Gaz

KOEF Gaz

DD 102

DD 104

+ 666666641

+ 10000000+05

KOEF Gaz

DD 106

DD108

/ IPD Gaz / + 1000000+01 I

- 10000000+05 l / STEB / KOEFGaz

KG

KG

DD110

DD112

11 O0001 1

KG

KG

/ DD120 1 KG / WTD 1 IPD Gaz 1 0000000+00 1

IST (XG)

XNXE

KG

KG

DD 116

/ DD122 1 KG / T l 1 IPD Gaz 1 0000000+00 1

IPD Gaz

IPD Gaz IMP Gaz

OBXA

UBXA

/ IPD Gaz / + 1500000+02 I

ABTZ

ANTZ

DD118 KG IPD Gaz OOOOOOO+OO

KG

IPD Gaz

IPD Gaz

IPD Gaz

IPD Gaz

+ 1000000+05

- 1000000+05

WTI

DD 126

DD 128

DD 130

DD 132

IPD Gaz

KG

KG

DD 134

DD 136

+ 1000000+01

KG

KG

DW 140

THLG

HAND

KG

KG

IPD Gaz

IPD Gaz

ZElN

I

KM

IPD Gaz

IPD Gaz

P

D

IPDGaz 1 ~ IPD Gaz

STWO IPD Gaz 00000001 00001101

Page 160: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

7.4 Régulation avec action PD dans la chaîne d'action et action PD dans la chaîne de réaction

Nous avons choisi, comme exemple de système difficile à régler, un système comportant deux éléments de type intégrateur et un élément à retard du premier ordre. Une perturbation est prise en compte en aval du premier élément intégrateur.

Figure 7-8 Représentation schématique du système réglé

Caractéristiques du système réglé : T l 0.5 s TI1 = 1 s TI2 1 s

Solution

1 Structure de la boucle de régulation

2 Interconnexion des blocs

- Système r6gl6

-'

Lecture valeur analogique

FB 95 1 ANES

XA

ER SBU -

STEB : DR34 PBER : DW23 BG : DL24 KN : DR24 VBER : DL25

- Régulateur PID

FB 62 1 PID-REG

MD5

IST XA

ANBO ANBU MD9

SOLL MD1

V M N : DD26 NA : DD28 ER : DD30 XA : DD32

STEW : DW37 SOLL : DD38 IST : DD32 XA : DD40 OBXA : DD42 UBXA : DD44 KOIP : DD46

FB 119 1 ANAS

XE

J?&

-

K/TI : DD48 A(0) : DD50 K/TD : D E 2 T l : DD54 P : I : D E 8 D : DD60

STEB : DR34 XE : DD4O PBER : DW35

,

Sortie valeur analogique

BG : DL36 KN : DR36

Page 161: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation avec action PD

DB "INTER"

/ Donnée / Format / Désignation 1 FB 1

DW25 KY VBER

DD26 KG WAX ANES

DW23

DW24

KC

KY

DW34

DW 35

DW36

DW37

KM

KC

DD38

DD40

1 DD 46 1 KG 1 KOlP / PID 1

ANES

ANES

PBER

KY

KM

DD42

DD44

/ DD48 / KG 1 WTI / PID 1

BG

STEB

PBER

KG

KG

/ DD 50 / KG / A(0) 1 PID 1

KN

AN ES/ ANAS

ANAS

BG

KG

KG

SOLL

W X E

KN

PID

PI DIANAS

OBXA

UBXA

DD 52

DD54

/ D D 6 O I K G I D / PID 1

ANAS

STEW

PID

PID

DD56

DD58

Les octets de commande des FB ANES et ANAS (lecture et sortie de la valeur analogique) ont été groupés. Cela est possible car les bits de commande de ces blocs ont été répartis de sorte que les bits de même type et de même nom se correspondent et que les bits de types différents occupent des emplacements différents. Si tous les octets de commande des fonctions de lecture et de sortie avaient été groupés en un seul octet, la structure de celui-ci serait la suivante :

PID

KG

KG

La mise à 1 du bit 1 inhibe le transfert vers la périphérie aussi bien pour le bloc ANAU que pour le bloc ANAS.

KG

KG

WTD

T l

PID

PID

P

I

PID

PID ,

Page 162: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation avec action PD

3 Blocs de données

Bloc de données pour la sauvegarde de la zone des mémentos banalisés : DB 15

DB "ODAT" : DB 5 Longueur du DB "ODAT" = 256 + 2 . 1

DB "INTER : DB 10 Longueur du DB "INTER" :

Données d'organisation, zone des paramètres et zone d'interfaçage 61 DW

Valeurs historiques de la lecture rapide (FB 95) O DW

Valeurs historiques du régulateur PID (FB 62) 12 DW

Valeurs historiques de la sortie rapide (FB 1 19) O DW -- - -

Total 73 DW (sans étiquette)

4 Transfert de tous les blocs dans l'automate Les blocs suivants doivent être transférés dans la mémoire de l'automate :

DB 5 OB 13 FB 38 FB 95

DB 10 OB 20 FB 39 FB 62

DB 15 (OB 21) FB 63 FB 119

(OB 22) FB 69

5 Création du moniteur de régulation TA = 0.2s

PB "100ms" PB 10 PB "ABTAST" = PB 11

Page 163: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Réaulation avec action PD

6 Intégration des blocs de régulation dans le moniteur

PB 10 PB "100ms" SEGMENT 1

:BE

PB 11 SEGMENT 1

:SPA FB95 NOM :ANES STEB : DR34 PBER : DW23 BG : DL24 KN : DR24 VBER : DL25 VMAX: DD26 NA : DD28 ER : DD30 XA : DD32

:SPA FB62 NOM :PID-REG STEW: DW37 SOLL : DD38 IST : DD32 XA : DD40 OBXA : 0042 UBXA: DD44 KOIP : DD46 WTI : DD48 A(0) : DD50 WTD : DD52 T l : DD54 P : DD56 I : DD58 D : DD60

:SPA FB119 NOM :ANAS STEB : DR34 XE : DD40 PBER : DW35 BG : DL36 KN : DR36

PB "ABTAST"

Lecture de la mesure

Calcul de la grandeur de réglage

Sortie de la grandeur de réglage

Page 164: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation avec action PD

7 Paramétrage des blocs de régulation Les valeurs de paramétres suivantes ont été choisies :

DB "INTER"

1 Donnée 1 Format 1 Désignation 1 FB 1 valeur 1

1 D W 2 5 KY / VBER 1 / ANES 1 2 ,o 1

DW23

DW24

1 DD26 KG / VMAX 1 ANES 1 + 1000000+02 1

KC

KY'

DW34

DW 35

DW37

DD38

/ DD44 / KG 1 UBXA 1 PID / - 1000000+05 1

PBER

KM

KC

DD40

DD42

ANES

ANES BG

KM

KG

NP

144 , O KN

STEB

PBER

KG

KG

DD46

DD48

I D D 5 4 K G / T I 1 PID / + 1000000+00 1

STEW

SOLL

DD50

DD 52

I D D 5 6 K G / P / PID 1 1

ANESIANAS

ANAS

W X E

OBXA

KG

KG

I D D 5 8 K G I I 1 PID 1 1

0 , o

NP

PID

PID

KG

KG

0001010001000001

Pl DIANAS

PID

KOlP

WTI

Le régulateur est d'abord paramétré de sorte que toutes les actions se trouvent dans la chaîne d'action, c'est-à-dire SRUK 0.

+ 1000000+05

A@)

W D

DD60

PID

PID

+ 3472000+00

+ 723OOOû-01

PID

PID

KG

OOOOOOO+OO

+ 8333000+00

D PID

Page 165: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation avec action PD

j Système réglé Z ? .---.--

Figure 7-9 Actions P et D dans la chaîne d'action

La mise à 1 du bit de commande SRUK modifie la structure du régulateur. Les actions P et D se trouvent maintenant dans la chaîne de réaction.

j Système réglé Z j

Figure 7-10 Actions P et D dans la chaîne de rbaction

Le dépassement lors d'un échelon de consigne peut être fortement limité en insérant les actions P et D dans la chaîne de réaction. Le comportement face aux perturbations reste in- changé.

Page 166: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation avec action PD

MESURE

Courbe 1 : Actions P et D dans la chaîne d'action Courbe 2 : Actions P et D dans la chaîne de réaction

Figure 7-1 1 Comportement de la régulation lors d'un échelon de consigne

MESURE

Courbe 1 : Perturbation Z Courbe 2 : Mesure : les actions P et D sont soit dans la chaîne d'action,

soit dans la chaîne de réaction,

Figure 7-12 Comportement de la régulation lors d'un échelon de la perturbation

Page 167: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation d'état avec action 1 et observateur simplifié

7.5 Régulation d'état avec action I et observateur simplifié

II s'agit de réaliser la régulation d'état du système réglé décrit au paragraphe 7.4. Nous suppo- sons que la valeur X2 ne peut être mesurée ; elle sera donc simulée à l'aide d'un observateur simplifié.

Caractéristiques du système réglé Caractéristiques du régulateur

Solution

1 Structure de la régulation

Page 168: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation d'état avec action 1 et observateur simplifié

2 Interconnexion des blocs

L'observateur simplifié est réalisé à l'aide d'un intégrateur avec contre-réaction. La sortie A2 de- vant être utilisée pour la contre-réaction, la structure de l'intégrateur est la suivante.

Intégrateur

X3 E l t

I vers le vers le

régulateur régulateur

Page 169: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation d'état avec action I et observateur simplifié

L'interconnexion des blocs est la suivante.

FB119 /ANAS

. XE RS -

SE6 : DR61 BG : DL81 XE : DD78 KN : DR81 PBER : DW80

:CID17 ERU :DD17 NE3 : DM6 A : DDoB

: DD17 05.42 : DD19 : DD23 uBA2 : DD21

A2 : DD23 STEW : DW46 A 0 : DD17

STEB : DL27 V M N : DDM LzAzzJ Ig ; ;" l VBER : DL29

FB 99 1 ADDITON

E2

E 1 O

E3 - XA

STEB : DR50 Kpl : DD53 DD-55 KP2 : DM5

STEB : DL50 pl : ~ ~ 5 1 : D m KP2 : DD53

DD70 KP3 : DD17 1 f ; DD17 1 XA : DD72 1

l'cK~K:El 1 1 D D 2 3 u B " D D 2 1 DD70 SEW DW49 1 1'; D D 7 4 ~ p 3 ; ~ ~ 1 7 1

VBER : DL29 AO) : DD17 E3 DD17 XA ~ ~ 7 6

FB 95 1 ANES

O XA

ER SBU -

: Dû26 VMAX: DD30 PBER : DW25 NA : DD36

FB 179 1 1-GLIED

0 ERU

El A

€2 SANBO - SANBU NE3 A2 NE4 - A l

F

, v

_ El : DD64 €2 : DD17 NE3 : DD72 NE4 : DD17

TI : DM7 ERU : DD53 A : DD74 0 6 ~ 2 : DD19

Page 170: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation d'état avec action 1 et observateur simplifié

DB "INTER"

1 Donnée 1 Format Description 1 1 DD 17 / KG Valeur: O 1 1

1 DD 23 1 KH 1 Cellule banalisée 1 1 1 DW25 1 KC / PBER 1 ANES1,2,3 1 1 DW26 / KM STEB / STEB 1 ANESlR / / DW27 / KY STEB / KN / ANES3 1

/ DD 30 1 KG 1 VMAX 1 ANES1,2,3 /

/ DW46 / KM 1 STEW 1 1-GL1 1 DD47

DW 49

DD 50

DD 51

DD 53

/ DW80 1 KC PBER / ANAS 1

KG

KP2 ADD3

1 D W 8 1 I KY BG 1 KN / ANAS 1

KM

KG

KG

DD 59

DW61

DD 62

DD64

DD 66

DD68

TI 1-GL2

KM 1 STEW

STEB

KG

KM

KG

KG

KG

KG

1-GL2

STEB ADD1 IADD2

KPl

KP2lKPl

ADD3

ADD3lANAS

ANESlIl-GLl

ANES2II-GL2

ANES3IIGLl ADD1 IADD2I ADD3

1-GL 1 lADD3

ppp

KP3

ADDl

ADDl l lGL2 ADD2

STEB STEB

XAlE 1

Ml

XANE3IElIEl IE2

AIE 1

Page 171: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation d'état avec action I et observateur simplifié

3 Blocs de données Les mémentos ne sont pas sauvegardés.

DB "ODAT" : DB 50 Longueur du DB "ODAT" = 256 + 2 . 1

DB "INTER" : DB 51

Longueur du DB "INTER" :

Données d'organisation, zone des paramètres et zone d'interfaçage 82 DW

Valeurs historiques de la lecture rapide (FB 95) . 3 O DW

Valeurs historiques de l'intégrateur (FB 179) - 2 8 DW

Valeurs historiques du sommateur (FB 99) . 3 12 DW

Valeurs historiques de la sortie analogique (FB 119) O DW --

Total 102 DW (sans étiquette)

4 Transfert de tous les blocs dans I'automate Les blocs suivants doivent être transférés dans la mémoire de I'automate :

DB 50 OB 13 FB 63 FB 95

DB 51 OB 20 FB 69 FB 99

(OB 21) FB 119

(OB 22) FB 179

5 Création du moniteur de régulation

6 Intégration des blocs de régulation dans le moniteur Notez que la valeur NE3 doit être calculée avant l'appel de l'intégrateur situé dans I'observa- teur.

PB 60 PB "1 00ms" SEGMENT 1

:BE

PB 61 PB "ABTASFI SEGMENT 1 Lecture des valeurs du processus

:SPA FB95 Lecture de la consigne NOM :ANES STEB : DL26 PBER : DW25 BG : DL28

Page 172: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Rdgulation d'dtat avec action 1 et observateur simplifié

KN : DR28 VBER : DL29 O VMAX: DD30 NA : DD32 ER : DD34 XA : DD62

:SPA FB95 NOM :ANES STEB : DR26 PBER : DW25 BG : DL28 KN : DR29 VBER : DL29 VMAX : DD30 NA : DD36 ER : DD38 XA : DD64

:SPA FB95 NOM :ANES STEB : DL27 PBER : DW25 BG : DL28 KN : DR27 VBER : DL29 VMAX: DD30 NA : DD40 ER : DD42 XA : DD66

* * *

SEGMENT 2 :SPA FB179

NOM :1-GLIED E : DD62 E2 : DD17 NE3 : DD66 NE4 : DD17 A l : DD23 A2 : DD23 A(0) : DD17 TI : DD44 ERU : DD17 A : DD68 OBA2 : DD19 UBA2 : DD21 STEW: DW46

* * *

SEGMENT 3 :SPA FB99

NOM :ADDITION STEB : DL50 E l : DD66 E2: DD70

Lecture de X3

Lecture de X I

Calcul de l'action I

Calcul de X2, observateur simplifié, calcul de NE3

Page 173: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation d'état avec action 1 et obserwateur simplifié

:SPA FB179 NOM :I-GLIED E l : DD64 E2 : DD17 NE3 : DD72 NE4 : DD17 A l : DD23 A2 : DD70 A(0) : DD17 TI : DD47 ERU : DD53 A : DD74 OBA2 : DD19 UBA2 : DD21 STEW: DW49

:SPA FB99 NOM :ADDITION STEB : DR50 E l : DD66 E2 : DD74 E3 : DD17 KP1 : DD53 KP2 : DD55 KP3 : DD17 XA : DD76

* * *

SEGMENT 4 :SPA FB99

NOM :ADDITION STEB: DL61 E l : DD68 E2 : DD66 E3 : DD76 KPI : DD55 KP2 : DD57 KP3 : DD59 XA : DD78

:SPA FBI 19 NOM :ANAS STEB : DR61 XE : DD78 PBER : DW80 BG : DL81 KN : DR81

Grandeur de réglage Calcul de la grandeur de réglage

O

Sortie de la grandeur de réglage

Page 174: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Réaulation d'état avec action 1 et observateur sim~lifié

7 Paramétrage des blocs de régulation

DB "INTER"

/ Donnée / Format / Description r FB 1 valeur

/ DD21 / KG 1 Valeur :-IO000 1 1 - 1000000+05 1

DD17

DD19

1 DW26 1 KM / STEB 1 STEB / ANES112 1 00000000 00000000 /

KG

KG

DD23

DW25

1 DW27 / KY 1 STEB / KN 1 ANES3 1 0 , 2 1

Valeur : O

Valeur : +IO000

KH

KC

/ DD30 1 KG 1 VMAX

0000000+00

+ 1000000+05

DW29

Cellule banalisée

PBER

KY

DD32

DD34

1 DW49 1 KM / STEW / 1-GL2 / 00000000 O010001 1 1

ANES1,2,3

DW46

DD47

NP

KN (seulement ANES 2)

KG

KG

/ DW61 / KM 1 STEB 1 STEB 1 ADD31ANAS 1 00000000 00000000 1

KM

KG

DW50

DD51

ANES1,2,3

NA

ER

2 , 1

STEW

TI

KM

KG

DD66

DD68

ANESl

ANESl

0000000+00

OOOOOOO+OO

l G L l

I-GL2

STEB

KG

KG

0000000000100011

+ 1000000+01

STEB

WNE3lE l /El lE2

AIE 1

KP 1

ANES3II-GL1 ADDlIADD21 ADD3

1-GL 1IADD3

ADDllADD2 0000000000000000

ADDl + 1736111+00

Page 175: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Régulation d'état avec action 1 et observateur simplifié

/ DD78 KG / W X E 1 ADD3lANAS 1

DB "INTER"

1 DW80 / KC 1 PBER 1 ANAS 1 NP 1

Donnée

Mesure

Format

DW81

Courbe 1 : Perturbation Z Courbe 2 : Sortie du système réglé : X2 mesuré Courbe 3 : Sortie du système réglé : X2 observé

Figure 7-1 3 Comparaison entre X2 mesuré et X2 observé

Description

KY

F B

BG

Valeur

KN ANAS 144, O

Page 176: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PlD

7.6 Adaptation du gain d'un régulateur PID avec un régulateur flou

L'exemple suivant décrit en détail

l'implémentation d'un régulateur flou en liaison avec des blocs de régulation modulaire,

l'emploi d'un moniteur de régulation simplifié pour des régulations rapides.

L'exemple se trouve sur la disquette, dans le fichier FUZBSPST.S5D. Le fichier FUZBSP.FUZ renferme les paramètres du régulateur flou pour l'outil de configuration SIFLOC S5. Ce fichier est livré avec SIFLOC S5.

7.6.1 Système réglé

Dans de nombreux processus, il existe des non-linéarités invariables dans le temps qui se tra- duisent par des caractéristiques de transfert non linéaires. Citons comme exemple les caracté- ristiques des servovannes, des transmetteurs de mesure ou les courbes de titrage d'une solution acide. En général, l'utilisateur ne connaît pas la forme exacte de ces caractéristiques de trans- fert. II ne peut indiquer que les domaines dans lesquels une adaptation du gain est nécessaire en se basant sur des connaissances empiriques tirées des enregistrements.

Les valeurs suivantes sont affectées aux blocs EINFGLAT (lissage simple) et POLYGON (tracé polygonal) :

EINFGLAT EINFGLAT POLYGON EINFGLAT

Figure 7-14 Structure du système réglé

Le gain de l'opérateur à retard est de 1. La caractéristique non linéaire est décrite par 20 nœuds d'interpolation. Elle est représentée a la figure 7-15. Le bloc de données DB 15 renferme les données exactes.

Figure 7-1 5 Caractéristique de transfert non linéaire

Page 177: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID
Page 178: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; 3oèm abscisse KG = +0000000+00; 3 0 h e ordonnée

KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KG = +0000000+00; KH = 0000; Valeurs internes KH = 0000;

Page 179: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

7.6.2 Structure de la boucle de régulation

Un régulateur flou est combiné à un régulateur PID pour la régulation du processus (figure 7-16). Le régulateur flou évalue les grandeurs à régler ainsi que leurs pentes et adapte le gain propor- tionnel KP du régulateur PID. La sortie du régulateur PID est ensuite appliquée au processus (dans cet exemple, simulation du système réglé).

1

DIFF-GL

Figure 7-1 6 Structure de la boucle de régulation

Gain proportionnel KP

Le bloc IPD-REG est utilisé comme régulateur PID. Le différentiateur DIFF-GL sert au calcul des pentes. Le régulateur flou est appelé depuis le bloc FUZ:APP. Ce dernier est généré automati- quement par l'outil de configuration en logique floue SIFLOC S5 et chargé dans I'automate pro- grammable. Un FB standard FUZ:FUZ, respectivement FUZ:DFUZ, est appelé pour chaque entrée, respectivement chaque sortie. L'algorithme des règles est contenu dans le bloc FUZ:RULE. II est créé automatiquement par SIFLOC S5 et chargé dans I'automate.

FUZ: FUZ

Grandeur de réglage Consigne

Grandeur réglée

FUZ: RULE

FUZ: FUZ

IPD-REG

3 =

' FUZ: DFUZ

-

Page 180: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

7.6.3 Fonctions d'appartenance et ensemble de règles du régulateur flou

L'étendue de la variable d'entrée floue de la grandeur réglée (ENTREEI) est divisée en 5 zones qui correspondent aux segments quasi linéaires de la caractéristique de transfert. Si celle-ci n'existe pas de manière explicite, il faut, à partir d'enregistrements, définir des zones régies par des gains différents. Les sous-ensembles standard "négatif grand" à "positif grand" en passant par zéro sont sélectionnés pour la pente de la grandeur réglée (ENTREE2) - cf. figure 7-17.

ZONE2 "E4 ?si p<XX)C O GRANDEUR REGLEE 1OOOO -1000 PENTE looo

Figure 7-1 7 Fonctions d'appartenance des variables d'entréeslsorties floues

Légende NG : négatif grand TP : très petit NP : négatif petit P : petit

0.3 ADAPTATION GAlN 2.0 N : nul G : grand PP : positif petit TG : très grand

FA1 FA2 FA3 FA4 PG : positif grand

Une règle du type SI-ALORS est formulée pour chaque fonction d'appartenance affectée à une variable de sortie. Des gains proportionnels de forte valeur sont affectés aux parties de la carac- téristique de transfert ayant une pente faible et inversement des gains proportionnels de faible valeur aux parties de cette caractéristique ayant une pente élevée. Les informations concernant les pentes sont utilisées pour améliorer la régulation lors du passage d'une zone à l'autre. Le jeu de règles suivant sert à améliorer la qualité de régulation.

SI S2 S3 ~4

Règle no 1 : SI GRANDEUR REGLEE = ZONE1 ET PENTE PG OU GRANDEUR REGLEE ZONE2 OU GRANDEUR REGLEE = ZONE3 ET PENTE NG ALORS ADAPTATION GAlN TP

0.30 0.30 0.63 1.70 0.30 0.60 0.90 2.00 0.30 0.60 0.90 2.00

FAn: n pefonction d'appartenance 0.63 0.91 1.21 2.00 Sn : n sommet de la fonction d'appartenance

Règle no 2 : SI GRANDEUR REGLEE = ZONE1 ET PENTE = PP OU GRANDEUR REGLEE = ZONE3 ET PENTE = PG OU GRANDEUR REGLEE ZONE4 OU GRANDEUR REGLEE ZONES ET PENTE = NG ALORS ADAPTATION GAlN = P

Page 181: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

Règle no 3 : SI GRANDEUR REGLEE = ZONE1 ET [PENTE = NG OU PENTE NP OU PENTE NI

OU GRANDEUR REGLEE ZONE5 ET [PENTE NP OU PENTE = N OU PENTE PP OU PENTE = PG]

ALORS ADAPTATION GAlN = G

Règle no 4 : SI GRANDEUR REGLEE = ZONE3 ET [PENTE = NP OU PENTE = N OU PENTE = PP]

ALORS ADAPTATION GAlN = TG

La méthode d'inférence utilisée est l'inférence MAX-DOT avec calcul approché du centre de gra- vité. Les facteurs de pondération conservent la valeur 1.

7.6.4 Paramétrage des blocs de régulation modulaire

Les paramètres du régulateur PID sont choisis a l'aide de l'outil de mise en service des régula- teurs SlEPlD S5.

Paramétres du bloc IPD-REG

KP = 0.3 - 2.0 : adapté par le régulateur flou

Le différentiateur a pour seule fonction de fixer la pente de la grandeur réglée. Les valeurs standard suivantes sont affectées au bloc DIFF-GL :

Page 182: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

7.6.5 lnterconnexion des blocs et stockage des données

7.6.5.1 Blocs de régulation

Tous les appels des blocs fonctionnels pour un régulateur ont lieu dans un bloc de programme (PB 20). Les blocs différentiateur, application floue et PID sont appelés les uns à la suite des autres (figure 7-1 8). Le bloc d'application floue FUZ:APP appelle à son tour les blocs fonction- nels standard FUZ:FUZ et FUZ:DFUZ ainsi que le bloc contenant les régles spécifiques Ci I'appli- cation FUZ:RULE.

* Numéro de bloc choisi librement par l'utilisateur

PB20"

Figure 7-18 Interconnexion des blocs du régulateur

REGLER

Vous choisissez les numéros des blocs PB 20, FB 40, FB 49 et DB 41 à 43 et DB 49. Les autres blocs sont des blocs fonctionnels standard.

FB176 IPDREG

XE D

SANBO

IST SANBU

XE : DD63 OBXA : DD71 XA :DD65 UBXA:DD73

P

TD : DD67 STEB : DW75 SANTZ

T l : DD69 STEW : DD23 A(0) : DD43 RSP :DD24 WT[) :DM5 SOLL : DD25 T l : DD47 IST : DD27 TM : DD49 XA : DD29 THLG : DD51 OBXA : DD31 HAND : DD53 UBXA : DD33 ZElN : DD55 ABTZ : DD35 I : DD57 ANTï : DD37 P : DD59 KOlP : DD39 D : D M 1

Les blocs FB 40, FB 49 et les DB 41 à 43 et DB 49 sont générés automatiquement par l'outil de configuration SIFLOC S5 et chargés dans l'automate programmable.

Les données des blocs de la régulation modulaire sont déposées dans un bloc de données (DB 20). Le stockage des données du régulateur PID et des données du différentiateur est re- présenté à la figure 7-1 9.

Page 183: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

/ Donnée 1 Format 1 Désignation FB 1 1 DW 23 / KM / STEW 1 IPD-REG 1 / DW24 1 KM 1 RSP 1 IPD-REG

/ D D 2 9 / K G / X A 1 IPD-REG 1

DD 25

DD 27

/ DD31 1 KG 1 OBXA 1 IPD-REG 1 - --

/ DD33 1 KG 1 UBXA 1 IPD-REG

KG

KG

1 DD 39 1 KG / KOIP 1 IPD-REG 1

SOLL

IST

DD 35 --

DD 37

IPD-REG

IPD-REG

KG

DD 41

DD 43

/ DD49 / KG / T M 1 IPD-REG 1

DD 45

DD 47

/ DD51 1 KG / THLG 1 IPD-REG 1

KG

ABTZ

KG

KG

1 DD53 1 KG 1 HAND 1 IPD-REG 1

IPD-REG

KG

KG

WTI

A(O)

/ D D 5 9 / K G / P 1 IPD-REG /

IPD-REG

IPD-REG 1 WTD

T l

DD 55

DD 57

/ D D 6 1 1 K G I D / IPD-REG /

IPD-REG

IPD-REG

/ DD63 1 KG 1 XE 1 DIFF-GL 1

KG

KG

1 DD69 KG / T l 1 DIFF-GL 1

ZElN

I

DD 65

DD 67

IPD-REG

IPD-REG

/ DW75 / KM 1 STEB / DIFF-GL 1

KG --- KG

DD 71

DD 73

Figure 7-19 Inscription des données dans le DB régulateur

Les données du régulateur en logique floue sont déposées dans plusieurs blocs de données. Un bloc de données est nécessaire pour chaque entrée ou sortie. Le bloc fonctionnel FUZ:RULE nécessite également un bloc de données propre.

XA

TD

KG

KG

Variable d'entrée floue GRANDEUR REGLEE : DB 41 Variable d'entrée floue PENTE : DB 42 Variable de sortie floue ADAPTATION GAIN : DB 43 Données du FB FUZ:RULE : DB 49

DIFF-GL

DIFF-GL/

OBXA

UBXA

DIFF-GL

DIFF-GL 1

Page 184: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

ENTREE

ENTREE

Page 185: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

KY = 128,004; KY = 003,000; KG = +0000000+00; KG = +6058655+00; KG = +0000000+00; KH = 0005; KH = FE5F; KH = 5C00; KH = FF4E; KH = B200; KH 8000; KH 0000; KH 026C; KH 9800; KH = 0340; KH = 0000; KG = +3000000+00; KG = +3000000+00; KG = +3000000+00; KG = +6286666+00; KG +0000000+00; KG +1000000+01; KH 8000; KH 0000; KH FF4C; KH CCOO; KH 0050; KH = 7800; KG = +3000000+00; KG = +6031666+00; KG = +6031666+00; KG +9148333+00;

Page 186: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

Vous devez programmer l'échange de données entre le régulateur flou et le régulateur PID. L'échange de données entre les blocs de données a lieu avant et après l'appel du bloc d'appli- cation floue dans le PB 20.

Page 187: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

... O000 0001 NOM ... OOOA OOOB OOOC OOOD OOOE OOOF O010 001 1 0012 0013 NOM 0014 0015 0016 O01 7 0018 0019 001A 001 B NOM

Grandeur réglée

Pente

Régulateur flou

Gain proportionnel KP

Le fomat d'inscription des entrées floues et des sorties floues dans un bloc de données est fixe. Les entrées floues sont déposées dans le double mot de données DD 1 du bloc de données sé- lectionné. Les sorties floues sont stockées dans le double mot de données DD 4.

7.6.5.2 Blocs de simulation du système réglé

Le bloc fonctionnel nécessaire pour la simulation du système réglé est appelé dans le bloc de programme PB 10.

L'imbrication des blocs du système réglé est représenté à la figure 7-20. Les nœuds d'interpola- tion de la caractéristique non linéaire (figure 7-15) sont déposés dans le DB 15.

Page 188: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

Nurn6m de bloc choisi librement par l'utilisateur

Figure 7-20 Imbrication des blocs du système réglé

PBIO*

Le numéro du bloc de programme "ABTAST" (PB 10) est choisi librement par l'utilisateur.

STRECKE

Les paramètres du système réglé sont déposés dans le bloc de données DB 10 comme repré- senté dans le tableau suivant.

Tl : DD42

1 DD26 1 KG 1 T l 1 ElNFGLATl 1

Donnée

DW23

DD24

1 DW 32 1 KM / STEB / ElNFGLAT2 1

Format

KM

KG

1 DW 41 1 KM 1 STEB / EINFGLAT3 1

DD35

DD37

Figure 7-21 Inscription des paramètres du système réglé

Désignation

STEB

XE

F B

ElNFGLATl

ElNFGLATl

ElNFGLAT2

EIN FGLATâlPOLYGON

KG ' NO)

KG XAKE

Page 189: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

7.6.5.3 Interface entre le régulateur et le système réglé

Le transfert des données entre le régulateur et le système réglé est réalisé avec le bloc fonction- nel FB 30. Celui-ci est appelé dans le même bloc d'organisation d'horloge (OB 10) que le sys- tème réglé. Ce bloc est déposé dans le fichier FUZBSPST.SSD.

FB 30 SEGMENT 1 O000

NOM 0005 0006 0007 0008 0009 OOOA OOOB OOOC OOOD

Grandeur réglée

Grandeur de réglage

7.6.6 Paramétrage des blocs de données

7.6.6.1 Blocs de régulation

Les données des blocs de régulation modulaire DIFF-GL et IPD-REG sont déposées dans le bloc de données de régulation DB 20 (DB "INTER").

Données d'organisation DW O ... 22

Zone de paramétrage et zone d'interfaçage DW 23 ... 75

Valeurs historiques DW 76 ... 104

Page 190: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

La structure du DB 20 est représentée dans le tableau suivant.

1 Donnée 1 Format 1 Description FB 1 Weur 1 DWO

DW15

1 DD 21 1 KG 1 Mémento banalisé 1 +0000000+00 1

DW16

DD17

DD19

KH

KH

/ DD 25 / KG 1 SOLL 1 IPD-REG 1 +8500000+04 j

KF

KG

KG

DW23

DW24

I

Zone système

1 ~ ~ 3 1 / K G / OBXA 1 IPD-REG / + 1 0 0 0 0 0 0 + ~ 1

O000

O000

Décalage valeurs historiques

Présélection O

Présélection 1

KM

KM

DD27

DD29

1 ~ ~ 3 3 I K G IUBXA / IPD-REG 1 +0000000+00 1

+76

+0000000+00

+1000000+01

/ DD 35 / KG / ABTZ 1 IPD-REG 1 +0000000+00 1

STEW

RSP

KG

KG

1 ~ ~ 4 1 I K G / W T I 1 IPD-REG 1 +7400000+00 1

IPD-REG

IPD-REG

IST

XA

DD37

DD39

00000000 00000000

00000000 10000001

D D 4 9 ) K G / T M / IPD-REG +0000000+00 /

IPD-REG

IPD-REG

KG

KG

IPD-REG +0000000+00

+OOOOOOO+OO

+0000000+00

DD45

DD47

1 DD 55 / KG / ZEIN 1 IPD-REG 1 +0000000+00 1

ANTZ

KOP

DD51

DD53

KG

KG

/ DD61 / KG 1 D / IPD-REG 1 +0000000+00

IPD-REG

IPD-REG

KG

KG

DD57

DD59

/ DD63 / KG / XE 1 DIFF-GL 1 +0000000+00 1

+0000000+00

+4000000+00

WTD

T l

1 ~ ~ 6 5 I K G I X A 1 DIFF-GL / +0000000+00 /

THLG

HAND

KG

KG

IPD-REG

IPD-REG

1 ~ ~ 7 1 / K G OBXA / DIFF-GL 1 +1000000+05 1

+1900000+00

+5000000-O1

IPD-REG

IPD-REG

1

P

DD67

DD69

+0000000+00

+0000000+00

O000 1 :t :O4 1 Zone mémoire val. historiques l O000

IPD-REG

IPD-REG

KG

KG

DD73

DW75

Figure 7-22 DB "INTER" pour les données de régulation

+0000000+00

+OOOOOOO+OO

TD

T l

KG

KM

DIFF-GL

DIFF-GL

UBXA

STEB

+1000000+01

+1000000+01

DIFF-GL

DIFF-GL

-1 000000+05

00000000 00000000

Page 191: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

Vous entrez les données du régulateur flou avec SIFLOC S5. Les blocs de données DB 41, DB 42 et DB 43 nécessaires aux fonctions d'appartenance sont générés automatiquement et chargés dans l'automate programmable. Les règles sont déposées dans le bloc fonctionnel FB 49 et dans le bloc de données DB 49.

7.6.6.2 Blocs pour la simulation du système réglé

Les données des blocs de régulation modulaire EINFGLAT (lissage simple) et POLYGON (tracé polygonal) sont déposées dans le bloc de données du système réglé DB 10 (DB "INTER").

Données d'organisation DW O ... 22

Zone des paramètres et d'interfaçage DW 23 ... 47

Valeurs historiques DW 48 ... 59

/ DW 16 1 KF 1 Décalage des valeurs historiques 1 +48 1

Donnée

/ DD 21 1 KG 1 Mémento banalisé 1 +0000000+00 /

Format

DD 17

DD19

1 DD 26 1 KG 1 T l 1 ElNFGLATl 1 +5000000+00 1

Description

KG

KG

DW23

DD24

1 DW 32 / KM 1 STEB 1 EINFGLAT2 / 00000000 00000000 1

FB

Présélection O

Présélection 1

KM

KG

DD28

DD30

Valeur

+OOOOOOO+OO

+0000000+00

O000 Zone mémoire des valeurs historiques 1 O000

STEB

XE

KG

KG

DW41

Figure 7-23 DB "INTER' pour les données du système réglé

ElNFGLATl

ElNFGLATl

4 0 )

M E

KM

0000000000000000

+OOOOOOO+OO

ElNFGLATl

EINFGLATllEINFGLAT2

STEB

+0000000+00

+0000000+00

EINFGLAT3 0000000000000000

Page 192: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

7.6.7 Démarrage et fonctionnement cyclique, moniteur de régulation simplifié

L'ensemble de la régulation est appelé avec le moniteur de régulation simplifié. La structure est représentée à la figure 7-24.

Nom : ANL-MINI ART : 01112' DBNR : +10 PBNR : +10 TA : +1000000-O1

SPA FB20 Nom : ANL-MINI ART : 011/2* DBNR : +20 PBNR : +20 TA : +2000000-O1

. , .

FB 20 PB 10

Appel simulation du système réglé

FB 20 PB 20

Appel structure \ regulateur

': O pour OB 20 dbmarrage ; 1 pour OB 21 : redbmarrage manuel ; 2 pour OB 22 : redbmarrage manuel aprés retour de la tension

SPA FB38 Nom : RETTEN DB-P : DB 11

SPA FB23 Nom : ORG-MINI DBNR : +IO PBNR : +IO

SPA FB39 Nom : LADEN DB.P : DB 11

SPA FB38 Nom : RETTEN DB-P : DB 11

SPA FB23 Nom : ORG-MINI DBNR : +20 PBNR : +20

SPA FB39 Nom : LADEN DB-P : DB 11

Figure 7-24 S t r u c t u r e d'appel

Sauvegarder zone de mémentos

Appel déclenché par horloge de la simulation du système réglé

Charger zone de mémentos

Interface : régulateur - systeme réglé

Sauvegarder zone de mémentos

Appel déclenché par horloge de la structure du régulateur

Charger zone de mémentos

Le systeme réglé est traité dans un cycle de 100 ms, le régulateur dans un cycle de 200 ms. La période d'échantillonnage est indiquée dans le bloc de démarrage FB 20 "ANL-MINI". Pour paramétrer le moniteur de régulation, il suffit d'indiquer le numéro du bloc de programme PB "ABTAST" (échantillonnage) et le numéro du bloc de données DB "INTER". Nota : Afin d'améliorer l'observation avec SIFLOC S5, un cycle de 100 ms a été choisi pour cet

exemple. Le moniteur de régulation simplifié permet également l'utilisation de cycles plus rapides, par exemple niveau 10 ms.

Page 193: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Adaptation du gain d'un régulateur PID

7.6.8 Mise en service

Dans un premier temps, seul le régulateur PID est mis en service. La valeur constante 0.4 est affectée au gain du régulateur. Le transfert de la valeur du gain proportionnel est inhibé dans le PB 20, la valeur 0.4 lui est affectée. Le régulateur flou est ajouté à l'étape suivante.

7.6.9 Résultat de la simulation

Les courbes représentant la consigne et la valeur réglée avec et sans régulation floue sont re- présentées à la figure 7-25. Le régulateur flou a permis de réduire fortement le temps d'établis- sement de la grandeur réglée. En outre, la grandeur réglée ne présente plus de dépassements très importants.

O 1 2 3 min

Régulateur PID seul

O

Régulateur flou t PID

1-w : Consigne 1 O00 2-x : Grandeur réglée

Figure 7-25 Résultat de la simulation

Page 194: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

A . . . . . . . . . . . . . . . . . . . . . Adaptation. FB 178 5-71

Addition. FB 99 . . . . . . . . . . . . . . . . . . . . . . . . . 5-31 Approximation de Padé . . . . . . . . . . . . . . . . . . . 5-8

B Bloc d'application en régulation floue . . . . . . . . 4-4 Bloc d'organisation . . . . . . . . . . . . . . . . . . . . . . . 3-6 Bloc de données

. . . . . . . . . . . . . . . . . . . . . . . régulation floue 4-4 . . . . . . . . . . . . . . . . . . . . . . Bloc de programme 3-3 . . . . . . . . . . . . . . . . . . . . . Bloc de règles floues 4-5

. . . . . . . . . . . . . . . . . . . . . . . Bloc de régulation 3-3 paramétrage (exemple) . . . . . . . . . . . . . . . . 7-8

Bloc fonctionnel . . . . . . . . . . . . . . . . . . description succincte 2-1

longueur du bloc . . . . . . . . . . . . . . . . . . . . . . 6-1 nom du bloc . . . . . . . . . . . . . . . . . . . . . . . . . 6-1

. . . . . . . . . . . . . . . . numéro de bibliothèque 1-2 numéro du bloc . . . . . . . . . . . . . . . . . . . . . . . 2-1 standard . . . . . . . . . . . . . . . . . . . . . 1-2. 3.3. 3.5

Bloc mathématique. FB 14 . . . . . . . . . . . . . . . . . 5-6 . . . . . . . . . . . . . . . . . . . . . Boucle de régulation 3-4

. . . . . . . . . . adresse de la dernière boude 3-1 0 appel du bloc fonctionnel . . . . . . . . . . . . . . . 4-3

. . . . . . . . . . . . . . . . . . constante temporelle 1-2 DB "INTER" . . . . . . . . . . . . . . . . . . . . . . . . . 3-9 DB "ODAT" . . . . . . . . . . . . . . . . . . . . . . . . . 3-10

. . . . . . . . . . . . . . . . . . . . . donnéesdebase 3-7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . exemple 3-8

. . . . . . . . . . . . . . . . . . . . . . . . manipulation 3-1 0 . . . . . . . . . . . . . . numéro d'échantillonnage 3-7

. . . . . . . . . . . . . . période d'échantillonnage 3-1 0 temps de décalage . . . . . . . . . . . . . . . 3.7, 3.10

. . . . . . . . . . . . . . . . . . . . . . . . . . . . interface 3-11 longueur . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-13 numéro . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-9

. . . . . . . . . . . . . . . . . . . . . . . . . . paramètres 3-11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . structure 3-11

zone de données . . . . . . . . . . . . . . . . . . . . . 3-11 DB "ODAT" . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6

données de base . . . . . . . . . . . . . . . . . 3-6, 3-10 exemple . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7 FB63 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2 FB69 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3

. . . . . . . . . . . . . . . . . . . . . . . . . . . . longueur 3-11 période d'échantillonnage . . . . . . . . . . . . . . 3-10

. . . . . . . . . . . . . . . . . . . Défuuyfication. FB 116 5-82 . . . . . . . . . . . . . . . . . . . . . . . . Démarrage. FB 63 5-2

Démarrage mini. FB 20 . . . . . . . . . . . . . . . . . . . . 5-4 Détecteur de seuils. FB 114 . . . . . . . . . . . . . . . 5-38 Différentiateur. FB 104 . . . . . . . . . . . . . . . . . . . 5-33 Données d'organisation

DB "INTER" . . . . . . . . . . . . . . . . . . . . . . . . . 315 Durée minimale d'impulsion . . . . . . . . . . . . . . . . 3-3

E Echantillonnage . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7 Entrée analogique rapide. FB 95 . . . . . . . . . . . 5-23

. . . . . . . . . . . . . . . . . . . . . . . . . Espace mémoire 3-3 Exemples

. . . . . . . . . . . . . . . . . . . . . . . . régulateur IPD 7-1

. . . . . . . . . . . . . . . . . . . . . . . régulateur PID 7.10 régulation avec action PD . . . . . . . . . . . . . . 7-30 régulation d'état . . . . . . . . . . . . . . . . . . . . . . 7-37

. . . . . . . . . . . . . . . . . . . . . . régulation floue 7-46 régulation monoboucle . . . . . . . . . . . . 7.1. 7-10 régulation multigrandeur . . . . . . . . . . . . . . . 7-16

Calcul de la capacité mémoire Calcul des extremums. FB 112 Calcul du temps d'exécution . .

. . . . . . . . . . Capacité mémoire Caractéristiques

mesure de températures . . Comparateur. FB 98 . . . . . . . . . Constante de temps

boucle de régulation . . . . . . CPU 922 . . . . . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . CPU 928 . . . . . . . . . . . . . . . . . CPU 928B

CPU 945 . . . . . . . . . . . . . . . . . . CPU 9461947 . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . . . . CPU 948

"ADDITION" . . "ANAS" . . . . . . "ANAU" . . . . . "ANEI" . . . . . . "ANES" . . . . . . "ANL-MINI" . . .

. . . "ANLAUF" "BCD-AUSG" . "DIFF-GL" . . . "EINFGLAT" . . "EXTRAUSVV' "FUZ:DFUZ" . . "FUZ:FUZ" . . . "GLAEl-rEN" . "GRENZSIG" . "1-GLIED" . . . .

. . . . . . . . . . . . . . . . . . . . . . . . . FB "IMP.AUSG" 5-66 D FB "IPD-REG" . . . . . . . . . . . . . . . . . . . . . . . . . . 5-56 DB "INTER" . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-6 FB "K-AUSW . . . . . . . . . . . . . . . . . . . . . . . . . . 5-40

données d'organisation . . . . . . . . . . .3.11. 3.17 FB "KOEFFIZ" . . . . . . . . . . . . . . . . . . . . . . . . . . 5-71 exemple . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12 FB "LADEN" . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1 FB20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4 FB"MATHE" . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-6 FB 63 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2 FB "ORG-MINI" . . . . . . . . . . . . . . . . 3.14.3.15. 5.5 FB 69 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3 FB "ORGANI" . . . . . . . . . . . . . . . . . . 3.5.3.15. 5.3

Page 195: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID

Index

. . . . . . . . . . . . . . . . . . . . . . . . . FB "PID-REGn 5-11 FB "POLYGON" . . . . . . . . . . . . . . . . . . . . . . . . 5-41

. . . . . . . . . . . . . . . . . . . . . . . . . . . FB "RETTENn 5-1 FB "SOSTELL" . . . . . . . . . . . . . . . . . . . . . . . . . 5-26 FB "TOTZEIT" . . . . . . . . . . . . . . . . . . . . . . . . . 5-76 FB "TOTZONE" . . . . . . . . . . . . . . . . . . . . . . . . 5-54

. . . . . . . . . . . . . . . . . . . . . . . . . FB "VERGLEI" 5-30 . . . . . . . . . . . . . . . . . . . . . . . . FB "ZEITMVVT'. 5-78 . . . . . . . . . . . . . . . . . . . . . . . . FB "ZEITPLAN" 5-44

. . . . . . . . . . . . . . . . . . . FB 104. différentiateur 5-33 FB Ill. transmission de valeurs de consigne

. . . . . . . . . . . . . . . . . . . à des afficheurs DCB 5-35 FB 11 2. calcul des extremums . . . . . . . . . . . . . 5-37

. . . . . . . . . . . . . . . . . . . . FB 113. fuzzflcation 5-80 . . . . . . . . . . . . . . . FB 11 4. détecteur de seuils 5-38

. . . . . . . . . . . . . . . . . . . . . . . FB 11 5. sélecteur 5-40 . . . . . . . . . . . . . . . . . . FB 11 6. défuzzyfication 5-82 . . . . . . . . . . . . . . . . . . FB 11 7. tracé polygonal 5-41

FB 11 8. programmateur temporel . . . . . . . . . . 5-44 FB 11 9. sortie rapide de la valeur analogique . 5-53

. . . . . . . . . . . . . . . . . FB 14. bloc mathématique 5-6 . . . . . . . . . . . . . . . . . . . . . FB 174. zone morte 5-54

. . . . . . . . . . . . . . . . . . FB 176. régulateur IPD 5-56 FB 177. sortie impulsionnelle . . . . . . . . . . . . . . 5-66

. . . . . . . . . . . . . . . . . . . . . . FB 178. adaptation 5-71 ..................... FB 179. intégrateur 5-73 . . . . . . . . . . . . . . . . . . . . . FB 188. temps mort 5-76

. . . . . . . . . . . . . . . . . FB 189. moyenne mobile 5-78 . . . . . . . . . . . . . . . . . . . FB 20. démarrage mini 5-4 . . . . . . . . . . . . . . . . . . FB 23. organisation mini 5-5

. . . . . . . . . FB 38. sauvegarde zone mémentos 5-1

. . . . . . . . . FB 39. chargement zone mémentos 5-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . FB 61. lissage 5-8

. . . . . . . . . . . . . . . . . . . FB 62. régulateur PID 5-11 . . . . . . . . . . . . . . . . . . . . . . . FB 63. démarrage 5-2 . . . . . . . . . . . . . . . . . . . . . . FB 69. organisation 5-3

. . . . . . FB 78. lecture de la valeur analogique 5-16 FB 79. sortie de la valeur analogique . . . . . . . 5-20

. . . . . . . . . . . . . . . . . . . . FB 84. lissage simple 5-21 FB 95. lecture rapide de la valeur analogique 5-23

. . . . . . . . . . . . . . . . FB 96. rampe de consigne 5-26 . . . . . . . . . . . . . . . . . . . . . FB 98. comparateur 5-30

. . . . . . . . . . . . . . . . . . . . . . FB 99. sommateur 5-31 . . . . . . . . . . . . . . . . . . . . . . . FUZBSP.FUZ 7-46

FUZBSPST.S5D . . . . . . . . . . . . . 1-1.7-46. 7-59 . . . . . . . . . . . . . . . . . . . . . . REG115ST.SSD 1-1 . . . . . . . . . . . . . . . . . . . . . . REG135ST.S5D 1-1 . . . . . . . . . . . . . . . . . . . . . . REG1 55ST.S5D 1-1 . . . . . . . . . . . . . . . . . . . . . REGBSPST.SBD. 1-1

. . . . . . . . . . . . . . . . . . Fonction d'appartenance 4-1 . . . . . . . . . . . . . . . . . . . . Fuzzyftcation. FB 113 5-80

I Indicatif AP

FB63 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-2 . . . . . . . . . . . . . . . . . . . . . Intégrateur. FB 179 5-73

L Lecture de valeur analogique

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . FB 78 5-16 . . . . . . . . . . . . . . . . . . . . . . . rapide. FB 95 5-23

. . . . . . . . . . . . . . . . . . . . . . . . . . Lissage. FB 61 5-8 . . . . . . . . . . . . . . . . . . . Lissage simple. FB 84 5-21

. . . . . . . . . . . . . . . . . . . . . . . . Longueur de bloc 6-1

M Mesure de températures

. . . . . . . . . . . . . . . . . . . . . . . caractéristiques 6-4 . . . . . . . . . . . . . . . . . . . . . Mode de démarrage 3-18

Mode "manipulationn . . . . . . . . . . . . . . . . . . . . . . 5-9 Mode "manuel" pour asservissement de position

............................. FB 176 5-59 Moniteur de régulation

bloc de programme . . . . . . . . . . . . . . . . . . . . 3-3 . . . . . . . . . . . . . . . . . . . . . bloc de régulation 3-3

. . . . . . . . . . . . . . . bloc fonctionnel standard 3-3 . . . . . . . . . . . . . . . . . . . . . . . échantillonnage 3-6

état de l'automate . . . . . . . . . . . . . . . . . . . . . 3-3 période d'échantillonnage . . . . . . . . . . . . . . . 3-6

. . . . . . . . . . . . . . . . . . . régulation modulaire 3-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . simplifié 3-14

. . . . . . . . . . . . . . . . . . . . . . structure d'appel 3-5 Moniteur de régulation simplifié . . . . . . . . 1.2. 3.14

. . . . . . . . . . . . . . . structure du programme 3-14 Moyenne mobile. FB 189 . . . . . . . . . . . . . . . . . 5-78

N Niveau d'alarme . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1

. . . . . . . . . . . . . . . . . . . . . . . . . . . . Nom de bloc 6-1 ................... Numéro de bibliothèque 1-2

Numéro de bloc . . . . . . . . . . . . . . . . . . . . bloc de programme 3-4

. . . . . . . . . . . . . . . . . . . . . . . bloc fonctionnel 2-1 Numéro de période . . . . . . . . . . . . . . . . . . . . . . . 3-7

O . . . . . . . . . . . . . . . . . . . . . . . . OB 20. démarrage 5-2

. . . . . . . . . . . . . . . OB 21. redémamge manuel 5-2 OB 22. redémamge manuel après

. . . . . . . . . . . . . . . . . . . . . . . . retour de tension 5-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . Observateurs 1-2

. . . . . . . . . . . . . . . . . . . . . Opération "maximum" 4-2 . . . . . . . . . . . . . . . . . . . . . . Opération "minimum" 4-2

Organisation. FB 69 . . . . . . . . . . . . . . . . . . . . . . 5-3 . . . . . . . . . . . . . . . . . . Organisation mini. FB 23 5-5

P . . . . . . . . . . . . . Paramétrage du régulateur flou 4-5

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . PB "lOOmsn 3-3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . FB 63 5-2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . FB 69 5-3

. . . . . . . . . . . . . . . . . . . . . . . PB "ABTAST" 3.3. 5-4 FB20 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-4

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . FB63 5-2

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . FB 69 5-3 Période d'échantillonnage . . . . . . . 1.2.3-6. 3.7. 5-3

. . . . . . . . . . . . . . . . . . . . . . Pile des interruptions 5-2

. . . . . . . . . . . . . . . . . . . . . Point d'arrêt. FB 118 5-47 . . . . . . . . . . . Programmateur temporel. FB 11 8 5-44

Programme de régulation déclenché par alarme . . . . . . . . . . . . . . . . . . 3-5

. . . . . . . . . . . . . . . . . . déclenché par horloge 5-1

Page 196: Régulation modulaire PID et floue - Siemens AG · REG1 55ST.SSD régulation modulaire PID et en logique floue pour CPU 9461947, 948, 946W947R REG135ST.SSD régulation modulaire PID