1/1

1. - a) Sea la función lógica de 3 variables: f a b c( , , ) ( , , )= ∑ 3 5 7

3

Implementarla con un multiplexor ´151. b) Sea la función lógica de cuatro variables:

f a b c d( , , , ) ( , , , , , , , )= ∑ 0 2 4 5 6 1112 144

Implementarla con un multiplexor ´151 y un inversor. 2. - Diseñar:

a) Un circuito sumador-restador de 3 bits y signo. Utilizar para ello un circuito sumador ´83 y las puertas XOR que sean necesarias.

b) Un detector de rebasamiento para el sumador-restador del apartado anterior. c) Basándose en el circuito diseñado en los apartados anteriores, un

sumador-restador de 7 bits y signo con detector de rebasamiento. 3. - Se dispone de 2 circuitos integrados. El primero de ellos contiene dos

sumadores completos de 2 bits, y el segundo es un multiplexor ´151. Utilizando los 2 circuitos anteriores y los inversores que se precisen, diseñar un circuito capaz de detectar la presencia de 3 y sólo 3 bits a "1", en palabras de 6 bits en paralelo.

4. - Utilizando sumadores binarios de dos números de 4 bits (por ejemplo SUM

´83), y puertas lógicas AND, diseñar un circuito combinacional capaz de multiplicar 2 números codificados en binario natural de 4 bits cada uno. Considerar que el algoritmo de multiplicación de dos números codificados en binario natural es el mismo que el de la multiplicación decimal.

5. - Sea un sistema digital que dispone de 16 líneas de petición de servicio activas

en baja. Diseñar un circuito que nos muestre a través de 2 displays el número de la línea de petición de servicio de mayor prioridad activa en cada instante. Si no hay ninguna activa, no mostrará nada. Hacer el diseño con 2

codificadores de prioridad ´148 , 2 convertidores de código ´48 y dos displays. Utilizar las puertas lógicas que sean necesarias.

6. - Diseñar un multiplexor de 16 canales o vías I0 ...I15 de 1 bit cada uno a partir

de 2 multiplexores ´151 con las siguientes características:

a) Cuando los multiplexores ’151 están deshabilitados, su salida está en alta impedancia.

b) Cuando los multiplexores ‘151 están deshabilitados, sus salidas están en el nivel lógico “0”.

c) Cuando los multiplexores ‘151 están deshabilitados, sus salidas están en el nivel lógico “1”. Emplear las puertas lógicas que sean necesarias.

7. - Diseñar un circuito que realice la suma del número A de 4 bits con el mayor

de dos números B y C (también de 4 bits). Todos los números están codificados en el sistema binario natural. Si los números B y C son iguales, el resultado ha de ser igual al número A. Utilizar los circuitos combinacionales integrados que sean necesarios.

8. - Uno de los circuitos aritméticos más usados es el sumador binario de 4 bits

en paralelo ´83. Basándose en este circuito se desea diseñar un sumador aritmético en código BCD para números positivos de 2 cifras (del 00 al 99). Explicar detalladamente el proceso de suma en BCD y diseñar un sumador BCD utilizando sumadores ´83 junto con las puertas lógicas que sean necesarias.

9. – Un desplazador de tambor de 4 bits es un circuito combinacional con 4

entradas de datos (D3 D2 D1 D0), 2 entradas de control (C1 C0) y 4 salidas (Z3 Z2 Z1 Z0) donde la palabra saliente es igual a la palabra entrante rotada a la derecha el número de bits especificado por las entradas de control. Por

2/2

ejemplo, si la palabra entrante es D3D2D1D0=ABCD y los controles son C1C0=11, la palabra de salida es Z3Z2Z1Z0=BCDA. Diseñar el desplazador de tambor utilizando combinacionales integrados.

10. – Implementar un comparador para números de 4 bits en complemento a 2

utilizando un comparador binario ’85 y las puertas lógicas que sean necesarias.

11.- Para entrar en un recinto hay que atravesar 2 puertas, P1 y P2. Se desea

diseñar un circuito digital como el de la figura para controlar su acceso. Para abrir P1 hay que introducir un número BCD A=(A3A2A1A0) mayor o igual a 6 por las entradas A de un circuito digital. Este número A accionará la salida Z1 (Z1=1) y será memorizado en un registro del sistema. Una vez abierta la puerta P1, un pasillo conduce a la puerta P2. Para abrir la puerta P2 por las entradas B del circuito hay que introducir un número BCD B=(B3B2B1B0) que debe estar comprendido entre 2 unidades por arriba o por debajo de la mitad por defecto del número introducido para abrir la puerta P1. Esta acción hará que la salida Z2 se active (Z2=1) y se abra la puerta P2. Por ejemplo, si el número A = 8 (1000) se abrirá la puerta P1 y el número B tendrá que estar comprendido entre 2 (0010) y 6 (0110), ambos inclusive, para abrir P2.

Diseñar la parte combinacional del circuito utilizando los circuitos integrados que se precisen (sumadores, comparadores, multiplexores, etc…). Comprobar que no se producen situaciones de error en ningún caso. ¿Qué valores deben tomar las entradas A y B por defecto, es decir, cuando no se está introduciendo ningún número, para que las puertas permanezcan cerradas?

12.- Diseñar un módulo sumador completo con entradas A, B y acarreo de entrada Cin y salidas S (bit de suma) y acarreo de salida Cout utilizando:

a) Dos decodificadores genéricos de 3 entradas y salidas activas en alta y

dos puertas NOR del número de entradas que se precisen. b) Un único multiplexor de 4 entradas de 2 bits por entrada y un inversor.

13.- Diseñar utilizando exclusivamente puertas NOR la función f(D, C, B, A)

definida por el siguiente circuito de multiplexores teniendo en cuenta que en los multiplexores 4 a 1 A es el bit de mayor peso (21) y B el de menor peso (20):

4 A

4 B

Z1

Z2

Circuito Digital

Registro

CircComb

3/3

14.- Determinar la función realizada por el circuito de la figura. Rediseñarlo utilizando exclusivamente puertas NAND. (FA – full adder – sumador completo)

15.- Hallar la expresión mínima de F como producto de sumas (1 punto).

O0

O1

O2

O3DEC

OD

IFIC

AD

ORA1

A0

E

FZ

Y

XO0

O1

O2

O3DEC

OD

IFIC

AD

ORA1

A0

E

FZ

Y

X

16.- Determinar la función que realiza el circuito de la figura (1 punto).

SUM‘83

A0A1A2A3

B0B1B2B3

S0S1S2S3

COCI

MUX‘157

B0B1B2B3

A0A1A2A3

O0O1O2O3

E

A/B

1

Z0Z1Z2Z3

I0I1I2I3

0

SUM‘83

A0A1A2A3

B0B1B2B3

S0S1S2S3

COCI

MUX‘157

B0B1B2B3

A0A1A2A3

O0O1O2O3

E

A/B

1

Z0Z1Z2Z3

I0I1I2I3

0

17.- Diseñar un multiplexor de 8 entradas de 1 bit cada una utilizando 2

multiplexores de 4 entradas de 1 bit cada una, dos puertas triestado con entrada de habilitación activa en alta y un inversor. Indicar claramente el nombre de todos los terminales implicados en el diseño así como sus conexiones.

18.- Diseñar un circuito que proporcione el valor absoluto de un número de 4 bits escrito en complemento a dos. Utilizar para ello 4 sumadores completos, cuatro multiplexores de 2 entradas de 1 bit y 4 inversores. Indicar claramente el nombre de todos los terminales implicados en el diseño así como sus conexiones.