PCB图绘实例操作 designer15.0...处理交互布线冲突--Ignore Obstacles（忽略障碍）在模式下，允许突。设计者可在已经在的对象上面布线。高亮显示突。处理交互布线冲突--Walkaround

PCB图绘制实例操作

何宾

2015.07

2Copyright © 2009 Altium Limited

学习内容和目标

PCB板形状和尺寸设置

PCB布局设计

PCB布线设计

测试点系统设计

PCB覆铜设计和PCB设计检查


学习内容和目标

在开始设计PCB板前，设计者必须确认PCB板的形状和尺寸。

一般来说，PCB板的形状和尺寸，由设计要求给出。

当没有给出对PCB板形状和尺寸的具体设计要求时，则需要PCB设计者

通盘考虑，确定PCB板的形状和尺寸。



在该设计中的PCB板为长方形，其尺寸大小为长宽比例为

120mm:90mm。PCB板形状和尺寸设置步骤：

新建一个名字为my_sch_pcb_design1的子目录，将my_sch_pcb

子目录下的所有文件复制到my_sch_pcb_design1子目录下。

在Alitum Designer主界面主菜单下，选择Design->Board Layers

& Color…，打开视图配置对话框。将mechanical 1的名字改为

PCB Boundary。然后，退出该配置界面。

注：该步操作是为了后面绘图和读图的方便。



在Altium Designer主界面主菜单下，选择Design->Board Options

，打开Board Options[mm]对话框界面，按下面设置参数：

通过下拉框，将unit（单位）设置为Metric（公制）。

不勾选Auto-size to linked layer前的复选框。

勾选Display Sheet前的复选框。

X和Y右侧文本框分别输入25.4mm和25.4mm。

Width右侧文本框输入122mm。

Hight右侧文本框输入92mm。

不勾选Auto-size to linked layer前的复选框。

单击OK按钮，退出板选项对话框按钮。



在Altium Designer主界面主菜单下，选择View->Board Planning

Mode 。

在Altium Designer主界面主菜单下，选择Design->Redefine

Board Shape。

光标变成十字光标。然后，在灰色图纸背景的边框上绘制封闭的

长方形区域。

当绘制完闭合长方形后，按Esc按键，结束绘制过程。

在Altium Designer主界面主菜单下，选择View->2D Layout

Mode，重新进入PCB编辑模式。


定义PCB板的边界--自动定义PCB板边界

在Altium Designer主界面主菜单下，选择Design->Board Shape-

>Create Primitives From Board Shape选项。

出现Line/Arc Primitive From Board Shape[mil]对话框界面。在

该界面中，可以设置边框线的宽度，以及其它参数。

单击OK按钮。

读者单击Keep-Out Layer标签，可以看到在Keep-Out Layer层

的PCB板形状外部出现了一个粉红颜色的边框。


在PCB编辑器界面下，单击Keep-Out Layer层标签，将PCB编辑

器切换到Keep-Out Layer层。

在Altium Designer主界面主菜单下，选择Place->Keepout-

>Track。

在当前PCB形状的边缘绘制长方形闭合曲线。绘制完成后，也出

现粉红色的边框。

注： (1)在绘制闭合矩形框时，按Tab键，弹出Line Constraints对话框界面。

在该界面下，可以修改Line Witdh（线宽）的值。

(2)在绘制完闭合矩形框后，按Esc键，退出绘制模式。

定义PCB板的边界--手工定义PCB板边界


PCB布局设计

在进行PCB布局前，新建一个my_sch_pcb_design2的子目录。

将my_sch_pcb_design1子目录下的所有文件复制到

my_sch_pcb_design2子目录下。


PCB布局设计--PCB布局规则的设置

在Altium Designer主界面主菜单下，选择Design->Board

Options，打开对话框界面。

在对话框中，按如下参数设置：

Unit：Imperial。

单击Grids按钮，进入栅格编辑器界面，参数设置如下：

Step X：1mil。

Step Y：1mil。

Multiplier：5x Grid Step。


打开PCB Rules and Constrains Editors（PCB规则和约束编辑）

对话框界面，按如下参数设置：

展开Placement，在Component Clearance中：

Minimum Vertical Clearance：3mil。

Minimum Horizontal Clearance：3mil。

找到并展开Placement。在展开项中找到Permitted Layers，并新建一个

名字为PermittedLayers的规则。在该规则中允许的层为Top Layer和

Bottom Layer。

PCB布局设计--PCB布局规则的设置

Copyright © 2009 Altium Limited

PCB布局设计--PCB布局原则

在进行PCB布局的时候，兼顾美观和信号完整性规则。下面给出

一些PCB布局的建议：

根据设计要求，先确定主芯片的位置，在该设计中主芯片是

Xilinx FPGA。

根据电源接口规范，确定电源管理模块的位置，电源模块周围

元器件的布局，要满足电源模块厂商给出的相关电源模块的设计

规范。


布局其它器件。在布局其它器件时，要考虑布线的方便。

去耦合电容的布局，要充分满足信号完整性的设计要求。

在允许空间范围内，两个用于传输高速信号的元件要尽可能的

靠近。

在元件布局的时候，要充分利用PCB板的顶层和底层，合理布

局，同时要兼顾信号完整性的要求。

PCB布局设计--PCB布局原则


对齐操作, 在PCB进行布局时，为了美观，需要对多个元件进行

对齐操作：

按下左键+Shift按键，选中所需要对齐的PCB元件对象。

单击右键，出现浮动菜单。根据设计需要，选择Align下的子菜单。

比如：如果需要左对齐，则选择Align->Align Left。

PCB布局设计--PCB布局中的其他操作


指定位置操作

在布局的过程中，有时需要设计者精确的指定布局绘图对象的

位置。指定位置的操作步骤如下:

选中所需要指定位置的PCB绘图对象。

双击所选中的PCB元件对象，打开绘图对象属性对话框界面，输入X和

Y的值。这样，就可以为指定绘图对象精确的指定位置。

注：子菜单中，提供了十几个对齐操作命令，设计者可以根据要求选择对齐操作



清除sheet1~sheet7房间定义

选中所需要清除的房间Sheet1~Sheet7。

单击右键出现浮动菜单，选择Clear。

注：如果后面对原理图进行了修改，再次将原理图导入到PCB设计工具时，可以

选择不导入sheet1~sheet7房间。



在PCB布局的过程中显示/隐藏飞线

在PCB布局的过程中，需要显示飞线，这样可以帮助设计者，选择元器件

最佳的布局位置。而当布局基本完成时，设计者可以控制关闭飞线，以便

对布局进行微调。

控制显示/关闭飞线最简单的方法是，在PCB编辑器界面按“N”键下，出

现浮动菜单，在弹出菜单中选Show Connections（显示所有连接）或者

Hide Connections，再选“All” 即可显示全部连线或者隐藏全部连线。



修改元件标识符（Designator）字体，可以采用逐个修改或者批

量修改的方式。

逐个修改就是选中要修改标识符，双击打开标识符对话框，按前面方法

修改标识符的字体，以及标识符的大小等属性。

批量修改就是通过按键Shift和左键，选中所有需要修改字体的标识符。

然后双击，打开PCB Inspector对话框界面，先将Text Kind设置为

TrueType Font，然后在TrueType Font Name右侧的下拉框中选择需要

的字体。需要修改标识符大小等属性时，在该对话框内相应的选项内进

行修改。



PCB布线设计--交互布线命令

Altium Designer提供了三种交互布线命令。

Interactive Routing（交互布线）

Interactive Differential Pair Routing（交互差分对布线）

注：为了进行交互的差分布线，必须事先将进行交互差分布线的网络定义为一

个差分对。

Interactive Multi-Routing（交互多布线）

注：在布线的过程中，通过按F1键，可以在任何时候访问交互布线的快捷键。


PCB布线设计--交互布线线宽和过孔大小设置

当设计者选择一个交互布线命令后，开始手工布线。手工布线时，

首先考虑两个问题：

在布线开始时，以及在布线的过程中，需要确定布线的线宽；

在不同层之间走线时，就需要过孔进行连接。因此，也需要事先

确定出过孔的大小。


在Altium Designer主界面主菜单下，选择Tools->Preference。

出现Preference对话框界面。在该界面左侧找到PCB Editor，并

展开。

在展开项中找到Interactive Routing。在右侧窗口中，有

Interactive Routing Width/Via Size Source（交互布线宽度/过孔

大小源）面板。该面板下，有：

Track Width Mode（布线宽度模式）。

Via Size Mode（过孔大小模式）。





在Altium Designer主界面主菜单下，选择Design->Rules。

出现下图所示的PCB规则和约束编辑器对话框界面，展开图左侧

的Routing，在展开项中，找到Width并展开，选择Width。在右

侧Constraints下，按下面参数设置：

PCB布线设计--交互布线线宽和过孔大小规则设置


在PCB规则和约束编辑器对话框界面中，展开图左侧的Routing

，在展开项中，找到Routing Via Style（布线过孔类型），按如

下设置参数：

注：关于这些规则的设置原则，将在后面进行详细的说明。

PCB布线设计--交互布线线宽和过孔大小规则设置


在Altium Designer主界面主菜单下，选择Tools->Preference。出

现Preference对话框界面。

如下图所示，在左侧找到PCB Editor，并展开，在展开项中，找

到InteractiveRouting。在Routing Conflict Resolution（布线冲突

解决）下给出了下面可供选择的选项:

PCB布线设计--处理交互布线冲突


PCB布线设计--处理交互布线冲突

处理交互布线冲突--Ignore Obstacles（忽略障碍）

在该模式下，允许冲突。

设计者可以在已经存在的对象上面布线。高亮显示冲突。

处理交互布线冲突--Walkaround Obstacles（绕着障碍）

在这种模式下，新的布线将绕过已经存在的障碍。如果可能的

话，则跳过障碍。

当设计者移动光标时，布线引擎连续尝试在最后单击的位置与当前光标

位置之间找到最短路径。

如果设计者不喜欢所计算出来的路径，则单击来定义中间的位置。

在这种模式下，所有已经存在的导线和过孔将为新的布线让出空

间。

处理交互布线冲突--Push Obstacles（推障碍）

处理交互布线冲突--HugNPush Obstacles（环抱和推障碍）

在这种模式下，布线引擎将跟随已经存在的对象。

只有在有充足的空间用于正在的布线时，才推障碍。在这种模式，布线路

径趋向于跟随使用光标所画出的路径。

处理交互布线冲突--Stop At First Obstacle（在第一个障碍停下来）

在这种模式下，在第一个障碍前停下来。

注：（1）按Shift和R组合键，在不同的冲突处理模式之间进行切换，密切注意

状态栏所显示的当前的所使用的冲突处理模式。

（2）：在Current Mode（当前模式）右侧的下拉框中，选择

Walkaround Obstacles（绕着障碍）选项。


在Altium Designer主界面主菜单下，选择Tools->Preference

出现Preference对话框界面。如下图所示，在左侧找到PCB

Editor，并展开，在展开项中，找到Interactive Routing。在

Interactive Routing Options（交互布线选项）下给出下面选项:

PCB布线设计--其他交互布线选项


共有5个可能的布线拐角模式。

在交互的布线过程中，可以通过按SHIFT和空格组合键，在这5种模式之

间进行切换。

当使能该选项时，将布线拐角模式限制到两个，即：设计者只能在90度或

者45度拐角之间进行切换。

其他交互布线选项--Restrict To 90/45（限制到90/45）

其他交互布线选项--Follow Mouse Trail（跟随踪迹）

在推（Push）模式下，该选项使能/禁止布线工具在固定障碍周

围巡回。

其他交互布线选项--Automatically Terminate Routing（自动停止布线）

使能该选项时，当设计者在目标引脚上单击时，放置当前布线

线段和超前看线段。

布线工具能自动地从当前布线中释放出来，并且准备下一个连接。

其他交互布线选项--Aotomatically Remove Loops（自动去掉环路）

当使能该选项时，将自动删除手工布线过程中所产生的环路。

注：如果设计者要求在在某个网络上存在布线环路时，禁止该选项。在PCB面板

中双击网络的名字，通过访问网络属性来改变这个设置。

使能该选项，允许交互布线器45度退出引脚；否则，允许交互布

线器90度退出引脚。

其他交互布线选项-- Allow Diagonal Pad Exits（允许45度引脚退出）

其他交互布线选项-- Allow Via Pushing（允许推过孔）

使能该选项时，允许在推模式下，当已经存在过孔对布线产生

障碍时，移动已经存在的过孔。

其他交互布线选项-- Routing Gloss Effort（布线清除努力）

布线引擎将或者进行折衷，或者对布线进行“弱”或者“强”的

后清除处理。


通过拖拽多个布线的端点

该功能允许选择一组布线，然后将其扩展为一个实体。

设计者可以连续的拖拽，以添加新的布线线段。

智能拖拽工具是一个基本的工具，只工作于已存在的总线布线中。

PCB布线设计--交互多布线


通过放置多个布线

首先选择需要同时布线的多个网络，然后在Altium Designer主界面主菜单

中选择Place->Interactive Multi-Routing。

如下图所示，光标变成十字型光标。当拖动光标时，所选择多个网络的连

线也跟随光标进行移动。



注：（1）选择多个网络的方法包括：

按下Shift键，同时用鼠标左键点击需要布线的网络。

按下Ctrl键，同时用鼠标在需要布线的网络外画一个矩形形框。

通过这两种方法，就可以选择多个需要布线的网络。

（2）在多个布线开始时，可以修改布线间距。方法包括：

按TAB键，打开Interactive Routing[mil]（交互布线）对话框界面。在

Bus Routing下，设置Spacing（空间）的距离。

在布线的过程中，按Shift和B组合键，将增加多个布线之间

的间距；只按B键，将减少多个布线之间的间据。

（3）在布线的过程中，按F1按键可以列出多个快捷键。



随着传输信号的速度越来越高，差分线对成为一种非常普遍的高

速接口连接的方法。

Altium Designer提供了对差分信号布线的强大支持功能。其中包

括：

在原理图上定义差分对；

在PCB板上的交互差分对布线；

PCB布线设计--交互差分对布线


打开需要定义差分对的原理图图纸。

在Altium Designer主界面主菜单下，选择Place->Directives-

>Differential Pair。

在需要设置差分对的地方，放置差分对符号

交互差分对布线--在原理图中定义差分对


打开PCB文件。在右下角单击PCB按

钮，出现浮动菜单，选择PCB选项。

出现PCB面板界面。在PCB面板下的

下拉框中，选择Differential Pairs

Editor（差分对编辑器）。

单击左图下的按钮。

交互差分对布线--在PCB图总定义差分对


出现Differential Pair（差分对）设置对话框界面。

交互差分对布线--在PCB图总定义差分对

注：为了绘图的方面，然后再Name右侧给出该差分对的名字

单击OK按钮，这样就为PCB设计添加了差分对。


进入PCB编辑器模式。

在Altium Designer主界面主菜单下，选择Design->Rules…。

出现PCB规则和约束编辑器对话框界面。如下图所示，在左侧

窗口找到Routing，并展开。

在展开项中，找到Differential Pairs Routing，并展开。在约束条件设置中

，给出Min Gap、Max Gap和Preferred Gap的值。

交互差分对布线--设置差分布线规则


交互差分对布线--设置差分布线规则


按Shift按键并单击击需要差分布线的网络，选择所要进行差分对

布线的两个差分网络。

在Altium Designer主界面主菜单下，选择Place->Interactive

Differential Pair Routing。

在放置差分线对的过程中，按TAB键，出现Interactive

Routing[mil]（交互布线）对话框，可以修改差分对布线的相关

属性。

交互差分对布线--PCB编辑器中布线差分对


在高速数字系统，布线长度的匹配是一个标准的技术，用于保

证信号的完整性设计要求。

在不同差分对布线中，也有长度对齐的要求。

Altium Designer提供的交互布线长度对齐功能，允许根据PCB

设计中可利用的空间、规则和障碍，插入可变的幅度模型，以

优化和控制网络的长度。

PCB布线设计--交互布线长度对齐


进入PCB编辑器界面。

在Altium Designer主界面主菜单下，选择Tools->Interactive

Length Tuning。

此时，光标变成十字形状。

用十字光标点击已经完成的，但需要调整的布线。该光标将引

导所选中布线的调整。



如下图所示，图中对一个已经布线网络进行了调整，插入了直角

拐点的拐弯线。

注：这里仅是用于介绍。在实际设计中，不建议使用直角拐弯线。因为这种直

角拐弯线，会产生严重的信号完整性问题。



PCB布线设计


在调整的过程中，按TAB键，出现长度调整对话框设置界面。其

中的参数包括：

Target Length（目标长度）

可以设置为Manual、From Net和From Rules。

三种调整走线的方式为：

Mitered with Lines。

Mitered with Arcs。

Round（圆连线）。





在调整布线的过程中，按F1弹出快捷键列表。

设计者可以在调整走线的时候，使用这些快捷键来修改走线的参数。

比如：当选择圆线连接类型时，按4键可以增加圆连线的半径。



Altium Designer提供了用于实现机器自动布线PCB设计的自动布

线器。

通过拓扑结构映射，自动布线器可以找到PCB板上的布线路径。

除布线拐角和差分对设计规则以外，自动布线器遵守所有的电气和布线设

计规则。

PCB布线设计--自动布线


板子在Keep Out层上必须包含闭合的边界。

必须正确的定义用于自动布线器的设计规则，保证自动布线器可

以进行布线操作。

当自动布线器检测到与设计规则冲突时，不会进行布线操作。

如果存在潜在的冲突，则将在Situs Routing Strategies对话框的上面给出冲

突细节。

注：在启动自动布线器前，总是检查规则的定义是否合理，是否能满足自动布线

的要求。

PCB布线设计--自动布线的条件和建议


必须配置布线的方向。默认地， Altium Designer分配了布线的

方向。

没有考虑任何已经存在的手工布线。

自动布线器总是检查手工的布线。

PCB布线设计--自动布线的建议


在Situs Routing Strategies对话框内，可进行下面的设置：

单击Edit Layer Directions按钮配置布线层的方向。

选中Lock All Pre-routes复选框，设计者可以保护前面已经布线的连接

、扇出和整个网络。该选项也保护扇出和部分已经布线的连接。

在布线的过程中，那些没有锁定的、带有网络名字的对象，可

能被移动或者拉开。

放置在Keep out层上的对象，为布线器在所有层上创建块。



信号层的Keepout对象，为布线器在该信号层创建一个块。

布线器不考虑机械层上的对象。

布线器对运行在浅角度的连接线比较敏感，用带有对齐元件的实

验来观察这个现象。




在Altium Designer主界面主菜单下，选择Auto Route->All。

如下图所示，显示出situs Routing Strategies（拓扑布线策略）

对话框界面。

单击图界面下方的Route All（布线所有）按钮，开始运行自动

布线器。

在Altium Designer主界面主菜单下，选择Auto Route->Stop，可

以终止自动布线。

PCB布线设计--运行自动布线器


PCB布线设计--运行自动布线器


在Routing Strategy（布线策略）下，选择其中的一个策略。

然后单击按钮。

打开Situs Strategy Editor（拓扑策略编辑器）对话框界面。在对

话框中，设置自动布线的相关策略。

单击OK按钮，退出该对话框设置界面。

PCB布线设计--创建一个定制的布线策略


PCB布线设计--创建一个定制的布线策略


BGA器件由于采用的是球阵列封装形式，其球形引脚的

引线需要通过球形焊盘之间的过孔引出。

选中所要引出连线的BGA器件。

单击右键，出现浮动菜单，选择Component Actions->Fanout

Component。

弹出扇出选项对话框界面。

单击OK按钮。

PCB布线设计--BGA的自动布线




BGA自动布线后的实现。



过渡的地方呈泪滴状，可以用于保护焊盘，避免在导线与焊盘

的接触点处出现应力集中而断裂。

一般情况下，设计者不用特意的在设计中加入泪滴。

PCB制板厂商如果认为连线与过孔/焊盘连接的地方可能会出现断裂，则会

在这些地方添加泪滴。

PCB布线设计--布线中泪滴的处理


在Altium Designer主界面主菜

单下，选择Tools>Teardrops

出现Teardrop Options（泪滴

选项）对话框界面。

下面对其内容进行说明。

PCB布线设计--添加泪滴

图19.19 泪滴选项对话框界面


Working Mode标题栏

当选择Add时，为PCB新添加泪滴；

当选择Remove时，去除PCB设计中已经存在的泪滴。

Objects标题栏

当选中Selected Only（只针对所选择的对象）前面的复选框时，控制

在哪个引脚/过孔上添加泪滴。

当选中All前面的复选框时，在所有引脚/过孔上添加泪滴。


Options标题栏

当选中Force Teardrops（强制泪滴）前面的复选框时，强制为所有的引

脚/过孔添加泪滴。这种强制添加泪滴的操作，可能会产生DRC冲突。

在Teardrop下选择Curved或者Line，控制生成泪滴的形状。

当选中Generate report（生成报告）前面的复选框时，报告所创建和不

能创建泪滴的引脚/过孔。


注：在Altium Designer中必须定义电源平面层才可以实现阻抗布线。


在Altium Designer主界面主菜单下，选择Design->Rules…。

选中Characteristic Impedance Driven Width（特性阻抗驱动宽

度）。可以在该界面内按设计设计要求设置（举例）：

Min Impedance（最小阻抗）：10 ohms。

Preferred Impedance（喜欢的阻抗）：50ohms。

Max Impedance（最大阻抗）：100ohms。

PCB布线设计--布线阻抗控制




回到PCB中可以正常的引出一条线。

在布线过程中，按Tab按键，出现Interactive Routing For Net对

话框。

在该界面下，可以设置相关参数，用于控制布线的阻抗特性。




该设计中元件的封装有DIP、TSOP和BGA等。

其布线的策略需要根据PCB的制造工艺、制造成本和信号完整性等几个方

面进行权衡考虑。

叠层设置的考虑

在该设计例子中，由于有BGA器件，所以必须添加额外的叠层。

一般叠层有两种，一种是用于布线；

另一种是设计中所需要的电源层和地层。

PCB布线设计--设计中关键布线策略

设计中关键布线策略--叠层设置的考虑

在该设计中，需要布线的外设比较简单。

对信号完整性的要求不是很高。另外，需要布线的数目并不是很多。

布线设计中最复杂的是BGA器件的走线。

由于FPGA采用的是CP132封装，如果只在顶层和底层布线，则BGA的布

线难度很大。所以，最好添加一个布线层。

在该设计中，电源的种类有VCC5V0（5V）、VCC3V3（3.3V）

、VCC1V2（1.2V）、VCC2V5（2.5V），以及一个系统公共的

地GND。

设计中的FPGA供电系统比较复杂，共有3种供电电源。经过对FPGA电源

和地引脚的观察和仔细评估后，为了减少电源平面和地平面网络分配的困

难，尤其是电源平面分配网络的困难，确定增加3个平面层，其名字分别

为POWER1、POWER2和GND。




图中

POWER1为分割电源平面层。

POWER2为分割电源平面层。

GND为地层。

Mid-Layer 1为信号层。

Top Layer为顶层。

Bottom Layer为底层。


在PCB布线过程中

一方面，当布线在不同层之间走线时，通过过孔进行连接；

另一方面，当电源或地引脚连接到电源或者地平面层时，也通过过孔进行

连接。

通孔

即孔穿过PCB板的顶层和底层。

盲孔/埋孔

即孔只穿过PCB板的某些层，而不是全部。

设计中关键布线策略--过孔的使用


埋孔

埋孔绝不会穿越设计顶层和设计底层。

在工艺上，采用机械钻孔的方式实现。对于本设计来说，将埋孔尺寸设置

为8mil/16mil。作用范围为Mid-Layer1到POWER2。

盲孔

盲孔可以穿越设计顶层或者设计底层，但不可以同时穿越。

对该设计来说，盲孔可以穿越第1层到第2层，即从Top Layer1到Mide-

Layer1；或者穿越第5层~第6层，即从Power2到Bottom Layer。

在工艺上，采用激光钻孔的方式实现。

对于本设计来说，将盲孔尺寸设置为4mil/10mil。


从工艺上来说，盲/埋孔的制作成本比通孔要高，而且制作工艺

较复杂。

盲埋孔的可靠性比通孔要差，而且可测试性也不如通孔好。

正如什么事情都不是绝对的，是否使用通孔还是盲/埋孔，首要的是要考

虑布线的信号完整性。

对叠层个数、以及布线空间有严格限制的情况下，要使用盲埋孔。

注：对于盲孔来说，可以直接在BGA焊盘上钻孔。


在该设计中，FPGA采用的是BGA封装，BGA封装的焊盘之间

的间距只有0.5mm间隔，每个焊盘的大小0.22mm。

我们知道，BGA封装最里面焊盘的信号线，以及中间的电源和地网络通

常需要过孔引出。

如果在一个BGA焊盘中间添加一个通孔，将信号网络引入其它

信号层或者电源层，这种策略用于该设计是非常困难的，原因

主要包括：

对于批量生产来说，PCB板厂商制版主流工艺中，推荐：

通孔和埋孔大小为8mil（内孔）/16mil（外径），采用机械钻孔。

盲孔的大小是4mil（内孔）/10mil（外孔），采用激光钻孔。


在该设计中，BGA的封装为芯片级封装CP形式，每两个焊盘的间距是

0.5mm，焊盘直径为0.25mm。在该设计中，过孔和周围BGA焊盘之间的

安全间距最小为3mil，根本无法在0.5mm间隔的四个焊盘之间添加一个通

孔。在BGA内部采用的埋孔设计方式。

过孔的使用--BGA内设置埋孔

在该设计中，盲孔用于将球星焊盘的网络从顶层引到第二层（

Mid-Layer）

按照前一章介绍放置过孔的方法，选择放置过孔的命令。

光标变成了十字光标，十字光标中间出现过孔，将十字光标移动到需要放

置过孔的位置。

单击左键，这样就在该放置了一个过孔。

双击右键或者在准备放置过孔时，按下Tab按键，出现过孔设置界面。在

该界面中，将Hole Size设置为4mil，Diameter设置为10mil。

在该界面中，将Start Layer设置为Top Layer，End Layer设置为Mid-

Layer1。

对于埋孔的放置方式和盲孔类似，可以在布线切换时进行参数修改，以及

放置埋孔。

过孔的使用--BGA内设置埋孔

在该设计中，正如后面覆铜所介绍的那样，层的分配如下：

POWER1层分配了VCC5V0和VCC3V3。

POWER2层分配了VCC2V5和VCC1V2。

GND分配了GND。

设计中关键布线策略--层的分配

盲孔设置如下：

Start Layer：Top Layer

End Layer：Mid-Layer1

埋孔设置如下：

Start Layer：Mid-Layer1

End Layer：POWER2

通孔设置如下：

Start Layer：Top Layer

End Layer：Bottom Layer

设计中关键布线策略--埋孔/盲孔/通孔的设置

Xilinx提供了CP132封装的布线的建议。从建议的布线来看：

PCB布线设计--BGA布线参考


BGA封装最外侧一圈的焊盘直接从顶层走线。

BGA封装中间一圈的焊盘，做下面的处理：

如果中间的焊盘连接的网络是电源或者地，则通过盲孔和埋孔连接到

POWER1、GND和POWER2。

如果中间的焊盘连接的网络是信号，则通过盲孔将信号引到Mid-Layer1

，然后将该层引到BGA封装外。

注：（1）线宽为3mil，安全间距为3mil。

（2）不能将信号线连接到第4层，因为是通过盲孔连接。

当BGA的信号网络引出到BGA外部后，就可以通过过孔连接。

这样，就转换成普通的PCB布线设计了。




在手工进行长距离走线之前，可以通过查看所要布线连接网络之

间的位置，事先就能确定大致的走线路径。方法是：

在PCB设计界面中，单击右键，出现浮动菜单。在浮动菜单内，选择

Analyze Net。

然后，选择需要布线的一个网络。Alitum Designer会将和当前网络相关

的其它所有网络高亮显示。

注：通过这个方法，可以提高在布线复杂路径时的设计效率。

测试点系统设计--背景

测试是PCB板加工中一个重要的组成部分。测试包含两个部分：

PCB板加工后，通常需要测试，以确保所加工的PCB板没有短路或开路

完成PCB板上元器件的焊接后，则需要再次对PCB板进行测试，以确保

基于PCB板的电子系统的信号完整性和正常运行。

为了辅助这些测试过程，设计者需要在板子上保留有测试点。

测试设备可以检测到这些测试点，并执行必要的测试。


板上测试点的位置确定因素：

测试类型，包括：裸板测试和电路组装测试等。

测试方法，包括：基于飞针测试和针床测试的自动测试和手动测试等。

例如，在裸板测试中由于元器件都没有焊接，所以焊盘和过孔都是非常

合适的测试点。但是，这些测试点应用到单路组装测试的时候会遇到麻

烦。由于板子已经焊接完成，测试人员不能再接触和探测元器件的焊盘

，特别是元器件下面的焊盘和过孔。


Altium Designer提供了强大的测试点系统，用于满足测试点处

理的需求和增强PCB板的易测性。

设计者可以根据需求区分应用于裸板测试和电路组装测试的测

试点。

可以通过两种方式指定测试点：

通过PCB设计工程师手工指定。

使用更加简单和具有自动风格的测试点管理器指定。

测试点系统设计--测试点策略的考虑

当选择允许放置测试点的板面时，需要考虑测试的方法以及使用

的相关设备。

例如，这块PCB板是只从底层检测，还是只从顶层探测，还是顶层和底

层都需要检测。

测试点在器件下面，并且与器件在板子同一侧时，通常作为裸板

测试点使用。

在考虑电路组装测试点的时候，必须考虑到这一点。

把所有测试点放置在板的同一面上是非常可取的，必要时用过孔

来实现。

因为事实上使用双头的测试设备要比单头的测试设备要昂贵得多。

测试点的样式越不标准，越复杂，在板子测试时需要配置的测试

设备就越昂贵。

对于设计中需要覆绿油的过孔要认真考虑。

将指定为测试点的过孔覆盖绿油后，会严重阻碍测试探针的接触。即使

是用液态感光防焊剂(LPI)局部覆盖也会导致接触问题，因为液态覆盖物

会通过过孔流动。可剥离的阻焊剂可能会临时用来覆盖指定分配过的过

孔，但是价钱会非常高。



与加工和装配的相关厂商仔细协商，确认在定义测试点的时候

是否任何特定的设计参数都要计算在内。

这些参数包括测试点与测试点的间距和测试点与器件的间距，这些间距比通

常的布局布线间距要更严格。

Altium Designer全面支持使用焊盘（通孔或者SMD）和过孔作

为测试点为了简化程序，减少作为测试点的焊盘和过孔属性的

设置。

Altium Designer提供了一种基于设置布线规则和使用测试点管理器实

现的自动分配测试点的方法。

这种自动方法可以指定焊盘和过孔相关测试点的属性。

当然，还可以继续手动指定测试点，从而完全控制板上测试点布局。

设计者可以在属性对话框中，设定焊盘和过孔的测试点选项来指定测试

点。

测试点系统设计--焊盘和过孔测试点支持

测试点系统设计--焊盘和过孔测试点支持

PCB设计的约束应该要作为一套完美而通用的设计规则来考虑

和执行。要实现一个完美的测试点计划，即：

能访问所有定义的测试点，而且可以作为裸板/或在线测试的测试点。

所以，必须把约束控制放在重要位置上。

测试点系统设计--测试点设计规则设置

下面的一些规则类型可以作为PCB编辑器的规则来定义。

加工测试点类型（Fabrication Testpoint Style）。

加工测试点用法（Fabrication Testpoint Usage）。

装配测试点类型（Assembly Testpoint Style）。

装配测试点用法（Assembly Testpoint Usage）。


在Altium Designer主界面主菜单下，选择Design->Design Rules

在约束条件上，两种测试模式（加工和装配）的测试点类型和用

法是相同的。

类型规则用来定义一个焊盘或过孔的位置约束，这个焊盘或过孔

可以作为测试点。

用法规则简单定义需要测试点的网络。

定义类型规则的时候，可以通过规则范围帮助器迅速创建可以考

虑作为测试点的目标焊盘和/或过孔对象的范围。


测试点设计规则设置--加工测试点类型规则设置界面

测试点设计规则设置--装配测试点类型规则设置界面

测试点系统设计--测试点管理

手动分配测试点是一件辛苦而费时的工作。

对于一块很复杂而且装配了几百个元器件（可能装配在印刷电路

板的两面）的板子，一个更自动化的测试点分配方法非常重要。

为了满足板极设计中新型测试点的管理需求，Altium Designer在

PCB编辑环境中集成了测试点管理器。

使用测试点管理器能快速有效地管理所需的加工和装配测试点，

测试点管理器可以很方便地控制测试点的分配和清除。

在Altium Designer主界面主菜单下，选择Tools->Testpoint

Manager。

出现下面的Testpoint Manager对话框界面。在该界面中：

在测试点管理器窗口中，列出了所有的网络，这些网络可用于裸板加工（

Fabrication）测试和在线装配（Assembly）测试。

可以显示出这些网络测试点覆盖的状态，即：完成（Complete）或未完成

（Incomplete）。

单击图中的按钮或者按钮，出现浮动菜单，

测试点管理器会遵循加工和装配测试点的类型和用法规则，确定给设计中

的全部网络（Assign All）还是部分网络（Assign Selected）分配测试点。



单击图中的按钮，出现浮动菜单。在定义每个网络使用单

个测试点规则的地方提供了焊盘或者过孔的搜索顺序，这样让设计者更

好地控制哪些目标需要考虑的优先级。

在Status Summaries（状态总结）区域提供了板上两种测试模式下的测

试点状态的全部概要。在设计者每次执行分配和清除操作后，都会更新

这个区域。对于一些更底层的细节，可以察看分配结果区域。


状态摘要（Status Summaries）区域提供了板上两种测试模式下的测试

点状态的全部概要。在设计者每次执行分配和清除操作后，都会更新

这个区域。对于一些更底层的细节，可以察看分配结果区域。


在Altium Designer主界面主菜单下，选择Tools->Design Rule

Check。

打开Design Rule Checker（设计规则检查器）。

左侧选择Testpoint，看到图右侧包含了测试点的设置规则。

通过修改加工和装配测试点的在线（Online）和/或批量（Batch）方式，

对测试点设置规则进行DRC。

测试点系统设计--检查测试点的有效性

为了支持在设计中分配各种加工和装配测试点，在使用逻辑查

询表达式设置目标对象时，下面一些与测试点相关的关键字是

有效的。使用Helper，可以在PCB Functions–Fields的分类中找

到下面每一项：

IsAssyTestpoint：是一个装配测试点。

IsFabTestpoint：是一个加工测试点。

IsTestpoint：是顶层或底层的测试点。

Testpoint：顶层或底层测试点。

TestpointAssy ：装配测试点。

测试点系统设计--测试点相关查询字段

创建表达式查询设计中所需的目标测试点并返回目标对象。一

些查询加工和装配测试点目标对象的逻辑查询表达式的例子有

(ObjectKind = 'Pad') And (TestpointAssy = 'True')

目标对象为所有设置了装配测试点的焊盘。

IsPad And (TestpointAssyTop = 'True')

目标对象为装配测试点设置在顶层的焊盘。


(ObjectKind = 'Pad') And (TestpointFab = 'True')

目标对象为所有设置了加工测试点的焊盘。

(IsPad Or IsVia)) And (TestpointAssy = 'True')

目标对象为设置了装配测试点的所有焊盘或过孔。


在PCB模式下，Altium Designer主界面主菜单下，选择File-

>Fabrication Outputs->Test Point Report 。

在PCB模式下， Altium Designer主界面主菜单下，选择 File-

>Assembly Outputs->Test Point Report。

或者利用输出配置文件 (*.OutJob)定义的文件生成器来输出。

它使用Altium Designer的OutputJob编辑器来创建一个获得从设计到生产

文档最好的资源。

出现Fabrication Testpoint Setup（加工测试点设置）对话框或

者Assembly Testpoint Setup（装配测试点设置）对话框界面。

测试点系统设计--生成测试点报告


测试点设置对话框中定义的设置与输出工作配置文件所定义的相同输出

类型的设置完全不同，而且相互独立。

在直接从PCB文档生成报告的情况下，设置保存在项目文件里；然而，

在利用输出配置文件定义的文件生成器输出报告的情况下，设置保存在

输出配置文件里。

执行以上命令后，输出文件将添加到当前的PCB项目中，并且

出现在项目面板下的Generated文件夹下。

注：IPC-D-356A网表文件是三种测试点报告文件输出格式之一。这个文件典

型用于裸板加工测试模式。IPC文件添加到驱动飞针测试设备的后处理命令

中。



PCB覆铜设计--建立设计

PCB覆铜设计前，新建一个my_sch_pcb_design4 的子目录，将

my_sch_pcb_design3子目录下的所有文件复制到



PCB覆铜设计--添加平面层

在该设计中，添加了POWER1、POWER2和GND三个平面层。

FPGA的供电电源是最复杂的，需要VCC3V3、VCC2V5、VCC1V2和

GND。

而其它的外设供电比较简单，都是VCC3V3。

通过观察，在FPGA的BGA引脚上VCC3V3、VCC2V5、VCC1V2和GND

互相交织，很难将这些电源网络分配到一个电源平面上。

经过权衡，采用了下面的电源和地的分配方案:

将VCC5V0、VCC3V3和NetJ1_3电源网络分配到POWER1平面层上。

在POWER1平面层上，按照前面的方法分割出多个电源平面。

注：在分割平面时，为了将相关的电源网络包含在所划分的分割区域内，可以借

助Altium Designer提供的高亮显示功能，确定分割区域的大小。

将GND地网络分配到GND平面层上。

将VCC2V5和VCC1V2电源网络分配到POWER2平面层上。在POWER2

平面层上，分割出多个电源平面。

PCB覆铜设计--电源和地的分配方案






PCB覆铜设计--设置不同网络和电源平面的连接方法

下图给出了电源平面和过孔的连接类型。

其中：对于Connect Type（连接类型），可提供的连接类型包括：

Relief Connect、Direct Connect和NoConnect。


PCB覆铜设计--设置不同网络和电源平面的连接方法

下面给出选用连接类型的一些建议：

与铜皮相同网络的通孔焊盘的连接方式，采用花孔连接（Relief

Connect）。并且，设置Conductor Width（导体宽度）。很显然，流

经的电流越大，所需要的导体的宽度越宽。

与铜皮网络相同，且为大电流的通孔焊盘连接方式，采用直接连接（

Direct Connect）。


PCB覆铜设计--电源平面和过孔的安全距离


PCB覆铜设计--安全间距的设置建议

过孔与没有连接关系的铜皮网络之间的安全间距设置，需要参

考PCB制板厂商允许的最小安全间距。

典型的，在该设计中推荐使用3mil。

很显然，铜皮和过程之间的安全间距越大，信号完整性越好。但是，减

少了可布线的空间。所以，要权衡设置安全间距。

如果涉及到灌铜的问题，下面也给出了一些建议：

与铜皮相同的网络的过孔连接方式，可采用直接连接方式或者花孔连接

方式。设置具体的连接方式，要咨询PCB制板厂商。

与铜皮相同网络的SMD焊盘，采用直接连接方式或者花孔连接方式。设

置具体的连接方式，要咨询PCB制板厂商。

对于相同覆铜规则的多个网络，可以按照前面介绍的方法，生成一个类

，然后在施加连接规则。

对于相同覆铜规则的多个网络，可以按照前面介绍的方法，生成一个类

，然后在施加连接规则。

PCB覆铜设计--安全间距的设置建议


PCB覆铜设计--过孔和平面层的连接方式


PCB设计检查--建立新的设计

PCB设计检查前，新建一个my_sch_pcb_design5 的子目录，将

my_sch_pcb_design4子目录下的所有文件复制到



PCB设计检查--检查步骤

打开设计工程，并且打开PCB设计文件，进入PCB编辑器设计

界面下。

在Altium Designer主界面主菜单下，选择Tools->Design Rule

Check…。

出现Design Rule Checker（设计规则检查器）对话框界面，在

该界面中，单击按钮，运行设计规则检查。

在检查的过程中，会报设计中有冲突产生，设计者需要根据冲

突，返回去修改PCB的设计。


PCB设计检查--错误及解决方法

SMD To Corner Constraint Violation

解决方法：进入设计规则界面，找到并展开SMT，，选择SMDTo

Corner，进入到该选项对话框界面。修改constraints 中，SMT to

corner中的Distance值，让其满足要求，这里修改为1mil。运行DRC检

查，DRC报告中的这类错误消失了。



Hole size constraint violation

解决方法：进入设计规则界面，找到并展开Manufacturing，在逐级展

开项中，选择HoleSize，进入到该选项对话框界面，将hole size的

Maximum值修改为200mil。运行DRC检查，DRC报告中的这类错误消

失了。



Short-circuit constraint violation

解决方法：进入设计规则界面，如图左所示，找到Manufacturing，并

展开，在逐级展开项中，选择Hole To Hole Clearance。

进入到该选项对话框界面，将Hole To Hole Clearance值修改为4mil。运

行DRC检查，DRC报告中的这类错误消失了。



Power plane connect style violation

解决方法：将高亮显示错误部分plane内的Net由GND修改为no net。


Minimum solder Mask Sliver Constraint Violation

解决方法：进入设计规则界面，如左图所示，找到并展开

Manufacturing，在逐级展开项中，选择MinimumSolderMaskSliver。

如右图所示，进入到该选项对话框界面，将Minimum Solder Mask

Sliver值修改为3mil。运行DRC检查，DRC报告中的这类错误消失了。




Un-connected pin constraint violation

解决方法：进入设计规则界面，找到并展开Electronical，在逐级展开

项中，选择UnConnected Pin。

如右图所示，进入到该选项对话框界面，选中Net，在下拉框中选择No

Net。运行DRC检查，DRC报告中的这类错误消失了。



Net Antennae Violation

解决方法：高亮显示这些过孔错误，双击打开其配置界面。Start layer

中POWER改为TOP LAYER。运行DRC检查，DRC报告中的这类错误

消失了。

至此，完成了PCB的设计和最终的状态检查。


DDR3接口的设计－－原理图设计

为了获得更好的信号完整性，DDR3的时钟、地址和控制信号需

要端接。


其中：

Rterm的值为40Ω

Rdown的值为80Ω。

对于DDR3来说，DRST_B信号不需要端接，但是需要在初始

化的时候，通过4.7kΩ的电阻下拉到地。


电气标准满足：

VCCO_DDR：1.5V。

VDDQ：1.5V。

VTT：VDDQ/2。

PS_DDR_VREF0：VDDQ/2。

PS_DDR_VREF1：VDDQ/2。

VREF：VDDQ/2。



DDR3接口的设计－－Zynq-045与DDR3原理图设计




在布局时，所有的DDR存储器要尽可能的靠近ZYNQ-045器件。

端接电阻和去耦电容要进可能的靠近DDR3_1和DDR3_2。

根据空间的要求，在两面放置端接电阻和去耦电容。

在放置DDR3存储器的背面，充分利用空间放置去藕电容达到最

好的滤波器效果

DDR3接口PCB图的设计－－布局要求

DDR3接口PCB图的设计－－布局要求


在布线开始前，通过Altium Designer的叠层管理器大致计算在所

要求信号线特性阻抗40Ω时，走线的宽度和厚度。

对于单端信号线来说，在布线时要求所有信号线的长度等长。

打开Altium Designer的蛇形布线功能和信号线长度测量功能。

在真正布线开始前，测量ZYNQ-045的DDR3接口到DDR3存储器的最长路

径。

其它信号线通过走蛇形线的方式，达到所有信号线长度的一致。

DDR3接口PCB图的设计－－布线要求



对于DDR3上的差分信号线来说，首先在原理图中或者PCB图中

设置差分对，打开Altium Designer的差分线布线功能，引导完成

差分信号对的布线，在布线时要保证绝对的等长。

对于每一个从ZYNQ-045的DDR3接口引脚到DDR3存储器引脚

的信号线来说，不允许穿越不同的层，因为这样将造成阻抗的不

连续，降低传输信号的质量。



大多数ZYNQ-045的DDR3接口引脚与两个DDR3存储器同时连

接。典型地，地址信号线。

对于这些信号来说，在布线时，信号只能从ZYNQ-045的DDR3引脚引出

，禁止从一个布线中，引出一个分支到另一个DDR3存储器的信号线上，

因为这样也会造成阻抗的不连续，影响信号的传输质量。



对于一个负责任的PCB制造厂商来说，当你将PCB图/光绘文件

交给它们时，它们会问你是否需要对板子上的信号线进行阻抗控

制？

记住此时一定要告诉他们需要进行阻抗控制，并且明确告诉他们ZYNQ-

045和DDR3存储器之间的信号线需要阻抗控制，特性阻抗控制在40Ω。

因此，即使你前面通过阻抗控制工具计算出来的阻抗不够准确，但是PCB

制造厂商可以通过他们的阻抗计算工具，通过调整布线的厚度等措施，实

现你的阻抗控制目标。

记住，这一点千万不能忘记否则将前功尽弃！！！。

DDR3接口PCB图的设计－－制造要求


只要读者遵守前面给出的原理设计要求、PCB设计要求和制造要

求，就一定可以实现满足DDR时间和吞吐量要求的设计。

对于初学者来说，达到这个目标比较困难。要想达到这个设计境

界，要求：

一方面需要熟练的掌握Altium Designer工具；

另一方面，也要求在原理和PCB设计前，仔细理解并掌握本书前面所介

绍的信号完整性设计规则。

此外，在设计的时候也不要忘记参考厂商给出的设计参考和建议。

DDR3接口PCB图的设计－－制造要求

何宾老师出版的《Altium Designer 15.0电路仿真、设计、验证与

工艺实现权威指南》一书中所有设计案例源代码、书中所用半导

体器件相关参考手册、书中所用PCB制板工艺设计资料、Altium

提供的元件库封装等设计资源请通过如下地址进行下载

http://www.gpnewtech.com/download/altium

如将本书做为教材需ppt源代码请访问如下地址：

http://www.gpnewtech.com/ppt

http://www.gpnewtech.com/download/altium/

http://www.gpnewtech.com/ppt

Documents

PCB图绘实例操作 designer15.0...处理交互布线冲突--Ignore Obstacles（忽略障碍） 在模式下，允许突。 设计者可在已经在的对象上面布线。高亮显示突。处理交互布线冲突--Walkaround

PCB图绘实例操作 designer15.0...处理交互布线冲突--Ignore Obstacles（忽略障碍）在模式下，允许突。设计者可在已经在的对象上面布线。高亮显示突。处理交互布线冲突--Walkaround