Job 1 Flip-flop

8/17/2019 Job 1 Flip-flop

1/13

Lab.Teknik Elektronika NO. JOB

1

Semester :4

Jurusan Teknik Elektro

Waktu : 4 Jam

FLIP-FLOP

I. Tuuan

Setelah melakukan percobaan ini, diharapkan :

-Mengenal IC digital fip-fop dari keluarga TTL

- Memahami kerja rangkaian fip-fop

- Membangun rangkaian fip-fop menggunakan gerbang

logika dan IC TTL komersial

II. Tu!as Pen"a#uluan

1 !ambarkan simbol suatu fip-fop, berikan keterangan atau

penjelasan jika terdapat tanda-tanda khusus dari simbol

"ang saudara gambar

• Clocked S# $lip-$lop

Sebuah Clocked S# fip-fop "ang dikomando oleh sisi

menuju positip dari pulsa clock Ini berarti bah%a $$ akan

mengubah keadaan han"a apabila suatu sin"al diberikan

kepada clock inputn"a &disingkat CL' atau C ( melakukan

suatu transisi dari ) ke 1 Input-input S dan # mengontrol

keadaan $$ dengan cara "ang sama seperti "ang

diuraikan pada S# $$ dasar &tanpa clock(, tetapi $$

tersebut tidak akan memberikan respon kepada input-

input ini sampai saat terjadin"a transisi sisi naik dari

pulsa clock

1

POLNEP

POLITEKNIK NEGERI PONTIANAK


2/13

!ambar Clocked S# $lip-$lop dengan pulsa clock akti*

tinggi

+ elaskan apa itu fip-fop dan apa guna dari rangkaian fip-

fop

• $lip-$lop &$$( adalah suatu rangkaian logika dengan dua

output "ang saling berla%anan

!ambar Simbol $lip-$lop Secara mum

ntuk $lip-$lop ada dua keadaan kerja "ang mungkin

1 ./), .0/1

+ ./1, .0/)$lip-$lop mempun"ai satu input atau lebih "ang

digunakan untuk mengoperasikan $lip-$lop bolak-balik

antara dua keadaan tersebut Sekali sebuah sin"al input

mengoperasikan $lip-$lop menuju suatu keadan tertentu,

$lip-$lop tersebut akan tetap berada pada keadaan itu

meskipun setelah sin"al inputn"a terputus

+


3/13

Sebut serta jelaskan jenis rangkaian fip-fop "ang saudara

ketahui Secara teoritis tuliskan tabel kebenaran dari

masing-masing rangkaian fip-fop tersebut

• Clocked ' $lip-$lop "ang di trigger oleh sisi menujupositi* dari pulsa clok Input-input dan ' mengontrolkeadaan $lip-$lop dengan cara "ang sama seperti input-input S dan # kecuali satu perbedaan utama: keadaan / ' / 1 tidak menghasilkan suatu output "ang tidakmenentu ntuk keadaan ini $lip-$lop akan selalu beradadalam keadaan "ang berla%anan

!ambar ' $lip-$lop

Tabel kebenaran ' $lip-$lop

• S# $lip-$lop s"mbol untuk sebuah Clocked S# $$ "ang

CL' inputn"a mendapat trigger pada saat transisimenuju negatip Lingkaran kecil "ang digambar padaCL' input menunjukkan bah%a $$ ini akan mendapattrigger pada saat CL' berubah dari 1 ke )


4/13

Simbol S# $lip-$lop

Tabel kebenaran S# $lip-$lop

•

Clocked 2 $lip-$lip &s"mbol dari sebuah clocked 2$$ 3"ang mendapat trigger dari transisi positip pada CL' inputn"a 2 input adalah suatu input pengontrol tunggal"ang menentukan keadaan kerja $$ sesuai dengan tabelkebenaran 4ada hakekatn"a, ouput . $$ akan memasukikeadaan kerja "ang sama dengan "ang terdapat pada 2input apabila terjadi suatu transisi positip pada CL' input 4erhatikanlah bah%a setiap terjadi transisi positippada CL' inputn"a, output . memiliki harga "ang samaseperti pada "ang terdapat pada le5el 2 input Transisinegatip, pada CL' input tidak mempun"ai pengaruh

Simbol dan Tabel 'ebenaran

6 7pa gunan"a time diagram dalam analisa rangkaian digital

6


5/13

• 2iagram %aktu berguna untuk memperhatikan logika

keluaran akan terjadi dalam berapa satuan %aktu8 elaskan "ang dimaksud masukan sinkron dan 7sinkron

pada piranti fip-fop

• Sinkron adalah masukan pengontrol "ang tetap seperti S,

#, , ', dan 2 karena pengaruhn"a pada output $lip-$lop

"ang di singkronkan dengan pulsa clock input

Sedangkan Masukan 7sinkron adalah masukan "ang

berubah ubah dan bekerja secaara bebas dari inputsinkron dan pulsa clock, inputn"a digunakan untuk

mengeset $lip-$lop menuju keadaan 1 atau meng-clear

$lip-$lop menuju keadaan ) pada setiap saat tanpa

memperdulikan keadaa input "ang laian

9 Sebutkan mana kelompok masukan asinkron dan "ang

sinkron

•

4ada sinkron counter, pemicuan counter terjadiserempak &dipicu oleh satu sumber clock( susunan fipfop n"a paralel Sedangkan pada asinkron counter,minimal ada satu fip fop dipicu oleh keluaran fip foplain atau dari sumber clock lain dan susunan fip fop n"aseri

III.$lat "an Ba#an

1 4rotoboard 1

buah

+ Led + buah

#esistor ) + buah

6 4o%er suppl" 1 buah

8 'abel umper secukupn"a

9 Multi meter 1

buah

; IC 2igital TTL :

8


6/13

- ;6LS))


7/13

U1D

U1C

V20V

V10V

L2

L1

R21k

R1

330

U1B

U1A

!ambar #angkaian percobaan

U1B

U1A

V20V

V1

0V

L2

L1

R21k

R1330

!ambar 6 #angkaian 4ercobaan 6

V35V

U1D

U1C

V2

0V

V10V

L2

L1

R21k

R1330

U1B

U1A

!ambar 8 #angkaian 4ercobaan 8

;


8/13


9/13


10/13

Auat rangkaian seperti pada gambar 1 diatas papan

percobaanBprototipe board 4ergunakan kabel jumper untuk

membuat hubunganBjalur sesuai gambar rangkaian

percobaan

6 @ubungkan masing-masing 4in sesuai peruntukan dengan

menggunakan datasheet

8 @idupkan po%er suppl" "ang telah disetting 8 5olt &point +(

hubungkan terminal &plus( 8 5olt 2C dari catu da"a ke

pin Dcc IC dan terminal E &minus( pada pin !nd IC

9 Aerikan masukan data logika pada terminal masukan

sesuai gambar rangkaian !unakan rangkaian antibounce

sebagai data logika masukan

; Masukkan data "ang diperoleh kedalam tabel percobaan

> langi langkahBprosedur pada point Epoint ; untuk setiap

rangkaian percobaan 1 hingga rangkaian percobaan 1)

%I. Tabel (ata

Tabel 4ercobaan 1

<o

Masukan 'eluaran

D+ D1 . .n

1 ) )

+ ) 1

1 )

6 1 1

Tabel 4ercobaan +

<o

Masukan 'eluaran

D+ D1 . .n

1 ) )

+ ) 1

1 )

6 1 1

1)


11/13

Tabel 4ercobaan

<o

Masukan 'eluaranD+ D1 . .n

1 ) )

+ ) 1

1 )

6 1 1

Tabel percobaan 6

<o

Masukan 'eluaran

D+ D1 . .n

1 ) )

+ ) 1 1 )

6 1 1

Tabel 4ercobaan 8

<o

Masukan'eluara

nD D+ D1 .

1 ) )+ ) 1 1 )6 1 18 ) )9 ) 1; 1 )> 1 1

Tabel 4ercobaan 9

<o

Masukan 'eluaranD+ D1 . .n

1 ) )

+ ) 1

1 )

6 1 1

Tabel 4ercobaan ;

<o

Masukan'eluara

n

D D+ D1 .

11


12/13

1 ) )+ ) 1

1 )6 1 18 ) )9 ) 1; 1 )> 1 1

Tabel percobaan >

<o

Masukan 'eluaranD6 /Clk

D /2

D+ /#

D1 /S

. .n

1 ) ) )+ ) ) 1 ) 1 )6 ) 1 18 1 1 1

Tabel 4ercobaan ?

<o

Masukan 'eluaranD6 /

' D /C'

D+ /#

D1 / ..n

1 ) ) )+ 1 ) 1 ) 1 )6 1 1 )8 ) 1 19 1 1 1

Tabel 4ercobaan 1)

<o

Masukan 'eluaranD8 /Clk

D6 / ' D / D+ /

#D1 /

S.

.n

1 ) ) 1 1+ ) 1 ) 1 1 ) 1 )6 1 1 ) )8 ) ) 1 19 ) 1 1 1; 1 ) 1 1

> 1 1 1 1

1+


13/13

%II. $nalisa (ata "an )esim*ulan

1 2ari percobaan 1 hingga percobaan 6 dengan

menggunakan tabel kebenaran masing-masing, rangkaian

tersebut merupakan fip-fop jenis apaF 7pa "ang menjadi

dasar hingga dapat dibangun dengan menggunakan

gerbang logika "ang berbeda

+ 2ari hasil percobaan 8, jelaskan kerja rangkaian,

bandingkan dengan kerja rangkaian percobaan 1 hingga

6

2ari percobaan ? dan 1) jelaskan *ungsi masing-masing

pin, kelompokan kedalam jenis masukan sinkron atau

asinkron, jelaskan pengaruhn"a terhadap keluarann"a

6 Sebagai kesimpulan :

a elaskan kerja dari rangkaian fip-fop "ang telah

dipraktekan

b elaskan *ungsi pin dari masing-masing fip-fop

c

1

Documents

Job 1 Flip-flop