Upload
others
View
24
Download
0
Embed Size (px)
Citation preview
パワー・デバイス特性入門
松田順一
群馬大学
場所 群馬大学理工学部(桐生キャンパス)総合研究棟506号室
日時 2018年6月19日(火) 16:00〜17:30
平成30年度 集積回路設計技術・次世代集積回路工学特論公開講座
第329回群馬大学アナログ集積回路研究会
概要(1)
2
Ⅰ パワーMOSFET
(1)材料基本特性抵抗、特性オン抵抗、ブレークダウン電圧
(2)MOSFET基本電気特性しきい値電圧、電流式とチャネル抵抗
(3)パワーMOSFETのオン抵抗VD(Vertical Diffused)-MOSFETのオン抵抗、U-MOSFETのオン抵抗
(4)スイッチング特性ゲート電荷、ターンオン特性、特性ゲート電荷とFOM値、ターンオンとターンオフ過渡特性、スイッチング損失
(5)過渡変化(dVD/dt)によるターンオン容量性ターンオン、バイポーラ・ターンオン
Ⅱ IGBT
(1)IGBTの構造(2)IGBTの動作と出力特性(3)IGBT等価回路
概要(2)
3
(4)ブロッキング特性対称型IGBT、非対称(パンチスルー)型IGBT
(5)オン状態の特性
オン状態モデル、オン状態キャリア分布と電圧降下(対称型IGBT、非対称型IGBT、トランスペアレント・エミッタIGBT)
(6)スイッチング特性
ターンオン特性(フォワード・リカバリ)、ターンオフ特性(インダクタ負荷)、ターンオフ期間のエネルギー損失
(7)ラッチアップ抑制
ディープP+追加、ゲート酸化膜厚薄化
(8)トレンチ・ゲートIGBT
構造、オン状態キャリア分布と電圧降下、スイッチング特性、ラッチアップ耐性
(9)高温動作オン状態特性の温度依存性、ラッチアップ特性の温度依存性
(注)主に下記の文献を参考に本資料を作成した。B. Jayant Baliga, “Fundamentals of Power Semiconductor Devices,” Springer Science + Business Media, 2008.
参考文献と付録
4
抵抗
a
cb
V
I
b
aR
bc
a
bc
a
nqR s
B
1
(Rs:シート抵抗)
電界
ドリフト速度
単位面積当たりの電荷
素電荷量
キャリア密度
:キャリア移動度
:
:
:'
:
:
E
v
Q
q
n
d
B
nqB
11
'
11
QnqccR
BB
s
(ρ:抵抗率, σ:導電率)
Va
bcnq
a
Vbcnq
EbcnqvbcnqI
BB
Bd
断面積単位体積当たりの電荷 コンダクタンス=(1/抵抗)
(R⇒ ρに電流の流れる方向の抵抗体の長さを掛けて断面積で割る)
特性オン抵抗
特性オン抵抗⇒デバイスがオンした時の単位面積当たりの抵抗
𝑅𝑜𝑛, 𝑠𝑝=
𝑅𝑜𝑛, 𝑐𝑒𝑙𝑙
1/(𝑝𝑍)= 𝑅𝑜𝑛, 𝑐𝑒𝑙𝑙
(𝑝𝑍)
(A-B間の抵抗)
1
1A
Z
p
B
Ron,cell
1セル
1セル当たりのオン抵抗
単位面積当たりのセル数 1/(𝑝𝑍)
𝑅𝑜𝑛, 𝑐𝑒𝑙𝑙
単位面積当たり 個のセルが並列接続1/(𝑝𝑍)
特性オン抵抗
パワーデバイス各セルのオン抵抗と特性オン抵抗の関係
𝑅𝑜𝑛, 𝑠𝑝
6
PN階段接合ブレークダウン電圧と空乏層幅
0 xDW
p n aVDN
空乏層 xにおける電界
xにおける電圧
空乏層幅Wと印加電圧Vaの関係
xWqN
xE D
S
D
)(
2
2
1)( xxW
qNxV D
S
D
21
2
D
aSD
qN
VW
(ビルトイン電位無視)
10
DW
dx
ブレークダウン条件
Si)(for 108.1)cm( 7351 EF
SiC)-4H(for 105.9)cm( 7431
modified_ EB
WC,PP: ブレークダウン時の空乏層幅
(cm) 1060.2 8710
,
DPPC NW
(V) 1024.5 4313 DPP NBV
BVPP : ブレークダウン電圧
)cm( 3
DN
(cm) 1080.1 8711
,
DPPC NW
(V) 1000.3 4315 DPP NBV
EC,PP: ブレークダウン時の電界(臨界電界)
(V/cm) 1002.4 813
, DPPC NE
(V/cm) 1035.3 814
, DPPC NE
Siの場合
4H-SiCの場合
(平型PN階段接合)
(付録1参照)
(注)Siの比誘電率を 11.7 として計算,4H-SiCの比誘電率を9.7として計算
1E+00
1E+01
1E+02
1E+03
1E+04
1E+05
1E+06
1E+13 1E+14 1E+15 1E+16 1E+17
BV
PP
(V)
Doping Concentration (cm-3)
ブレークダウン電圧と空乏層幅の濃度依存性
7
Si
4H-SiC
ブレークダウン電圧の濃度依存性
平型PN階段接合
1E-01
1E+00
1E+01
1E+02
1E+03
1E+04
1E+13 1E+14 1E+15 1E+16 1E+17
WC
,PP
(μm
)
Doping Concentration (cm-3)
Si
4H-SiC
ブレークダウン時空乏層幅の濃度依存性
平型PN階段接合
1E+05
1E+06
1E+07
1E+13 1E+14 1E+15 1E+16 1E+17
E C,P
P(V
/cm
)
Doping Concentration (cm-3)
ブレークダウン時の電界(臨界電界)の濃度依存性
8
平型PN階段接合
Si
4H-SiC
ブレークダウン時の電界(臨界電界)の濃度依存性
4H-SiC(約1桁高い)>Si
臨界電界
理想特性オン抵抗とブレークダウン電圧の関係(1)
)cm (Ω 4 2
3
2
,
CS
PPidealspon
E
BVR
BVPP: 平型PN階段接合ブレークダウン電圧 (V)
理想特性オン抵抗とブレークダウン電圧の関係(ドリフト領域の抵抗のみ考慮)
μ: 移動度(cm2V-1s-1)
EC: 臨界電界(V/cm)
εS: 半導体誘電率(F/cm)
)cm (Ω 1093.5)channel-n( 25.29
, PPidealspon BVR
)cm (Ω 1063.1)channel-p( 25.28
, PPidealspon BVR
Siの低ドリフト濃度の場合(<1015cm-3)
9
)cm (Ω 1096.1)channel-n( 25.212
, PPidealspon BVR
4H-SiCの低ドリフト濃度の場合(<1015cm-3)
(付録2参照)
DevicesPower for Merit of Figure sBaliga':3
Cs E
1E-07
1E-04
1E-01
1E+02
1E+02 1E+03 1E+04
Ro
n-s
p,id
eal(Ω
cm
2)
Breakdown Voltage BVPP (V)
理想特性オン抵抗とブレークダウン電圧の関係(2)
10
N-type 4H-SiC
N-type Si
μと ECの濃度依存性考慮
N型とP型Siの理想特性オン抵抗とブレークダウン電圧の関係
1.0E-06
1.0E-05
1.0E-04
1.0E-03
1.0E-02
1.0E-01
1.0E+00
10 100 1000
Ro
n-s
p,id
eal(Ω
cm
2)
Breakdown Voltage BVPP (V)
P-type Si
N-type Si
μと ECの濃度依存性考慮
N型Siと4H-SiCの理想特性オン抵抗とブレークダウン電圧の関係の比較
理想特性オン抵抗:4H-SiC(約3桁低い)≪Si (但し、N型、同じブレーク電圧)
MOSFETしきい値電圧
11
フラットバンド電圧
しきい値電圧
OX
OMSFB
C
QV : 仕事関数差による電位差(ゲートと基板間)
MS
QO: 界面固定電荷(単位面積当たり)
COX: ゲート酸化膜容量(単位面積当たり)
FFFBTH VV 22 OX
AS
C
Nq
2
: フェルミ電位(基板)F
i
AF
n
N
q
kTln
ni: 真性キャリア密度
q: 素電荷量
T: 絶対温度
k: ボルツマン定数
NA: 基板不純物濃度
εS: 半導体誘電率
FgateFMS ,
OX
OXOX
tC
:ゲートのフェルミ電位(N+ポリSiゲート: -0.56V)gateF ,
εOX: 酸化膜誘電率
tOX: ゲート酸化膜厚
ゲートと基板を短絡したとき半導体中が中性になるようにゲートに印加する電圧
(基板バイアス係数)空乏層に掛かる電圧
ゲート酸化膜に掛かる電圧
表面(界面)を強反転させるゲート電圧
MOSFET電流式とチャネル抵抗
12
Z
dx
xQdR
Zc
dx
qxndR
bc
a
nqR
nninini )(
1
)(
11
dx 領域のチャネル抵抗 dR(4頁参照)
)()( xVVVCxQ THGSOXn
xにおける単位面積当たりのチャネル電荷
CHL
x dx
dV
ゲートソースメタル
空乏層
N+ソース
P基板
N+ドレイン
ドレインメタル
P+
Z: MOSFETのチャネル幅 μni: 反転層移動度
VDSVGS
dRIdV DS
xにおける電流 IDSと電圧 dVの関係(オームの法則)
dVxVVVCZdxI THGSOXniDS )(
IDS
)(xV
2
2
1DSDSTHGS
CH
OXniDS VVVVL
ZCI
線形領域の電流式(IDSdxの式を x: 0~LCHで積分)
飽和領域の電流式
22
1TGS
CH
OXniDS VVL
ZCI 0DSDS dVdI
チャネル抵抗(VDS: 小)
THGSOXni
CHCH
VVZC
LR
VD-MOSFETのオン抵抗
13
CDSUBDJFETACHNCSON RRRRRRRRR
CHR
CSR
NR
JFETRAR
DR
SUBR
CDR
ゲート
ドレイン
ソース
P-ベース
N+
N-ドリフト
N+基板
オン状態の抵抗 RON
RCS: ソース・コンタクト抵抗
RN+: ソースN+抵抗
RCH: チャネル抵抗
RD: ドリフト抵抗
RJFET: JFET抵抗
RA: 蓄積抵抗
RSUB: 基板抵抗
RCD: ドレイン・コンタクト抵抗
VD-MOSFETの特性オン抵抗 RON,SP
ARRRRRRRRR CDSUBDJFETACHNCSSPON 2,
1セルの面積A
特性オン抵抗 値 (Ωcm2) 割合
RCH,SP 2.06E-05 6.4%
RA,SP 3.18E-05 9.9%
RJFET,SP 1.34E-05 4.2%
RD,SP 2.27E-04 71.0%
RSUB,SP 2.56E-05 8.0%
RON,SP_total 3.20E-04 100.0%
0E+00
1E-04
2E-04
3E-04
4E-04
5E-04
6E-04
0.0 2.0 4.0 6.0 8.0
Spe
cifi
c O
n-r
esis
tan
ce (
Ωcm
2)
WG (μm)
VD-MOSFETの特性オン抵抗(BVDS=60V)
14
RON,SP_total
RCH,SP
RD,SP
RA,SPRJFET,SP
特性オン抵抗の各成分(JFET幅変化)
⇒ RON,SP_total=3.20×10-4 (Ω cm2) at WG=3.0 (μm), Wcell=4.6 (μm)
全特性オン抵抗最小値での各特性オン抵抗の値と割合
VG=5V, VTH=1.38V, t=3.0 (μm), tSUB=200 (μm)
全特性オン抵抗最小値(WGに対し最小値が存在する)
特性オン抵抗 値 (Ωcm2) 割合
RCH,SP 2.60E-05 0.7%
RA,SP 6.68E-05 1.8%
RJFET,SP 9.68E-06 0.3%
RD,SP 3.61E-03 96.5%
RSUB,SP 2.56E-05 0.7%
RON,SP_total 3.74E-03 100.0%
0E+00
1E-03
2E-03
3E-03
4E-03
5E-03
0.0 2.0 4.0 6.0 8.0
Spe
cifi
c O
n-r
esis
tan
ce (
Ωcm
2)
WG (μm)
VD-MOSFETの特性オン抵抗(BVDS=200V)
15
RON,SP_total
RCH,SP
RD,SP
RA,SPRJFET,SP
特性オン抵抗の各成分(JFET幅変化)
⇒ RON,SP_total=3.74×10-3 (Ω cm2) at WG=4.2 (μm), Wcell=5.8 (μm)
全特性オン抵抗最小値での各特性オン抵抗の値と割合
VG=5V, VTH=1.38V, t=12.4 (μm), tSUB=200 (μm)
全特性オン抵抗最小値(WGに対し最小値が存在する)
U-MOSFETのオン抵抗
16
CHR
CSR
NR
ARDR
SUBR
CDR
ゲート
ドレイン
ソース
P-ベース
N+
N-ドリフト
N+基板
CDSUBDACHNCSON RRRRRRRR
オン状態の抵抗 RON
RCS: ソース・コンタクト抵抗
RN+: ソースN+抵抗
RCH: チャネル抵抗
RD: ドリフト抵抗
RA: 蓄積抵抗
RSUB: 基板抵抗
RCD: ドレイン・コンタクト抵抗
U-MOSFETの特性オン抵抗 RON,SP
ARRRRRRRR CDSUBDACHNCSSPON 2,
1セルの面積A
特性オン抵抗 値 (Ωcm2) 割合
RCH,SP 1.12E-05 0.3%
RA,SP 1.15E-05 0.3%
RD,SP 3.57E-03 98.6%
RSUB,SP 2.56E-05 0.7%
RON,SP_total 3.61E-03 100.0%
特性オン抵抗 値 (Ωcm2) 割合
RCH,SP 1.12E-05 4.4%
RA,SP 1.15E-05 4.6%
RD,SP 2.03E-04 80.5%
RSUB,SP 2.56E-05 10.2%
RON,SP_total 2.52E-04 100.0%
U-MOSFETの特性オン抵抗(BVDS=60, 200V)
17
特性オン抵抗成分 (BVDS=200V)特性オン抵抗成分 (BVDS=60V)
tT=0.8 (μm), WT=0.8 (μm), Wcell=2.5 (μm) VG=5V, VTH=1.38V, tSUB=200 (μm)
t=12.4 (μm)t=3.0 (μm)
ターンオン期間のゲート電荷
18
1t0 2t 3t 4t
GSVGQ
GDQ
GPV
THV
1GSQ 2GSQGSQ
t
t
t
t
GI
)(tiG
)(tvGS
)(tiD
)(tvD
DSV
ONV
SWQ
DI
ゲートへ定電流印加ソース
ゲート
ドレイン SPGDGD CC ,
SPGSGS CC ,
SPDSDS CC ,
CGS:ゲート・ソース間容量をセル面積で割った値
CGD:ゲート・ドレイン間容量をセル面積で割った値
CDS:ドレイン・ソース間容量をセル面積で割った値
QGS1: しきい値前ゲート電荷
QGD: ゲート・ドレイン電荷
QGS: ゲート電荷
QGS2: しきい値後ゲート電荷
QSW: ゲート・スイッチング電荷
QG: 全ゲート電荷
21 GSGSGS QQQ
GDGSSW QQQ 2
上記 Qはセル面積で割った値(単位面積換算値)
0
10
20
30
40
50
0
100
200
300
400
500
0E+00 2E-08 4E-08 6E-08 8E-08 1E-07
v D(V
)
j D(A
/cm
2)
Time (s)
0
1
2
3
4
5
6
0E+00 2E-08 4E-08 6E-08 8E-08 1E-07
v GS
(V)
Time (s)
VD-MOSFETターン・オン特性(BVDS=60Vのサンプル)
19
JON=300 A/cm2
μm 6.4CellW
μm 0.3GW V 38.1THVμm 6.0JPx
μm 2.0ILOXt
jDと vDの時間変化
VDS=40 V
JG=10 A/cm2
vGSの時間変化
μm 35.0CHL
(JFET領域の濃度 > ドリフト領域の濃度)
0
10
20
30
40
50
0
100
200
300
400
500
0E+00 2E-08 4E-08 6E-08 8E-08 1E-07
VD
S(V
)
J D(A
/cm
2)
Time (s)
0
1
2
3
4
5
6
0.0E+00 2.0E-08 4.0E-08 6.0E-08 8.0E-08 1.0E-07
VG
S(V
)
Time (s)
20
JON=300 A/cm2
μm 5.2CellW
μm 8.0TW V38.1THV
μm 8.0Tt
μm 6.0JPx
μm 2.0ILOXt
jDと vDの時間変化
VDS=40 V
U-MOSFETターン・オン特性(BVDS=60Vのサンプル)
JG=10 A/cm2
vGSの時間変化
μm 35.0CHL
μm 200SUBt
FOM(2) VD-MOSFET U-MOSFET 単位
RON*QGD 134 38 mΩ・nC
RON*QSW 141 44 mΩ・nC
RON*QG 405 255 mΩ・nC
特性ゲート電荷(1) VD-MOSFET U-MOSFET 単位
QGS1 1.64E-07 1.98E-07 Ccm-2
QGS2 2.32E-08 2.06E-08 Ccm-2
QGS 1.87E-07 2.18E-07 Ccm-2
QGD 4.19E-07 1.52E-07 Ccm-2
QSW 4.43E-07 1.73E-07 Ccm-2
QG 1.27E-06 1.01E-06 Ccm-2
特性ゲート電荷とFOM値
21
(1) 各ゲート電荷をセル面積で割った値(2) FOMの中の RONはセル当たりの全抵抗値にセル面積を掛けた値
特性ゲート電荷をVD-MOSFETとU-MOSFETで比較 FOMをVD-MOSFETとU-MOSFETで比較
BVDS=60VのサンプルJON=300 A/cm2
VDS=40 V
JG=10 A/cm2
VGS=5 V
スイッチング特性
22
負荷インダクタンス
寄生インダクタンス
S1
S2
RG
CGD
CGS
フリーホイールダイオード
S1: オン⇒MOSFETターンオン
VGS
VDS
負荷インダクタンスにエネルギー蓄積
D
S
GパワーMOSFET
iD
S2: オン⇒MOSFETターンオフ
(iD増大)
フリーホイール・ダイオード⇒オン
IL
iG
vD
vG
ターンオンとターンオフ過渡特性
23
1t0 2t 3t 4t
GSV
GPV
THV
t
t
t
)(tvG
)(tiD
)(tvD
DSV
)( GPON VV
LI
)( GSON VV
VGP: ゲート・プラトー電圧
5t0 6t 7t
GSV
GPV
THV
t
t
t
)(tvG
)(tiD
)(tvD
DSV
LI
)( GSON VV
)( GPON VV
ターンオン過渡特性 ターンオフ過渡特性
ゲート・プラトー期間
ゲート・プラトー期間
CGDを充電CGDを放電
スイッチング損失
24
① ②
①
②
①と②それぞれで損失(Q1とQ2で損失)
Q3 ゲート充放電による損失エネルギー(各セル当たり)
2
2
1
2
1GSINGSGOFFON VCVQEE Q1
Q2
VDS1 VDS2
Q3
Q3: パワーMOSFET
2
572132
22
2
1
2
1LONDSLDSLGSINLON
transientoffturn
DD
transientonturn
DDGSGT IDRttVIttVIVCfIDRdtvidtviVQfP
L
DSLDSGS
R
VIVV 2
1 ,
全損失電力(各セル当たり)
ターンオン⇒
transientonturn
DDonturn dtviE ターンオフ⇒
transientoffturn
DDoffturn dtviE
オン状態での損失エネルギー(各セル当たり)
スイッチング時の導通による損失エネルギー(各セル当たり)
2
LON IDR D: デューティ比
vD
vG
iD
RL
f: スイッチング周波数
(注) PT の単位面積換算⇒ PT をセル面積(Wcell ・Z)で割る
ほぼゲートプラトー期間でのエネルギー損失
dVD/dt耐性(容量性ターンオン)(1)
25
CGD
CGS
G
D
S
RC
L制御FET
同期整流FET
制御回路
負荷
降圧DC-DCコンバータ
制御FET: 高速スイッチング必要⇒制御FETオンオフ時の早い電圧変化が同期整流FETへ影響
同期整流FET: 低オン抵抗(低入力容量)必要
tdt
dV
CC
Ctv D
GSGD
GDG
)(
制御FETの高速ターンオン⇒同期整流FETのドレイン電圧変化によるゲート電圧変化
(寄生インダクタンスによる電圧のリンギングを無視)
IN
GSGD
GDMAXG V
CC
Cv
,
(ゲート・ソース容量のインピーダンス≪ゲート抵抗 RG )
⇒ゲートに誘起される最大電圧
VIN: 入力電圧
THMAXG Vv ,
VIN
⇒同期整流FETターンオン⇒入力電源がオン状態の制御FETと誤動作の同期整流FETを介して短絡
⇒制御と同期整流FETの破壊
入力電源
誤動作の回避⇒ CGD/CGSの低減
⇒電流パス①
①
②
dVD/dt耐性(容量性ターンオン)(2)
26
制御FETの高速ターンオン⇒同期整流FETのドレイン電圧変化によるゲート電流変化
(ゲート・ソース容量のインピーダンス≫ゲート抵抗 RG)
dt
dVCti D
GDGD )(
dt
dVCRiRv D
GDGGDGG
⇒ゲートに誘起される電圧
THG Vv
⇒同期整流FETターンオン⇒入力電源がオン状態の制御FETと誤動作の同期整流FETを介して短絡
⇒制御と同期整流FETの破壊
GDG
THD
CR
V
dt
dV
max
誤動作しない最大の同期整流FETのドレイン電圧変化
⇒スイッチング電源の最大周波数決定
誤動作回避⇒ CGDの低減
dVD/dt耐性(寄生バイポーラ・ターンオン)(1)
27
dt
dVCti D
DBD )(
DBC
PBR
ソースメタル
N-ドリフト
空乏層
N+
P-ベース
ゲート
N+基板
ドレイン
S
G
D
DBC
PBR
寄生NPNトランジスタ
急峻なドレイン電圧変化による変位電流
DBPB
biD
CR
V
dt
dV
max
上記 iDによるp-ベース内の電圧がN+とp-ベース間のビルトイン電位 Vbiに到達⇒寄生NPNトランジスタがオン(BVCBO⇒BVCEO(BVの低下)⇒デバイスの破壊)
Z
LR N
PBSQPB
,
ドレイン電圧変化の最大値
ρSQ,PB: P-ベース領域のシート抵抗(ピンチ・シート抵抗)
変位電流
変位電流
dVD/dt耐性(寄生バイポーラ・ターンオン)(2)
28
ソースメタル
N-ドリフト
N+
P-ベース領域
ゲート
N+基板
ドレイン
P+領域
dVD/dtによる寄生バイポーラ・ターンオンの対策
Z
L
Z
LR PSQPBSQPB
2,
1,
ρSQ,P+: P+領域のシート抵抗
⇒P-ベース領域の抵抗低減(P+領域の追加)
L1 L2P-ベース領域の抵抗低下
(注)高温動作時に寄生バイポーラ・トランジスタのターンオンは顕著
高温⇒ビルトイン電圧の低下⇒シート抵抗の増加により、p-ベース領域での電圧降下増大
IGBTの構造
対称型IGBT(ノンパンチスルー型) 非対称型IGBT(パンチスルー[フィールド・ストップ]型)
エミッタ
コレクタ
N-バッファ層
P+領域
N-ドリフト(ベース)領域
ディープ
P+
N+N+
ゲート
P JFET P
エミッタ
コレクタ
P+領域
N-ドリフト(ベース)領域
N+N+
ゲート
P JFET P
NP+ NP+
ND
xJP+
ND
NB
NCSNCS
xJC
xJP+
xJC
29
ドーピング濃度(対数) ドーピング濃度(対数)
ディープ
P+
ディープ
P+
ディープ
P+
J1J1
J2J2
使用基板:N型(ブロッキング電圧に応じた濃度と厚み)
P+領域(コレクタ):ウエハの裏面からP+拡散 N-バッファとN-ドリフト領域:エピタキシャル成長(ブロッキング電圧に応じた濃度と厚み)
使用基板:P+型(コレクタ)
(注)パンチスルー型で薄いP+領域(トランスペアレントエミッタ(コレクタ)) のIGBT⇒フィールドストップ型IGBT (Nバッファ層の不純物濃度:パンチスル―型>フィールドストップ型IGBT)
IGBTの動作と出力特性
30
IC
VGE
VCE
BVR,AS VGE=0BVR,S
BVF
オン状態
逆方向ブロッキング状態
順方向ブロッキング状態
IGBT出力特性
大きなゲート電圧(MOSFET線型領域)
低いゲート電圧(MOSFET飽和領域)
・ブロッキング特性(PNPオープン・ベース・ブレークダウン電圧)
・オン状態特性
IGBTの特性⇒PiNダイオード特性
IGBTの特性⇒飽和電流特性(∵ベース電流飽和)(短絡回路保護に有効)
対称型耐圧:N-ベース領域の厚みと少数キャリア・ライフタイム起因非対称型耐圧:N-ベースの低濃度領域の厚み起因
順方向ブロッキング:J2逆バイアス、J1順バイアス
逆方向ブロッキング:J1逆バイアス、J2順バイアス
対称型耐圧:順方向ブロッキングの場合と同じ非対称型耐圧:J1で高耐圧をサポート不可⇒DC用途
・スイッチング損失(ターンオフ)
スイッチング損失とオン状態電圧降下⇒トレードオフの関係
IGBT等価回路
エミッタ
コレクタ
P+領域
N-ドリフト領域
P+
N+N+
P+
ゲート
P JFET P
③MOSFET
① PNPバイポーラ・トランジスタ
①
③
②
②寄生サイリスタ
等価回路(寄生サイリスタ有り)
等価回路(寄生サイリスタ無し)
C
PNP
RS
E
NPN
MOSFET
PNP
MOSFET
C
E
31
寄生サイリスタの動作を完全に抑えることが重要
(ディープP+⇒ラッチアップ抑制)
対称型順方向ブロッキング特性(1)
オープン・ベース・ブレークダウン条件
1 MTEPNP
LCPNPC III
P
TLlcosh
1
γE(≒1): J1の注入効率
αPNP: ベース接地電流利得
αT: ベース輸送ファクター(1)
M: キャリア増倍係数PNP
LC
II
1
D
CSN
qN
VWl
2 VC: コレクタ電圧
LP: ベース領域の正孔の拡散長
(V) 1024.5 4313 DPP NBV nPPC BVV
M
1
1
n=6: P+/Nダイオードの場合
∵
32
)cm( 3
DN
⇒ Nドリフト層(中性領域)の正孔の拡散長に起因
(1) 到達率またはベース輸送効率とも言われている
N-P+ P+
空乏領域
WN
l
E(y)
IE ICαPNPIC
IL
J1J2
ND
Em
y
中性領域
VC
(注)逆方向ブレークダウン電圧は順方向ブレークダウン電圧と同じ
0
50
100
150
200
250
300
350
0 2 4 6 8 10 12 14
Dri
ft R
egio
n W
idth
(μ
m)
Drift Region Doping Concentration (1013cm-3)
対称型順方向ブロッキング特性(2)
33
0
200
400
600
800
1000
1200
1400
1600
100 125 150 175 200 225 250Op
en B
ase
Bre
akd
ow
n V
olt
age
(V)
Drift Region Width (μm)
314 cm 101 DN②
オープン・ベース・ブレークダウン電圧とドリフト領域長さの関係(ND:パラメータ) オープン・ベース・ブレークダウン電圧:1200V
①
(対称型順方向ブロッキング特性)
313 cm 105.7 DN③
314 cm 1025.1 DN①
313 cm 105.2 DN⑤
313 cm 100.5 DN④
④
③②
⑤
Nドリフト領域内の少数キャリアライフタイム τp=10μs と仮定
ドリフト領域幅とドーピング濃度の関係
(マージンをみて1300Vでプロット)
最小ドリフト領域幅(190μm)の時のドーピング濃度⇒6×1013cm-3(最適値)
αT 増大に起因 M 増大に起因
NDが低いとLpが大きくなりαTが増大 NDが高いと高電界によりキャリア発生増大
非対称型順方向ブロッキング特性(1)
34
1 MTEPNP
ELCPNPC IIII
NBPNB
TLW ,cosh
1
PNP
LC
II
1
オープン・ベース・ブレークダウン条件
DNBNBnEAEnENBP
AEnENBP
ENWDNLD
NLD
,
,
∵
nPPNPT BVVM
1
1
n=6: P+/Nダイオードの場合
⇒ Nバッファ層(中性領域)の正孔の拡散長に起因
⇒ P+コレクタからNバッファ層への正孔の注入効率に起因
(NDNBが上昇するとγEは低下)
(NDNBが上昇⇒LP,NB低下⇒αT低下)
N-
空乏領域
WN
E(y)
IE ICαPNPIC
IL
J1J2
ND
Em
NNB
WNB
y
P+ P+
中性領域
VC
DP,NB: Nバッファ層の少数キャリアの拡散係数
NAE: P+コレクタ領域のドーピング濃度
DnE: P+コレクタ領域の少数キャリアの拡散係数
LnE: P+コレクタ領域の少数キャリアの拡散長
NDNB: Nバッファ層のドーピング濃度
WNB: Nバッファ層の幅
LP,NB: Nバッファ層の少数キャリアの拡散長
(Nバッファ層内での空乏層広がり無視)
VNPT: ノンパンチスルー電圧
(注)逆方向ブレークダウン電圧は順方向ブレークダウン電圧に比べかなり低い
非対称型順方向ブロッキング特性(2)
35
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
0
200
400
600
800
1000
1200
1400
1600
1800
1E+16 1E+17 1E+18
αT, γ E
Op
en B
ase
Bre
akd
ow
n V
olt
age
(V)
Buffer Layer Doping Concentration (cm-3)
313 cm 105 DN
μm 100NW
K 300T
μs 10 P
21
22N
S
DNmN
mC W
qNWEW
EEV
S
NDm
WqNEE
1
ノンパンチスルー電圧:VNPN
22
222
S
ND
N
C
D
S
D
mSNPT
WqN
W
V
qNqN
EV
αT
γE
μm 10NBW
オープン・ベース・ブレークダウン電圧導出
①オープン・ベース・ブレークダウン条件から Mを導出
②M の式からVNPTを導出
オープン・ベース・ブレークダウン電圧のNバッファ層ドーピング濃度依存性
③ VNPTの式から VCを導出
∵
⇒ NDNBの上昇と共にγEとαTが低下し、ブロッキング電圧上昇
オン状態の特性
36
エミッタ
コレクタ
P+領域
N-ドリフト領域
P+N+
ゲート
P
PiNダイオード
MOSFET
PiNダイオード
MOSFET
IC
IE
エミッタ
コレクタ
SATI
THG VV ≫
FVCV
FI
CI
THG VV
MOSFET飽和領域
MOSFET線形領域
THG VV
p
IC
IE
A
A
ゲート
PiNダイオード+MOSFET モデル
IGBTのPiN領域のキャリア分布と電圧降下
37
N-
n=p
P+
J1
y
a
a
a
a
a
CHL
Ld
Ly
Ld
Ly
qL
Jypyn
cosh2
sinh
sinh
cosh
2)()(
酸化膜
ゲート コレクタ
-dd
2d
0
NW
n
p
Log
蓄積層
DNopn
オン状態のキャリア分布(懸垂線)
キャリア分布
PiN部分の電圧降下
kTqV
a
aa
a
MeLd
LdLd
L
dF
2
4tanh25.01
tanh
aia
CPiNF
LdFnqD
dJ
q
kTV
2ln
2,
Da: 両極性拡散係数
HLaa DL
τHL: 高レベル・ライフタイム
La: 両極性拡散長
aPiNF LdV at :, 最小
pnDDDDD pnpna at 2
N-ドリフト領域では、電子密度nと正孔密度pは等しく、それらは不純物密度ND(平衡状態の電子密度)よりかなり大きい ⇒ 伝導度変調
対称型IGBTのオン特性(MOSFET線型モデル)
38
0.01
0.1
1
10
100
1000
0 1 2 3 4 5Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2
)
Collector Voltage (V)
0
200
400
600
800
1000
0 1 2 3 4 5Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2)
Collector Voltage (V)
nm 50OXtμs 10HL -1-12 sVcm 200ni
μm 15p
V 15GV
KneeV
V 10
V 8
V 6
μm 200NW
V 15GV
V 10 V 8V 6
MOSFET 1200V耐圧 (0.3Ωcm2)
消費電力密度 100W/cm2
μm 5.1CHL
Vknee: PiN電流がコレクタ電圧の指数関数になっていることに起因
コレクタ電流密度のコレクタ電圧依存性(線形スケール) コレクタ電流密度のコレクタ電圧依存性(対数スケール)
2
, A/cm 100 10V,at V 28.1 CGIGBTF JVV
(MOSFET 1200V耐圧⇒VDS=30V at IDS=100A/cm2)
V 22.1 ,A/cm82 ,
2 IGBTFC VJ2 W/cm100:)( 10V,at DG PV 消費電力密度
ブロッキング電圧: 1200V, VTH=5V ブロッキング電圧: 1200V, VTH=5V
(MOSFET 1200V耐圧⇒IDS=18A/cm2, VDS=5.41V, at PD=100W/cm2)
対称型IGBTのオン状態のキャリア分布(PNP領域)
39
N-ベース P+
J1
コレクタ
pn 0p
0nNn0
Np0
キャリア密度
(Log)
AENp
nJ
pJCJ
0
y
y
電流密度
Ny Py
Pn0
高レベル注入時のキャリアと電流密度分布(at J1)
μm 200NW 2A/cm 100CJ
対称型IGBTのN-ベース領域内の正孔密度分布(PNP領域)
318 cm101 AEN
1E+13
1E+14
1E+15
1E+16
1E+17
1E+18
0 50 100 150 200Ho
le C
arri
er
Co
nce
ntr
atio
n (
cm-3
)
Distance (μm)
μs 20HL
μs 2HL
μs 200HL
μs 2.0HL
DN
0p
J1 J2
τHLが増大⇒N-ベース領域全体に高密度の正孔(電子)が広がる⇒ N-ベース領域の抵抗が低下する(伝導度変調)
対称型IGBTのオン状態の電圧降下
40
μm 200NW
2A/cm 100CJ
315
, cm105 JFETDN
313cm105 DN
nm 50OXt
6.0AK
-1-12 sVcm 450ni
μm 30CellW
μm 16GW
μm 5.1CHL
-1-12 sVcm 1000nA
V 15GV
V 5THV対称型IGBTのオン状態の電圧降下と高レベル・ライフタイムの関係
μm 5JPx
cm 96.0 JFET
τHL > 20 μs: VP+N, VMOSFET > VNB
τHL < 4 μs: VP+N, VMOSFET < VNB
τHL < 2 μs: VNB 急に増大⇒スイッチング・スピード限定
0
1
2
3
4
5
6
7
8
0.1 1 10 100 1000
On
-sta
te V
olt
age
Dro
p (
V)
High Level Lifetime τHL (μs)
ONV
NPV
NBV
MOSFETV
ブロッキング電圧: 1200V
( τHLが小さいほどスイッチング・スピードは上がるが、これ以上小さいとVONが大きくなり損失が大きくなる。)
1E+13
1E+14
1E+15
1E+16
1E+17
1E+18
0 20 40 60 80 100Ho
le C
arri
er
Co
nce
ntr
atio
n (
cm-3
)
Distance (μm)
非対称型IGBTのオン状態のキャリア分布(PNP領域)(1)
41
aNBN
aNBN
LWW
LyWWpyp
sinh
sinh)( 0
μs 20HLμs 2HL
μs 200HL
μs 2.0HL
非対称型IGBTのN-ベース領域内の正孔密度分布(PNP領域)
DN
0p
J1 J2
μm 100NW
2A/cm 100CJ 319 cm101 AEN
μm 10NBW
N-バッファ層のドーピング濃度が低い場合(< 5×1016 cm-3)⇒N-ベースとN-バッファ層内では高レベル注入
N-ベースとN-バッファ層内の正孔密度分布(n=p)N-バッファ層
(N-バッファ層のドーピング濃度が低い場合(< 5×1016 cm-3)) 正孔密度分布はN-バッファ層のない対称型IGBTと同様の形状になる
非対称型IGBTのオン状態のキャリア分布(PNP領域)(2)
42
N-バッファ層のドーピング濃度が高い場合(> 1×1017 cm-3)
N-ベース P+
J1
コレクタ
pn )( NBWp )( Nyp
Nn0
Np0
キャリア密度
(Log)
AENp
nJ
pJCJ
y
y
電流密度
Ny Py
)( Pyn
オン状態のキャリアと電流密度分布(at J1)
N-バッファ
NBn ,0
NBp ,0
)( NBWp
0
Pn ,0
低レベル注入
高レベル注入
μm 100NW
2A/cm 100CJ319 cm101 AEN
μm 10NBW
非対称型IGBTのN-ベース領域内の正孔密度分布(PNP領域)
1E+13
1E+14
1E+15
1E+16
1E+17
0 20 40 60 80 100
Ho
le C
arri
er D
ensi
ty (
cm-3
)
Distance (μm)
DN
J1 J2
N-バッファ層
317 cm 101 NBN
NBN1
NBN2
NBN5.0
NBN10313cm105 DN
N-ベース領域 τHL=2 μs
N-バッファ領域 τHL
⇒ NNBでスケール
N-バッファ層のドーピング濃度上昇⇒ N-ベース内の正孔密度低下(コレクタからN-バッファ層への正孔の注入効率低下)
N-ベース内のライフタイム低減と同様の効果(スイッチング・スピードは上昇するが導通損失増大)
0
1
2
3
4
0.1 1 10 100 1000
On
-sta
te V
olt
age
Dro
p (
V)
High Level Lifetime τHL (μs)
非対称型IGBTのオン状態の電圧降下
43
316 cm 101 NBN
低ドーピングN-バッファ層の場合(N-ベース領域 & N-バッファ層:高レベル注入)
μm 100NW
2A/cm 100CJ
315
, cm105 JFETDN
313cm105 DN
nm 50OXt
6.0AK
-1-12 sVcm 450ni
μm 30CellW
μm 16GW
μm 5.1CHL
-1-12 sVcm 1000nA
V 15GV
V 5THV
μm 5JPx
cm 96.0 JFET
ONV
NPV NBV
MOSFETV
ブロッキング電圧: 1200V
非対称型IGBTのオン状態の電圧降下と高レベル・ライフタイムの関係
τHL > 1 μs: VP+N, VMOSFET > VNB
τHL < 0.4 μs: VP+N, VMOSFET < VNB
τHL < 0.3μs: VNB 急に増大⇒スイッチング・スピードは増大するが、導通損失も増大する
・最大スイッチング・スピード:非対称型IGBT>対称型IGBT・オン状態の電圧降下:非対称型IGBT<対称型IGBT
μm 10NBW
同じブロッキング電圧で比較
トランスペアレント・エミッタIGBTオン状態のキャリア分布
44
N-ベース P+
J1
コレクタ
pn
0)( pyp N
キャリア密度
AENp
nJpJCJ
y
電流密度
Ny Py
)( Pyn
NBp ,0
Pn ,0
(Log)
PW
オン状態のキャリアと電流密度分布(at J1)0
(P+領域内での再結合を無視、コレクタコンタクトでの電子密度ゼロ)
(注)フィールドストップ型IGBTもトランスペアレント・エミッタ構造
0
1E+16
2E+16
3E+16
4E+16
5E+16
0 50 100 150 200Ho
le C
arri
er
Co
nce
ntr
atio
n (
cm-3
)
Distance (μm)
J1 J2
)(cm 3
AESN
1910118101
17101
16101
p0
P+コレクタ(薄型エミッタ) ドーピング濃度低減⇒ p0低下( N-ベース内の正孔密度低下)⇒スイッチング・スピード上昇⇒導通損失増大
N-ベース内のライフタイム低減と同様の効果
薄型エミッタIGBTのN-ベース領域内の正孔密度分布(PNP領域)
DAESTEeffAEAE NNKNN 1,
μm 200NW2A/cm 100CJ
313cm105 DN
NAES: P+拡散の表面濃度
201 TEK
μm 1PW
ND: N-ベース領域のドーピング濃度
DnE: NAEでスケーリング
(N-ベース領域)μs 20HL
トランスペアレント・エミッタIGBTオン状態の電圧降下
45
0
1
2
3
4
5
6
7
8
1E+16 1E+17 1E+18 1E+19
On
-Sta
te V
olt
age
Dro
p (
V)
P+ Surface Concentration NAES (cm-3)
μm 200NW
2A/cm 100CJ
315
, cm105 JFETDN
313cm105 DN
nm 50OXt
6.0AK
-1-12 sVcm 450ni
μm 30CellW
μm 16GW
μm 5.1CHL
-1-12 sVcm 1000nA
V 15GV
V 5THV
μm 5JPx
cm 96.0 JFETONV
NPV
NBV
MOSFETV
ブロッキング電圧: 1200V
薄型エミッタIGBTのオン状態の電圧降下
μm 1PW
VP+N: 薄型エミッタIGBT (対称型)<対称型IGBT
319 cm101at ,
AESMOSFETNPNB NVVV
NASE減少⇒ VON 徐々に増大
P+ コレクタ領域からN-ベース領域への正孔電流注入効率
% 30)( , ONECNp JyJ
(N-ベース領域)μs 20HL
スイッチング特性(ターンオン)
46
ターンオン(フォワード・リカバリ)時(電流立上り期間が再結合ライフタイムより短い場合)⇒IGBTのドリフト領域で伝導度変調の発生なし⇒電圧波形にオーバーシュート発生モータ制御回路の中のターンオン・オフ時
のIGBTと整流器の電圧電流波形
t1 t4t3t2 t6t5
DCVPTI
MIDCV
TONV ,
t
DCV
MIMI
tDONV , DONV ,
PRI
IGBT
整流器
対称型IGBTターンオン(フォワード・リカバリ)時におけるドリフト領域の順方向電圧降下の時間変化
0
20
40
60
80
100
120
0 20 40 60 80 100
Forw
ard
Vo
ltag
e D
rop
(V
)
Time (ns)
9105
9102
9101
)s(Acm rate Ramp 12 a
電流のRamp rateの上昇ともに電圧降下のピーク値も上昇
ターンオン ターンオフ
スイッチング特性(ターンオフ:インダクタ負荷):対称型IGBTの場合
47
t
)(tvG
0
0
0
t
t
GSV
)(tvC
)(tiC
ONCI ,
ONCI ,1.0
CSV
0
0
0
OFFIt ,
インダクタ負荷
MOSFETチャネル電流遮断
OFFVt ,
ONV
IGBTのインダクタ負荷ターンオフ特性
(1)第1フェーズ:ゲート・ターンオフ~コレクタ電圧がコレクタ供給電圧に到達
コレクタ電流⇒一定値で流れ続ける(∵インダクタ負荷)⇒①(MOSFETチャネル電流遮断→正孔電流がコレクタ電流に寄与)
コレクタ電圧⇒線形でコレクタ供給電圧(+ダイオード順方向電圧)まで上昇⇒②(P-ベースとN-ベース接合(J2)における空間電荷がこの上昇電圧をサポート)
(2)第2フェーズ:コレクタ電圧がコレクタ供給電圧に到達後
コレクタ電流⇒IGBTからダイオードに移り、指数関数的に低下⇒③(時定数はP+コレクタとN-ベース接合近傍のN-ベース領域内にある蓄積電荷の再結合時間に依存)
コレクタ電圧⇒コレクタ供給電圧(+ダイオード順方向電圧)で一定
第1フェーズ
第2フェーズ
電流テイル
①
②
③
スイッチング特性(ターンオフ:インダクタ負荷):対称型IGBTの場合
48
コレクタ電流ターンオフ時間(0.1×オン状態コレクタ電流に至る時間)
HLHL
OFFIt
15.1)10ln(2
,
高レベルライフタイムのみに依存
0
200
400
600
800
1000
1200
0
20
40
60
80
100
120
0 2 4 6 8 10
Co
llect
or
Vo
ltag
e (V
)
Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2)
Time (μs)
対称型IGBTのターンオフにおけるコレクタ電流と電圧
313 cm 105 DN
2
, A/cm 100ONCJ
μs 10HL
μm 200NW
317
0 cm1006.1 p
313cm1025.6 SCp
μs 5.11, OFFIt
スイッチング特性(ターンオフ:インダクタ負荷):非対称型IGBTの場合
49
コレクタ電流ターンオフ時間(0.1×オン状態コレクタ電流に至る時間)
NBpNBpOFFIt ,0,0, 3.2)10ln(
N-バッファ領域の少数キャリアライフタイムのみに依存
313 cm 105 DN
2
, A/cm 100ONCJ
μs 1.0,0 NBp
μm 100NW
316 cm1027.1
WNBp313cm1025.6 SCp
μs 23.0, OFFIt
317 cm 101 NBN0
200
400
600
800
1000
1200
0
20
40
60
80
100
120
0 0.2 0.4 0.6 0.8 1
Co
llect
or
Vo
ltag
e (V
)
Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2)
Time (μs)
非対称型IGBTのターンオフにおけるコレクタ電流と電圧
μm 10NBW
μs 2HL (N-ベース領域)
スイッチング特性(ターンオフ:インダクタ負荷):トランスペアレント・エミッタIGBTの場合
50
コレクタ電流ターンオフ時間(0.1×オン状態コレクタ電流に至る時間)
AETEAETEOFFI NKNKt 2
2
2, 3.5)10(ln
P+コレクタ領域の実効ドーピング濃度に依存
313 cm 105 DN
2
, A/cm 100ONCJ μm 200NW
315
0 cm1062.8 p 313cm1025.6 SCp
μs 25.0, OFFIt
316 cm 1047.4 AEN0
200
400
600
800
1000
1200
0
20
40
60
80
100
120
0 0.2 0.4 0.6 0.8 1
Co
llect
or
Vo
ltag
e (V
)
Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2)
Time (μs)
トランスペアレント・エミッタIGBTのターンオフにおけるコレクタ電流と電圧
2/316
2 scm 102.2 TEK
ns 32, OFFVt
ターンオフ期間のエネルギー損失
51
t
0
0
0
t
t
)(tvC
)(tiC
ONCI ,
ONV
CSV
0
0
0
)(tpOFFVE ,
OFFIE ,
0
, )( dttJVE CCSOFFIOFFVCSONCOFFV tVJE ,,,2
1
21
2
,)(
AETE NKt
ONCC eJtJ
OFFt
ONCC eJtJ
,)(
対称型IGBT
非対称型IGBT
トランスペアレントIGBT
ターンオフ期間のエネルギー損失
第1フェーズ
第2フェーズ
第1フェーズ 第2フェーズ
2
,
,,,
BaseNHL
CSONCOFFCSONCOFFI VJVJE
BufferNpCSONCOFFCSONCOFFI VJVJE ,0,,, OFFt
ONCC eJtJ
,)(
第2フェーズ
AETECSONCOFFI NKVJE 2,, 2
ターンオフ期間のエネルギー損失比較
52
構造tV,OFF
(μs)
EV,OFF
(mJ/cm2)
tI,OFF
(μs)
EI,OFF
(mJ/cm2)
EOFF
(mJ/cm2)
対称型IGBT 0.390 15.6 11.5 400 416
非対称型IGBT 0.094 3.8 0.23 8.0 11.8
トランスペアレント・エミッタIGBT 0.032 1.3 0.25 8.7 10.0
2
, A/cm 100ONCJインダクタ負荷 V 800CSV
IGBT内の寄生ラッチアップ抑制
53
Nch-IGBTのラッチアップ抑制⇒PNPまたは(と)NPNトランジスタの利得を低減させる⇒PNPトランジスタは伝導に寄与するため、この利得を下げることは得策ではない⇒NPNトランジスタの利得を低減させることが効果的である
Rs:P-ベース領域内の抵抗(エミッタへの正孔電流に影響)
↓
RSによる電圧降下 < Vbi≒0.8V
⇒ NPNは作動せず↓
RS:十分に小⇒ 寄生サイリスタ動作不可
(∵ NPN Trゲイン:小)
NPNPNP
RSNPNE
RSEECB
ENPNCEPNPB
II
IIIII
IIII
1
,
,1
1
2121
2211
エミッタ
コレクタ
ゲート
NMOSFET
NPN
PNP
RS
1CI
2EI
PNP
NPN
①
②
21 CB II
2BI
RSI
1EI
1EI
寄生
ラッチアップ抑制(ディープP+追加)(1)
54
エミッタ
コレクタ
P+領域
N-ドリフト
P+
N+
ゲート
PIn
2CellWp
Ip
2CellWp
NL
BR
エミッタ
コレクタ
P+領域
N+
ゲート
P
InIp
PL
2BR 1BR
PLN-ドリフト
ディープ P+ 有りNch-IGBTディープ P+ 無しNch-IGBT
Pベース領域の抵抗RB低減
ディープP+追加
ラッチアップを起こすコレクタ電流密度を(ラッチアップ電流密度)上げることができる
ラッチアップ抑制(ディープP+追加)(2)
55
μm 162 CellWp μm 3JPxμm 1JNx
ポリSiウインドウ:8 μm μm 8NL N+の横拡散含む
0
1000
2000
3000
4000
5000
0 2 4 6 8Latc
h-u
p C
urr
ent
Den
sity
(A
/cm
2)
Length LP (μm)
ディープ P+有り対称型Nch-IGBTのラッチアップ電流密度(Lp 依存性)(T=25℃)
μm 5JPx 318 cm105
APN
316 cm105 APN
ディープ P+有りNch-IGBTのラッチアップ電流密度
) ℃ 25(at A/cm 741)NoP( 2
, TJ LC
) ℃ 100(at A/cm 382)NoP( 2
, TJ LC
) ℃ 25(at / 2117 TSP □
V 8.0biV 4.0, ONPNP
ラッチアップ電流が温度上昇で低下する理由
(1)P-ベース領域の正孔の移動度低下(2)ビルトイン電位 Vbi 低下(3)ライフタイムの増大による電流利得の増大
) ℃ 25(at / 49 TSP □
) ℃ 25 μm, 7 μm, 1(at A/cm 5104)withP( 2
,
TLLJ PPLC
) ℃ 001 μm, 7 μm, 1(at A/cm 2632)withP( 2
,
TLLJ PPLC
) ℃ 001(at / 3468 TSP □
) ℃ 001(at / 80 TSP □
ラッチアップ電流密度はLP
増大に伴い低下する
ラッチアップ抑制(ゲート酸化膜厚薄化)(1)
56
FFFBTH VV 22
MOSFETしきい値電圧
OX
AS
C
Nq
2
i
AF
n
N
q
kTln
OX
OXOX
tC
OX
OMSFB
C
QV
: 仕事関数差による電位差(ゲートと基板間)MS
QO: 界面固定電荷(単位面積当たり)
COX: ゲート酸化膜容量(単位面積当たり)
: フェルミ電位(基板)F
ni: 真性キャリア密度(1.45×1010 cm-3 室温)
q: 素電荷量(1.6×10-19 C)
T: 絶対温度
k: ボルツマン定数(1.38×10-23 J/K)
NA: 基板不純物濃度
εS: 半導体誘電率(11.7×8.854×10-14 F/cm)
FgateFMS ,:ゲートのフェルミ電位(N+ポリSiゲート: -0.56 V)gateF ,
εOX: 酸化膜誘電率(3.84×8.854×10-14 F/cm)
tOX: ゲート酸化膜厚
(ゲート酸化膜厚薄化: ex. 1/2倍)+(P-ベース・ドーピング濃度増加: ex. 4倍)
⇒ しきい値電圧変化無し
⇒チャネル抵抗の低減にも寄与⇒ラッチアップ電流増大
ラッチアップ抑制(ゲート酸化膜厚薄化)(2)
57
1E+02
1E+03
1E+04
0 20 40 60 80 100Latc
h-u
p C
urr
ent
Den
sity
(A
/cm
2)
Gate Oxide Thickness (nm)
0
50
100
150
200
250
300
0 0.5 1 1.5 2Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2)
Collector Voltage (V)
0
50
100
150
200
250
300
0 0.5 1 1.5 2Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2)
Collector Voltage (V)
0
50
100
150
200
250
300
0 0.5 1 1.5 2Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2)
Collector Voltage (V)
nm)(OXt
2550
100
対称型IGBTゲート酸化膜厚の違いによるオン状態の特性
対称型IGBTのゲート酸化膜厚の違いによるラッチアップ電流密度
一定:V 5THV
μm 8NL N+の横拡散含む μm 200NW
μs 20HL 4.0, ONPNP
μm 8NL N+の横拡散含む μm 200NW
μs 20HL μm 5.1CHL
一定:V 5THV
しきい値電圧を一定にしてゲート酸化膜厚を薄くするとラッチアップ電流密度は上昇する
トレンチ・ゲートIGBT構造
58
(1)MOSFETのチャネル密度増加(チャネル縦方向)
(2)JFET抵抗無し
(3)エミッタ近くのN-ベース領域内のフリーキャリア密度増加
トレンチ・ゲートIGBT⇒オン状態電圧降下低減(同じブロッキング電圧のプレーナ型IGBTと比較)
P+
エミッタ
コレクタ
P+領域
N+
ゲートP
N-ベース領域
Tt
N-バッファ層
P+
N+
P
J2GW 2MW
チャネル
CellW
トレンチ・ゲート非対称型Nch-IGBT
トレンチ・ゲートIGBTのブロッキング電圧⇒基本的にプレーナ型IGBTと同じ⇒違いはフォワード・ブロッキング・モードでトレンチ・コーナー部(左図A点)の電界がメサ中央部(左図B点)より高くなる
AB
(A点での電界がブレークダウン電圧を低下させる)
⇒対策:A点のコーナー部を丸めるエッチングをする
J1
JPx
トレンチ・ゲートIGBTオン状態のキャリア分布
59
(1) IEGT(Injection Enhanced Gate Transistor) 東芝
ゲート下のN-ベース領域のキャリア分布
プレーナ構造非対称IGBTのキャリア分布と同じ⇒J1でキャリア密度最大⇒J2でキャリア密度ゼロ
ゲート下以外のN-ベース領域のキャリア分布
PiNダイードの場合のキャリア分布と同じ(∵ゲート下は蓄積領域形成)⇒キャリア分布は懸垂線の形⇒J1でキャリア密度最大⇒J2でキャリア密度増加 伝導度変調強化(Injection Enhanced Effect)
⇒ トレンチ・ゲート幅を広くした構造(ドリフト領域へのキャリア注入強化)
伝導度変調を一層強化した構造
(2) CSTBT(Carrier Stored Trench Gate Bipolar Transistor) 三菱 ⇒ P-ベースに接するNドリフト層(電荷蓄積層)の濃度増加(ドリフト領域のキャリア蓄積強化)
IEGTとCSTBT構造
60
P+
エミッタ
コレクタ
P+領域
N+
ゲートP
N-ベース領域
N-バッファ層
P+N+
P
正孔
P+
エミッタ
コレクタ
P+領域
N+
ゲートP
N-ベース領域
N-バッファ層
N+
P
電子注入
正孔注入
P+
電荷蓄積層(N型)
電荷蓄積層P
N-ベース領域
EV
EC
正孔はEVの山を越えなければならずN-ベース領域で電荷蓄積が起こる
Ei
EF
IEGTの構造 CSTBTの構造 CSTBTの電荷蓄積メカニズム
EC:伝導帯端のエネルギー・レベルEV:価電子帯端のエネルギー・レベル
EF:フェルミ・エネルギー・レベルEi:真性フェルミ・エネルギー・レベル
トレンチ・ゲートIGBTオン状態の電圧降下
61
316 cm 101 NBN
μm 100NW
2A/cm 100CJ
313cm105 DN
nm 50OXt
-1-12 sVcm 450ni
μm 5.3CellW
μm 1GW
μm 5.1CHL
-1-12 sVcm 1000nA
V 15GV
V 5THVμm 3JPx
μm 4Tt
μm 10NBW
0
1
2
3
4
0.1 1 10 100 1000
On
-sta
te V
olt
age
Dro
p (
V)
High Level Lifetime τHL (μs)
ONV
NPV
NBV MOSFETV
トレンチ・ゲート非対称IGBTオン状態の電圧降下
τHL > 0.5μs: VP+N > VNB τHL < 0.5 μs: VP+N < VNB
τHL < 0.3μs: VNB 急に増大
トレンチ・ゲートIGBTのVONは約0.4Vプレーナ・ゲートIGBTより低い(同じ非対称構造で比較)∵トレンチ・ゲートIGBT⇒JFETがない
VMOSFET <VNB(上図τHLの範囲)
ブロッキング電圧: 1200V
トレンチ・ゲートIGBTのスイッチング特性
62
0
20
40
60
80
100
0 2 4 6 8 10
Turn
-off
En
ergy
Lo
ss p
er C
ycle
(m
J/cm
2)
On-state Voltage Drop (v)
0
20
40
60
80
100
0 2 4 6 8 10
Turn
-off
En
ergy
Lo
ss p
er C
ycle
(m
J/cm
2)
On-state Voltage Drop (v)
非対称型プレーナ・ゲートとトレンチ・ゲートIGBTの1周期当たりのターンオフ・エネルギー損失とオン状態の電圧降下のトレードオフ
プレーナ・ゲート
トレンチ・ゲート
ブロッキング電圧: 1200V ターンオフ過程のメカニズム⇒プレーナ・ゲートIGBT=トレンチ・ゲートIGBT
オン状態電圧降下⇒プレーナ・ゲートIGBT>トレンチ・ゲートIGBT
1周期当たりのターンオフ・エネルギー損失とオン状態の電圧降下のトレードオフ⇒プレーナ・ゲートIGBT(悪い)<トレンチ・ゲートIGBT(良い)
同じオン状態電圧降下で上記エネルギー損失⇒プレーナ・ゲートIGBT>トレンチ・ゲートIGBT
良い
トレンチ・ゲートIGBTのラッチアップ耐性
63
P+
エミッタ
N+
ゲートP
N-ベース領域
2CellW
JPx
PL
JNx
pI
nI
BR
トレンチ・ゲートIGBTでラッチアップ発生の条件
biBp VRI
Z
L
Zxx
LR PSP
JNJP
PPB
ρSP: ピンチシート抵抗(N+エミッタ下P領域)
ラッチアップ耐性:トレンチ・ゲートIGBT>プレーナ・ゲートIGBT(∵N+長短縮+バイポーラ電流パスの改善)
ρP: Pベース領域の抵抗率(N+エミッタ下P領域)
CellPSPONPNP
biLC
WL
VJ
,
,
2)gatetrench(
ラッチアップ電流密度
μm 7CellW
μm 3JPx℃)□( 25at /2117 TSP
V 8biVμm 2PL 4.0, ONPNP
2
, A/cm 13499 LCJ
316 cm 105 APN (P-ベース平均密度)μm 1JNx
1E-01
1E+00
1E+01
1E+02
1E+03
0 1 2 3Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2)
Collector Voltage (V)
オン状態特性の温度依存性
64
0
50
100
150
200
250
300
0 1 2 3
Co
llect
or
Ccu
rren
t D
ensi
ty (
A/c
m2
)
Collector Voltage (V)
0
50
100
150
200
250
300
0 1 2 3
Co
llect
or
Ccu
rren
t D
ensi
ty
(A/c
m2
)
Collector Voltage (V)
0
50
100
150
200
250
300
0 1 2 3
Co
llect
or
Ccu
rren
t D
ensi
ty
(A/c
m2)
Collector Voltage (V)
1E-01
1E+00
1E+01
1E+02
1E+03
0 1 2 3Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2)
Collector Voltage (V)
1E-01
1E+00
1E+01
1E+02
1E+03
0 1 2 3Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2)
Collector Voltage (V)
1E-01
1E+00
1E+01
1E+02
1E+03
0 1 2 3Co
llect
or
Cu
rren
t D
ensi
ty (
A/c
m2)
Collector Voltage (V)
K)(T300
500
400
K)(T 300
500400
300
500400
ブロッキング電圧: 1200V ブロッキング電圧: 1200V
MOSFET
IGBT
対称型IGBTのオン状態の温度特性 対称型IGBTとMOSFETのオン状態の温度特性比較
(1) オン状態電圧降下は温度上昇と共に急に増加しない(2) オン状態電圧降下は正の温度係数(通常の動作電流~100A/cm2)⇒大電流のためにチップの並列接続可能(3) 温度上昇とともにKnee電圧低下、Knee電圧より大きい領域の微分抵抗増大(移動度低下)(4) 温度上昇によるオン状態電圧降下の増大:IGBT≪MOSFET
Knee
ラッチアップ特性の温度依存性
65
ラッチアップ電流密度
)(
)()(
2 ,,
,T
TTV
WL
VJ
ONPNP
pBbi
CellPSPONPNP
biLC
Vbi: N+エミッタとP-ベース間のビルトイン電圧
(温度上昇と共に低下)
μpB: P-ベース領域の正孔の移動度(温度上昇と共に低下)
αPNP,ON: PNPトランジスタ電流利得(温度上昇と共に僅かに上昇:ライフタイムの上昇)
0
500
1000
1500
2000
2500
3000
300 350 400 450 500Latc
h-u
p C
urr
ent
Den
sity
(A
/cm
2)
Temperature (K)
ブロッキング電圧: 1200V
T=300K⇒500K: JC,Lは約1/3に低下する
ラッチアップ電流密度の温度依存性
ラッチアップ電流密度は温度上昇と共に低下する
参考文献
66
(1) 松田順一、「パワーMOSFETの特性オン抵抗」って何のこと?http://techon.nikkeibp.co.jp/atcl/column/15/090100007/060200048/
(2) 松田順一、「MOSFETのフラットバンド電圧」って何のこと?http://techon.nikkeibp.co.jp/atcl/column/15/090100007/071100051/
(3) 松田順一、「MOSFETのしきい値電圧」って何のこと?http://techon.nikkeibp.co.jp/atcl/column/15/090100007/082900056/
(4) 松田順一、「パワーMOSFETのゲートプラトー電圧」って何のこと?http://techon.nikkeibp.co.jp/atcl/column/15/090100007/110100060/
(5) 松田順一、「パワーMOSFETのdV/dt耐性」って何のこと?http://techon.nikkeibp.co.jp/atcl/column/15/090100007/011800066/?rt=nocnt
(6) 松田順一、「IGBTのブレークダウン電圧」は何で決まる?http://tech.nikkeibp.co.jp/atcl/nxt/column/18/00028/00004/
(7) 松田順一、「IGBT内のラッチアップ」は何で起こる?http://tech.nikkeibp.co.jp/atcl/nxt/column/18/00028/00007/
日経テクノロジー オンライン (PDEA パワーデバイスを安心・安全に使う勘所)
(1) B. Jayant Baliga, “Fundamentals of Power Semiconductor Devices”, Springer, New York, 2008.(2) 山本秀和、「パワーデバイス」、コロナ社、2012.(3) 山本秀和、「ワイドギャップ半導体パワーデバイス」、コロナ社、2015.(4) 大橋弘通、葛原正明(編著)、「パワーデバイス」、丸善出版、2011.
文献
付録
1. 電子・正孔対の発生とアバランシェ破壊条件
2. 理想(従来型)及び電荷結合型ドリフト領域の特性抵抗と耐圧
3. VD-MOSFETの特性オン抵抗
67
電子・正孔対の発生とアバランシェ破壊条件
68
電子:dxの距離走行中に αndx個の電子正孔対発生
正孔: dxの距離走行中に αpdx個の電子正孔対発生
735108.1)( ESiF
αn: 電子のインパクト・イオン化係数
αp: 正孔のインパクト・イオン化係数
)V/cm(E
Fulop’s approximation
pn+ -dxnp
xx0 W
空乏層
dxp
p-ドリフト領域
AN
W
xp
x
n dxxMdxxMxM )()(1)(0
x
pn dxMxM0
exp)0()(
1
0 0exp1)0(
W x
pnp dxdxM
pn接合からの距離 xで発生した単一の電子・正孔対から生み出される空乏層内の電子・正孔対の全数→ M(x):増倍係数
M(0): 空乏層端(pn接合)における電子・正孔対の全数
1exp0 0
W x
pnp dxdx 10
W
dx
W x
pnp
x
pn
dxdx
dx
xM
0 0
0
exp1
exp
)(
αn=αp=α
アバランシェ破壊条件: M(x)→∞
付録1
理想(従来型)ドリフト領域と電界分布
69
ドリフト層
アノード
カソード
DR
xWqN
E D
s
D
ECE
電界
ブレークダウン時空乏層広がり=ドリフト長
0
DW
DN
臨界電界:CEN+基板x
理想ダイオード(順方向電圧降下ゼロ)
付録2
理想ドリフト領域の特性抵抗と耐圧の関係
70
ドリフト領域最適電荷密度(臨界電界(縦方向)時の電束密度)
CsDDopt EWqNQ )(Si F/cm 10854.87.11
)cm101(at cm/V 103
14
-3155
の誘電率
s
DC NE
単位面積当たりのドリフト領域抵抗(理想特性抵抗)
Limit) (Si 2
)(,,
optN
DidealspD
DN
DDDspD
Q
WR
Nq
WWR
212 cm102dose)net ( DDWN
臨界電界(縦方向)と耐圧
C
DDCE
BVWWEBV
2
2
1
3
2
)(,
4
CNs
idealspDE
BVR
DevicesPower for Merit of Figure sBaliga':3
CNs E
理想特性抵抗と耐圧との関係
ρD: ドリフト層の抵抗率
μN: N型ドリフト層の移動度
付録2
VD-MOSFETの各オン抵抗成分(1)
71
CellW
2CW GW 2PWW
2SW
0W
ALCHL
NL
ゲート
ドレイン
ソース
P-ベース
N+
N-ドリフト
N+基板
y
dy
a
DX
t
JPx
SUBt
電流通路
)(
2
SC
CSCS
WWZR
各ソースのコンタクト抵抗
ρCS: ソースの特性コンタクト抵抗 (Ω cm2)
Z: 断面に垂直方向のデバイス幅 (cm)
ソース・コンタクトの特性抵抗(単位面積に換算)
)cm (Ω 2
,
SC
CellCSCell
SC
CSSPCS
WW
WZW
WWZR
各N+ソースの抵抗
)(
Z
LR N
SQNSN
)/( : □ ソース領域シート抵抗SQN
(cm) : ソース領域の長さNL
JN
SPW
Nx
WWL 2
2(cm) : ソース領域接合深さN
JNx
N+ソースの特性抵抗(単位面積に換算)
)cm (Ω 22
2
,
CellNSQN
CellN
SQNSPSN
WLZW
Z
LR
JNx
45°
付録3
VD-MOSFETの各オン抵抗成分(2)
72
各チャネル抵抗
)(
THGOXni
CHCH
VVCZ
LR
JNJPCH xxL(cm) :チャネル長CHL
)(F/cm : 2ト容量単位面積当たりのゲー OXC
)V(cm : 112 sni 反転層移動度
(V) :ゲート電圧GV
(V) :しきい値電圧THV
チャネルの特性オン抵抗(単位面積に換算)
)cm (
22
2
,
THGOXni
CellCHCell
THGOXni
CHSPCH
VVC
WLZW
VVCZ
LR
各蓄積層の抵抗
)(
THGOXnA
AA
VVCZ
LR
)cm (
4
2
4
2 2
,
THGOXnA
CellJPGACell
THGOXnA
JPGASPA
VVC
WxWKZW
VVCZ
xWKR
蓄積層の特性オン抵抗(単位面積に換算)
JPG
A xW
L 2
(cm) :蓄積領域長AL
)V(cm : 112 snA 蓄積領域移動度
JFET)( : 蓄積電流広がり係数 AK
(cm) :Pベース接合深さ JPx
付録3
VD-MOSFETの各オン抵抗成分(3)
73
JFET領域の抵抗
JFET領域の特性オン抵抗(単位面積に換算)
)(
22 0
WxWZ
x
Za
xR
JPG
JPJFETJPJFETJFET
(cm) 22 0WxWa JPG
(cm)
20
DJADJ
biAS
NNqN
VNW
(V) ln2
i
DJAbi
n
NN
q
kTV
k: ボルツマン定数(1.38×10-23J/K)
T: 絶対温度(K)
q: 素電荷量(1.6×10-19 C)ρJFET: JFET領域の抵抗率 Wo: JFET領域のゼロバイアス空乏層幅
Vbi: JFET領域のビルトイン電位
)cm (
2222
2
00
,
WxW
WxZW
WxWZ
xR
JPG
CellJPJFETCell
JPG
JPJFETSPJFET
cm) ( 1
DJn
JFETNqμ
a: JFET領域の電流通路幅
εS: Si誘電率(11.7×8.854×10-14 F/cm)
NA: Pベース不純物濃度 (cm-3)
NDJ: JFET領域不純物濃度 (cm-3)
付録3
VD-MOSFETの各オン抵抗成分(4)
74
ドリフト領域の抵抗
)( 2
ln2
a
ta
ZR D
D
)cm ( 2
ln2
2ln
2
2
,
a
taW
a
taZW
ZR CellD
CellD
SPD
ドリフト領域の特性オン抵抗(単位面積に換算)
2yaZ
dy
ZX
dydR D
D
DD
t
DD
yaZ
dyR
02
yaX D 2
電流通路のドリフト領域が 45°で広がり、セルいっぱいに広がる前に、N+ 基板と接続する場合のドリフト領域の抵抗
付録3
VD-MOSFETの各オン抵抗成分(5)
75
CellW
2CW GW 2PWW
2SW
0W
ALCHL
NL
ゲート
ドレイン
ソース
P-ベース
N+
N-ドリフト
N+基板
y
dy
a
DX
t
JPx
SUBt
電流通路
JNx
ドリフト領域の抵抗
)( ln
a
W
aWZ
tR Cell
Cell
DD
)cm ( lnln 2
,
a
W
aW
tW
a
WZW
aWZ
tR Cell
Cell
CellDCellCell
Cell
DSPD
ドリフト領域の特性オン抵抗(単位面積に換算)
yaWatZ
tdy
ZX
dydR
Cell
D
D
DD
t
Cell
DD
yaWatZ
tdyR
0
yt
aWaX Cell
D
電流通路のドリフト領域がセルいっぱいに広がり,広がった時点で N+ 基板と接続する場合のドリフト領域の抵抗
付録3
VD-MOSFETの各オン抵抗成分(6)
76
CellW
2CW GW 2PWW
2SW
0W
ALCHL
NL
ゲート
ソース
P-ベース
N+
N-ドリフト
N+基板
y
dy
a
DX
t
JPx
SUBt
電流通路
JNx
ドレイン
ドリフト領域の抵抗
)( ln2
1
a
W
ZR CellD
D
)cm ( 22
ln2
2
21,
CellD
CellCellD
CellDDSPD
Wat
a
WW
ZWRRR
ドリフト領域の特性オン抵抗(単位面積に換算)
電流通路のドリフト領域が N+ 基板と接続する前に、45°でセルいっぱいに広がった場合のドリフト領域の抵抗
45°
21
yaZ
dy
ZX
dydR D
D
DD
2
02
aW
DD
Cell
yaZ
dyR
yaX D 2
2DL
222
CellD
WatL
)( 22
2
Cell
Cell
DD
Wat
ZWR
(45°で広がった領域) (広がった後、N+ 基板接続までの領域)
付録3
VD-MOSFETの各オン抵抗成分(7)
77
)( ZW
tR
Cell
SUBSUBSUB
基板領域の特性抵抗(単位面積に換算)
ρSUB: 基板抵抗率 (Ω cm)
ドレイン・コンタクトの特性抵抗(単位面積に換算)
tSUB: 基板厚み (cm)
基板領域の抵抗
)cm ( 2
, SUBSUBCell
Cell
SUBSUBSPSUB tZW
ZW
tR
ドレインのコンタクト抵抗
)( ZW
RCell
CDCD
ρCD: ドレインの特性コンタクト抵抗 (Ω cm2)
)cm ( 2
, CDCell
Cell
CDSPCD ZW
ZWR
付録3