Cap7f.pdf

7/23/2019 Cap7f.pdf

1/36

CAPTULO VII

CONVERSOR EM PONTE COMPLETA,

NO RESSONANTE, MODULADO POR

LARGURA DE PULSO, COM

COMUTAO SOB TENSO NULA

ZVS) E COM SADA EM FONTE

DE CORRENTE

7.1INTRODUOO conversor que ser estudado neste captulo muito importante.

Este conhecido na literatura internacionalmente como conversor

FB-ZVS-PWM, iniciais das palavras Full-Bridge, Zero-Voltage-

Switching, Pulse-Width-Modulated.

O circuito semelhante ao estudado no captulo anterior, porm

com filtro LC na sada, a exemplo do que utilizado no conversor em

ponte completa tradicional.

O indutor do filtro reduz muito a ondulao na corrente aps o

retificador de sada. Para efeito de estudo, ele usualmente substitudo

por uma fonte de corrente ideal. A conseqncia disso uma reduo das

perdas de conduo totais do conversor, com um significativo aumentodo rendimento, em relao ao conversor anterior, com filtro capacitivo na

sada.

O circuito de potncia do conversor FB-ZVS-PWM est

representado na Fig. 7.1.

7/23/2019 Cap7f.pdf

2/36

D11S C1

b

c

D33S C3

D2 2SC2

D4 4SC4

+

-iV

a

Lr

iLr

.

oI+

-

Co Ro Vo

Lo

.T D5 D6

D7 D8

Fig. 7.1 - Conversor em ponte completa, PWM, ZVS, com filtro LC na sada.

Os diversos componentes do circuito so descritos como segue:

Vi fonte de tenso,

S1,2,3,4 interruptores ativos (MOSFETs ou IGBTs),

D1,2,3,4 diodos da ponte,

C1,2,3,4 capacitores de comutao,

T transformador para isolamento e adaptao da tenso,

D5,6,7,8 diodos retificadores de sada,

Lo indutor do filtro de sada,

Co capacitor do filtro de sada,

Ro resistncia de carga,

Lr indutor de comutao, incluindo o efeito da disperso do

transformador.

No caso do emprego do MOSFET como interruptor, D1,2,3,4 e

C1,2,3,4 so os componentes intrnsecos, no sendo necessrio

componentes externos.

Os interruptores so comandados por sinais representados

simplificadamente na Fig. 7.2.

Conversores CC-CC Isolados de Alta Freqncia com Comutao Suave246

7/23/2019 Cap7f.pdf

3/36

t

t

t

t

tT

1S

ST

abv

i(V )

- i(V )

2S

3S

4S

ST /2

Fig. 7.2 Sinais de comando e tenso vab.

Os sinais de comando de cada brao so complementares. A tenso

vabe consequentemente a potncia transferida carga controlada peladefasagem entre os sinais de comando dos braos, representado por Tna figura 7.2.

Na seo 7.2 o funcionamento do circuito explicado em detalhes.

7.2ETAPAS DE FUNCIONAMENTO

Para simplificar a anlise o transformador removido e a carga

representada por uma fonte de corrente ideal, cujo valor igual oI ,

como representado na Fig. 7.3. Todos os demais componentes so

considerados ideais.

1

a

Etapa (t0, t1)No instante t0o estado topolgico do conversor representado pela

Fig. 7.3. A fonte de corrente , que representa a carga, encontra-se

curto-circuitada pelos diodos retificadores de sada. A corrente do indutor

ressonante Lrcircula por S2e D1.

oI

Cap. VII Conversor FB-ZVS-PWM com Sada em Fonte de Corrente 247

7/23/2019 Cap7f.pdf

4/36

Lr

D11S C1

+

-iV /2

a b

oIc

D33S C3

D2 2SC2

D4 4SC4

+

-

oV

Fig. 7.3 - Primeira etapa.

2aEtapa (t1, t2)No instante t1 a chave S2 bloqueada. As tenses vC2 e vC4, e a

corrente iLrvariam de forma ressonante at o instante t1, quando a tenso

vC4torna-se igual a zero. A segunda etapa est representada na Fig. 7.4.

Lr

D11S C1

+

-iV

a boI

c

D33S C3

D2 2SC2

D4 4SC4

Fig. 7.4 - Segunda etapa.

3aEtapa (t2, t3)

No instante t2, quando a tenso no capacitor C4atinge zero, o diodo

D4 polarizado diretamente e entra em conduo. A corrente no indutor

decresce linearmente. Durante esta etapa a chave S4deve ser comandada

a conduzir. Na Fig. 7.5 tem-se esta etapa.

Lr

D11S C1

+

-iV

a boI

c

D33S C3

D2 2SC2

D4 4SC4

Fig. 7.5 - Terceira etapa.


7/23/2019 Cap7f.pdf

5/36

4aEtapa (t3, t4)

Esta etapa inicia no instante t3 quando a corrente no indutor Lr

atinge zero e inverte de sentido, circulando por S1e S4, como mostrado

na Fig. 7.6. A corrente no indutor cresce linearmente, e no final desta

etapa atinge .oI

Lr

D11S C1

+

-iV

a b

oI c

D33S C3

D2 2SC2

D4 4SC4

Fig. 7.6 - Quarta etapa.

5aEtapa (t4, t5)

Na Fig. 7.7 est representada a quinta etapa de funcionamento.Durante esta ocorre a transferncia de potncia para a carga, atravs de S1

e S4.

Lr

D11S C1

+

-iV

a b

oIc

D33S C3

D2 2SC2

D4 4SC4

Fig. 7.7 - Quinta etapa.

6aEtapa (t5, t6)

No instante t5a chave S1 bloqueada. As tenses vC1e vC3variam

de forma ressonante at o instante t6, quando a tenso no capacitor C3

torna-se igual a zero. Na Fig. 7.8 tem-se a sexta etapa.


7/23/2019 Cap7f.pdf

6/36

Lr

D11S C1

+

-iV

a b

oIc

D33S C3

D2 2SC2

D4 4SC4

Fig. 7.8 - Sexta etapa.

7aEtapa (t6, t7)

No instante t6, quando a tenso no capacitor C3atinge zero, o diodo

D3 polarizado diretamente, entrando em conduo, como mostrado na

Fig.7.9. Durante esta etapa os diodos do estgio de sada se mantm em

curto-circuito e a corrente no indutor Lrcircula por D3e S4.

Lr

D11S C1

+

-iV

a b

oIc

D33S C3

D2 2SC2

D4 4SC4

Fig. 7.9 - Stima etapa.

8aEtapa (t7, t8)

A oitava etapa est representada na Fig. 7.10. No instante t7a chave

S4 bloqueada. As tenses vC2e vC4, e a corrente iLrvariam de forma

ressonante at o instante t7, quando a tenso vC2torna-se igual a zero.

Lr

D11S C1

+

-iV

a b

oIc

D33S C3

D2 2SC2

D4 4SC4

Fig. 7.10 - Oitava etapa.


7/23/2019 Cap7f.pdf

7/36

9aEtapa (t8, t9)

A nona etapa inicia no instante t8quando a tenso no capacitor C2

atinge zero, polarizando diretamente o diodo D2, como mostrado na Fig.

7.11. A corrente no indutor decresce linearmente. Durante esta etapa a

chave S2deve ser comandada a conduzir.

Lr

D11S C1

+

-iV

a b

oIc

D33S C3

D2 2SC2

D4 4SC4

Fig. 7.11 - Nona etapa.

10aEtapa (t9, t10)

No instante t9 a corrente no indutor Lr atinge zero e inverte de

sentido, passando a circular por S3 e S2, como mostrado na Fig. 7.12.

Essa mesma corrente cresce linearmente, igualando-se a oI no instante

t10.

Lr

D11S C1

+

-iV

a b

oIc

D33S C3

D2 2SC2

D4 4SC4

Fig. 7.12 - Dcima etapa.


7/23/2019 Cap7f.pdf

8/36

11aEtapa (t10, t11)

Na Fig. 7.13 tem-se a representao da dcima primeira etapa.

Durante esta ocorre a transferncia de potncia para a carga, atravs de S2

e S3.

Lr

D11S C1

+

-iV

a b

oIc

D33S C3

D2 2SC2

D4 4SC4

Fig. 7.13 - Dcima primeira etapa.

12aEtapa (t11, t12)

No instante t11 a chave S3 bloqueada. As tenses vC1 e vC3

variam de forma linear at o instante t12, quando vC1 torna-se igual a

zero. Esta etapa est representada na Fig. 7.14.

Lr

D11S C1

+

-iV

a b

oIc

D33S C3

D2 2SC2

D4 4SC4

Fig. 7.14 - Dcima segunda etapa.

7.3FORMAS DE ONDA BSICAS

As formas de onda mais importantes, com indicao dos intervalos

de tempo correspondentes, para as condies idealizadas na seo 7.2,

esto representadas na Fig. 7.15.


7/23/2019 Cap7f.pdf

9/36

2Scomando

1Scomando

2Si2Sv

1Si1Sv

Lri

o(I )

ST

abv

i(V )

8t7t6t5t4t3t2t1t0t

i(V )

T

oV '

- i(V )

- o(I )

o(I )

o(I )

4Scomando

3Scomando

12t11t10t9t

t

t

t

t

t

t

t

t

t

i(V )

o(I )i(V )

Fig. 7.15 - Formas de Onda Bsicas.


7/23/2019 Cap7f.pdf

10/36

7.4EQUACIONAMENTO

7.4.1 Caracterstica de Sada

Pela simetria do conversor, sabe-se que 6701 tt = ,

, e .8932 tt = 91034 tt = 101145 tt =

Seja T o tempo em que a tenso vab

igual a tenso da fonte

(Vi). Assim pode-se escrever (7.1) e (7.2).

101191089453423 ttttttT ++=++= (7.1)

67s tT

2

T+ (7.2)

A razo cclica D definida pela expresso (7.3):

sT

T2D

= (7.3)

A variao linear da corrente no indutor Lrprovoca uma reduo narazo cclica efetiva na carga. Na Fig. 7.14 pode se observar que na

terceira, quarta, nona e dcima etapas, quando a corrente no indutor

ressonante varia linearmente, a ponte de diodos fica em curto-circuito, ou

seja, a tenso na carga zero. Assim sendo, a transferncia de potncia

ocorre apenas na quinta e dcima primeira etapas. Definindo-se a razo

cclica efetiva (Def) responsvel pela transferncia de potncia, obtm-se

ento a durao da quinta e dcima primeira etapas, de acordo com a

expresso (7.4):

2

TDt sef45 = (7.4)

Se considerarmos que durante a segunda etapa (etapa ressonante) a

corrente no indutor praticamente no varia, ou seja, que a corrente inicial

na terceira etapa , a durao da terceira etapa ser igual a durao da

quarta etapa. Assim tem-se (7.5).oI

3423 tt (7.5)


7/23/2019 Cap7f.pdf

11/36

Portanto a durao da quarta e da terceira etapa de funcionamento

dada por (7.6) e (7.7).

( )4

TDDt sef34 = (7.6)

2

T

)D1(ts

01 = (7.7)

Do circuito eltrico equivalente da quarta etapa de funcionamento,

tem-se (7.8).

dt

)t(diLV r

Lri = (7.8)

Aplicando-se a transformada de Laplace, e isolando-se a corrente no

indutor obtm-se (7.9).

r

2

irL

Ls

V)s(i = (7.9)

Aplicando-se a anti-transformada de Laplace equao (7.9) chega-

se expresso (7.10) para a corrente no indutor.

tL

V)t(i

r

irL = (7.10)

Esta etapa termina quando a corrente no indutor igual a oI , cuja

durao dada por (7.11).

i

ro34

V

LIt

= (7.11)

Substituindo-se as expresses (7.4), (7.5) e (7.11) em (7.1), obtm-

se uma relao entre a razo cclica e a razo cclica efetiva, dada por

(7.12).

2

TD

V

LI2ttt

2

TDT sef

i

ro453423

s +

=++== (7.12)


7/23/2019 Cap7f.pdf

12/36

Isolando-se a razo cclica efetiva em (7.12) tem-se (7.13).

i

sroef

V

fLI4DD

= (7.13)

Como pode se observar na expresso (7.13), o termo (4 oI Lr fs/Vi)

corresponde perda de razo cclica devido derivada finita de corrente

no indutor. Esta perda de razo cclica diretamente proporcional

corrente de carga. A corrente mdia de sada normalizada apresentada

em (7.14).

i

sroo

V

fLI4I

= (7.14)

Substituindo-se (7.14) em (7.13) tem-se (7.15):

oef IDD = (7.15)

A tenso mdia de sada dada por (7.16), (7.17) ou (7.18).

iefmedo VDV = (7.16)

ii

sromedo VV

fLI4DV

= (7.17)

oi

medo IDV

Vq =

= (7.18)

7.4.2 Correntes de Pico, Mdia, e Eficaz nas ChavesA corrente de pico nas chaves igual corrente da carga, dada por

(7.19).

1I

II

o

picoS

picoS == (7.19)


7/23/2019 Cap7f.pdf

13/36

A corrente mdia e a corrente eficaz nas chaves S1 e S3 so

calculadas integrando-se a corrente no indutor na quarta e quinta etapas

de operao, como mostrado nas expresses (7.20) e (7.24). E nas chaves

S2 e S4 so calculadas integrando-se a corrente no indutor na quarta,

quinta e primeira etapas de operao, como mostrado nas expresses

(7.22) e (7.26).

8

D3DIdtIdt

t

tI

T

1I efo

t

0

t

0

o43

os

med3,1S

43 54+

=

+

=

(7.20)

Substituindo-se (7.15) em (7.20) obtm-se (7.21).

( oo

med3,1S

med3,1SI3D4

8

1

I

II =

= ) (7.21)

( )

+

=

++=

8

4DD3

IdtIdtIdtt

t

IT

1

Ief

o

t

0

t

0

o

t

0

o43

os

med4,2S

43 0154

(7.22)

Substituindo-se (7.15) em (7.22) tem-se (7.23).

( oo

med4,2S

med4,2SI34

8

1

I

II =

= ) (7.23)

3

D5D

2

IdtIdt

t

tI

T

1I efo

t

0

t

0

2o

2

43o

sef3,1S

43 54+

=

+

=

(7.24)

Substituindo-se (7.15) em (7.24) tem-se (7.25).

oo

ef3,1S

ef3,1SI

3

5D2

2

1

I

II =

= (7.25)


7/23/2019 Cap7f.pdf

14/36

( )12

6DD5IdtIdtIdt

t

tI

T

1I efo

t

0

t

0

2o

t

0

2o

2

43o

sef4,2S

43 0154+

=

++

=

(7.26)


oo

ef4,2Sef4,2S

I352

21

III =

= (7.27)

7.4.3 Correntes de Pico, Mdia e Eficaz nos Diodos emAnti-Paralelo com as Chaves

A corrente de pico nos diodos em anti-paralelo com as chaves, igual

a corrente na carga, dada por (7.28).

1I

II

o

picoD

picoD == (7.28)

A corrente mdia e a corrente eficaz nos diodos D1 e D3 so

calculadas integrando-se a corrente no indutor na primeira e terceira

etapas de operao, como mostrado nas expresses (7.29) e (7.33). E nos

diodos D2 e D4 integrando-se a corrente no indutor na quarta etapa de

operao, como mostrado nas expresses (7.31) e (7.35).

( )

+

=

+=

2

DD1

2

Idt

t

tIIdtI

T

1I efo

t

032

oo

t

0

os

med3,1D

3201

(7.29)

Substituindo-se (7.15) em (7.29) tem-se a expresso (7.30).

+=

=

2

ID1

2

1

I

II o

o

med3,1D

med3,1D (7.30)


7/23/2019 Cap7f.pdf

15/36

( )8

DDIdtt

t

II

T

1I efo

t

043

oo

smed4,2D

43

=

=

(7.31)

Substituindo-se (7.15) em (7.31) tem-se a expresso (7.32).

8

I

I

II o

o

med4,2D

med4,2D=

= (7.32)

( )6

3DD2Idt

t

tIIdtI

T

1I efo

t

0

2

32oo

t

0

2o

sef3,1D

3201++

=

+=

(7.33)

Substituindo-se (7.15) em (7.33) obtm-se a expresso (7.34).

6

I2D43

I

I

Io

o

ef3,1D

ef3,1D

+

== (7.34)

6

DDIdtt

t

II

T

1I efo

t

0

2

43

oo

sef4,2D

43

=

=

(7.35)


6

I

I

II o

o

ef3,1D

ef4,2D

=

= (7.36)

7.4.4 Correntes de Pico, Mdia e Eficaz nos DiodosRetificadores

A corrente de pico nos diodos retificadores, igual a corrente da

carga, dada por (7.37).


7/23/2019 Cap7f.pdf

16/36

1I

II

o

picoDR

picoDR == (7.37)

A corrente mdia nos diodos retificadores igual a corrente da carga

sobre dois, como mostra a expresso (7.38).

2

1

I

I

Io

medDRmedDR == (7.38)

A corrente eficaz dos diodos retificadores, dada pela raiz quadrada

da soma dos quadrados das correntes eficazes nas chaves S2 e S4 e

diodos D2e D4, como mostrado em (7.39) e (7.40).

2ef4,2D

2ef4,2SefDR

III += (7.39)

2

I2

I

II

o

o

efDRefDR

=

= (7.40)

7.5ANLISE DA COMUTAO

Observando as etapas de funcionamento verifica-se que as chaves

S1e S3iro comutar com a corrente de carga oI e as chaves S2e S4iro

comutar com uma corrente que ser sempre menor que a corrente de

carga , uma vez que a ponte de diodos est em curto-circuito durante

esta comutao. Assim, nas chaves S2e S4somente obtm-se comutao

sob tenso nula para uma corrente de carga acima de um valor crtico.

Para se obter comutao suave em uma ampla faixa de corrente de carga,

necessrio ter grandes valores de indutncia Lr. Entretanto, grandesvalores desta indutncia reduzem substancialmente as inclinaes de

subida e descida da corrente, reduzindo a razo cclica efetiva. Alm

disso, os valores de pico esto limitados corrente de carga, o que torna

as comutaes mais crticas do que, por exemplo, as comutaes quando

a carga tem caracterstica de fonte de tenso (Captulo VI), uma vez que

os picos de corrente envolvidos so maiores.

oI


7/23/2019 Cap7f.pdf

17/36

Uma alternativa para solucionar o problema da comutao a

utilizao de um circuito auxiliar de comutao, como mostrado na Fig.

7.16. Este composto pelos indutores auxiliares La1 e La2, sendo que

La1 fornecer corrente para a comutao de S1 e S3, e La2 fornecer

corrente para a comutao de S2e S4. Vale salientar que estes indutores

auxiliares no alteram as etapas de funcionamento do conversor, porm

h um aumento na energia reativa circulante com um conseqenteaumento das perdas de conduo nos semicondutores.

Lr

D11S C1

b

oI c

D33S C3

D2 2SC2

D4 4SC4

+

-

La2

La1

+

-iV /2

+

-iV /2

a

oV

iLr

Fig. 7.16 - Conversor em Ponte Completa, ZVS, PWM, com sada em fonte de

corrente, com circuito auxiliar de comutao.

A. Comutao do Brao Direito (chaves S2e S4)

A comutao destas chaves ocorrem com os diodos retificadores em

curto-circuito, como se pode observar na segunda e oitava etapas de

operao. Portanto, somente a energia armazenada no indutor Lr e no

indutor auxiliar La2esto disponveis para realizar a comutao.

Sejam as condies iniciais da segunda etapa de funcionamento,

dadas pelas expresses abaixo:

=

=

=

orL

i4C

2C

I)0(i

V)0(v

0)0(v


7/23/2019 Cap7f.pdf

18/36

Do circuito eltrico equivalente da segunda etapa tem-se (7.41),

(7.42) e (7.43).

pico2La4C2CrLI)t(i)t(i)t(i += (7.41)

0)t(v

dt

)t(diL 2C

rLr =+ (7.42)

i4C2C V)t(v)t(v =+ (7.43)

As correntes nos capacitores C2e C4so dadas por (7.44) e (7.45).

dt

)t(dvC)t(i 2C22C = (7.44)

dt

)t(dvC)t(i 4C44C = (7.45)

Substituindo-se as equaes (7.44) e (7.45) em (7.41), tem-se (7.46).

pico2La4C

42C

2rL Idt

)t(dvC

dt

)t(dvC)t(i += (7.46)

Substituindo-se a equao (7.43) em (7.46), obtm-se (7.47).

( )pico2La

2C42rL Idt

)t(dvCC)t(i += (7.47)

Definindo-se 3142 CCCCC +=+= , chega-se expresso (7.48).

pico2La2C

rL Idt

)t(dvC)t(i = (7.48)

Aplicando-se a transformada de Laplace s equaes (7.48) e (7.42),

tem-se (7.49) e (7.50).


7/23/2019 Cap7f.pdf

19/36

s

I)s(vCs)s(i

pico2La

2CrL = (7.49)

0)s(vIL)s(iLs 2CorrLr =+ (7.50)

Substituindo-se (7.49) em (7.50), obtm-se (7.51).

)opico2Larr22C IIL1CLs)s(v +=+ (7.51)

Definindo-seCL

1w

ro = , tem-se a expresso (7.52).

( )2o2opico2La2

or2Cws

IIwL)s(v

+

+= (7.52)

Aplicando-se a anti-transformada de Laplace equao (7.52),

obtm-se (7.53).

( twsenIIz)t(v oopico2La2C )+= (7.53)

SendoC

Lz r= .

Substituindo-se a equao (7.53) na equao (7.48), obtm-se (7.54).

( )pico2Lao2

o

opico2La

rLItwcos

w

II)t(i

+= (7.54)

A partir das equaes (7.53) e (7.54) verifica-se que o indutor Lr

tem fundamental importncia nesta comutao. Um pequeno valor de

indutncia Lr implica em elevados valores de corrente no indutor La2.

Entretanto, na escolha do valor da indutncia Lr, deve-se considerar que a

mesma provoca uma perda de razo cclica na carga.


7/23/2019 Cap7f.pdf

20/36

Para garantir que esta comutao ocorra sob tenso nula em toda

faixa de carga, devem-se considerar as seguintes condies:

A corrente de carga menor do que a corrente ILa2pico. Nesta

condio a energia armazenada no indutor La2 suficiente para

realizar a comutao.

oI

A corrente de carga maior ou igual corrente ILa2pico. Nestecaso, deve-se garantir que a comutao se realize antes que acorrente em Lrse torne igual a zero. A partir do instante de inverso

no sentido da corrente em Lr, a corrente responsvel pela carga e

descarga dos capacitores passa a ser igual diferena entre ILa2picoe

iLr(t). Portanto, a corrente iLr(t) passa a no auxiliar na comutao.

oI

O caso crtico ocorre quando a corrente de carga oI igual

corrente ILa2pico. Nesta condio, o indutor Lr contribui com o menor

valor de corrente inicial (menor valor de energia armazenada) para

garantir que a comutao se realize antes que a corrente em Lr se torne

igual a zero.

Para o caso crtico desta comutao tem-se .

=

=

opico2La

rL

II

0)t(i

Substituindo-se estas condies iniciais na equao (7.54), chega-se

relao (7.55).

3two

= (7.55)

Substituindo-se este valor obtido na equao (7.53), obtm-se na

expresso (7.56) o valor da corrente ILa2pico que garante que esta

comutao ocorra sob tenso nula em toda faixa de carga.

3z

VI ipico2La (7.56)


7/23/2019 Cap7f.pdf

21/36

B. Comutao do Brao Esquerdo (chaves S1e S3)

A comutao destas chaves sempre ocorre quando a corrente de

carga est presente no processo de comutao, como se pode observar

na sexta e dcima segunda etapas.oI

Sejam as condies iniciais da sexta etapa de funcionamento dadas

pelas expresso abaixo:

=

=

=

orL

i3C

1C

I)0(i

V)0(v

0)0(v

Do circuito eltrico equivalente da sexta etapa escreve-se (7.57) e

(7.58).

o3C1Cpico1LaI)t(i)t(iI += (7.57)

i3C1C V)t(v)t(v =+ (7.58)

As correntes nos capacitores C1e C3so dadas por (7.59) e (7.60).

dt

)t(dvC)t(i 1C11C = (7.59)

dt

)t(dvC)t(i 3C33C = (7.60)

Substituindo-se (7.59) e (7.60) em (7.57), tem-se (7.61).

o3C

31C

1pico1La Idt

)t(dv

Cdt

)t(dv

CI += (7.61)

Substituindo-se (7.58) em (7.61), obtm-se (7.62).

o1C

pico1La Idt

)t(dvCI = (7.62)


7/23/2019 Cap7f.pdf

22/36

Aplicando-se a transformada de Laplace equao (7.62) tem-se

(7.63) e (7.64).

s

I)s(vCs

s

Io

1Cpico1La

= (7.63)

Cs

II

)s(v 2

opico1La

1C

+

= (7.64)

Aplicando-se a anti-transformada de Laplace equao (7.64)

obtm-se a expresso (7.65) para a tenso no capacitor C1.

tC

II)t(v

opico1La

1C

+= (7.65)

A durao desta etapa definida pela equao (7.66):

( )pico1Lao

i1

II

VCt

+= (7.66)

Para garantir que esta comutao ocorra sob tenso nula, mesmo

quando a corrente da carga oI for igual a zero, em um tempo mximo

dado por t1mx, a corrente ILa1picodeve ser dada por (7.67).

max1

ipico1La t

VCI

(7.67)

A comutao das chaves S1 e S3 menos crtica que a comutao

das chaves S2e S4. Portanto, a corrente ILa1pico geralmente menor do

que ILa2pico.

7.6 REPRESENTAO GRFICA DOS RESULTADOS DAANLISE

7.6.1 Caracterstica de Sada

A caracterstica de sada representada pela equao (7.18)

mostrada na Fig. 7.17. Se a derivada finita de corrente no indutor fosse


7/23/2019 Cap7f.pdf

23/36

desprezada a caracterstica de sada apresentaria um comportamento de

fonte de tenso ideal com retas paralelas ao eixo x. Entretanto a

caracterstica de sada constituda de retas decrescentes, sendo que o

termo oI incorpora a perda de razo cclica devido presena do indutor

Lr. Portanto a tenso de sada no independente da corrente de carga.

q

Io0 0,02 0,04 0,06 0,08 0,1 0,12 0,14 0,16

0

0,2

0,4

0,6

0,8

1

0,1

0,2

0,3

0,4

0,5

0,6

0,7

0,8

D=0,9

Fig. 7.17 Caracterstica de Sada.

7.7METODOLOGIA E EXEMPLO DE PROJETO

Nesta seo ser apresentada uma metodologia e exemplo de projeto

do conversor estudado, empregando as expresses apresentadas nas

sees anteriores.

Sejam as seguintes especificaes:

Vi= 400V

Vo= 50V

Po= 500W

Io= 10A

Hz1040f3

s =

W50P mino =


7/23/2019 Cap7f.pdf

24/36

Ser considerada a mesma relao de transformao utilizada no

Captulo VI, uma vez que a nica diferena entre os conversores a

natureza da carga. Assim:

2,3n=

Portanto:

A125,32,3

10

n

II omedo ===

V1602,350nVV omedo ===

Adotando-se uma reduo da razo cclica oI de 15%, calcula-se

ento o indutor Lr.

125,310404

40015,0

If4

VIL

3os

ior

=

=

L Hr= 120 10 6

Ser utilizado o mesmo valor de capacitores empregados no

Captulo VI, ou seja:

C F1 2 3 412222 10, , , =

Portanto:

C F= 444 10 12

Definindo-se um tempo de comutao mximo de

segundos, calcula-se a corrente de pico no indutor La1.300 109

A592,010300

40010444

t

VCI

9

12

max1

ipico1La =

=

Assim, a indutncia La1ser:


7/23/2019 Cap7f.pdf

25/36

LV

Ha1i

pico

= =

= 8

400

8 40 10 0 5922 12 10

3

3

f Is La1 ,,

A corrente de pico no indutor La2 calculada como mostrado

abaixo. Verifica-se que se obteve uma valor menor do que a corrente de

pico em La1. Isto se deve ao fato de se ter definido um tempo de

comutao mximo muito pequeno.

A45,0

310444

10120

400

3z

VI

12

6

ipico2La

Assim a indutncia La2ser:

LV

Hai

pico2 3

3

8

400

8 40 10 0 452 78 10= =

=

f Is La2 ,,

A. Operao com Potncia Nominal

Para os valores nominais calcula-se ento a razo cclica:

( ) ionommedo VIDV =

( ) 40015,0D160 nom =

Assim:

55,0Dnom =

4,015,055,0IDD onomef ===

Calcula-se o tempo de durao de cada etapa de maneira a

determinar os instantes de entrada em conduo e bloqueio das chaves.


7/23/2019 Cap7f.pdf

26/36

TD

snom= =

=

Ts

2

0 55 25 10

26 875 10

66, ,

( ) ( ) t t Dnom1 0 7 66

612

1 0 5525 10

25 625 10

= = =

=

Ts , , s

( ) ( ) t t D Dnom ef 4 3 10 96

6

40 55 0 4

25 10

40 9375 10

= = =

=

Ts , , , s

t t Def5 4 11 106

6

20 4

25 10

25 10

= = =

=

Ts , s

s

( ) t t T t t3 2 9 8 4 3 5 46 66 875 0 9375 5 10 0 938 10

= = = = , , ,

Os esforos nos semicondutores so ento calculados de acordo com

as expresses apresentadas na seo 7.4.

A684,0Imed3,1S

= A44,1Ief3,1S

= A125,3Ipico3,1S

=

A387,1Imed4,2S = A067,2I

ef4,2S = A125,3I

pico4,2S =

A82,0Imed3,1D = A338,1I

ef3,1D = A125,3I

pico3,1D =

A0586,0Imed4,2D = A494,0I

ef4,2D = A125,3I

pico4,2D =

A563,1I medDR = A125,2I efDR = A125,3I picoDR =

B. Operao com Potncia Mnima

Para uma potncia mnima de 50W, tem-se:

A3125,0160

50

V

PI

medo

minomino ==

=

Calcula-se ento qual a perda de razo cclica para esta carga:


7/23/2019 Cap7f.pdf

27/36

015,0400

1040101203125,04

V

fLI4I

36

i

srminomino =

=

=

Tem-se portanto, para a potncia mnima, uma perda de razo

cclica de 0,15%.

Para os valores mnimos calcula-se ento a razo cclica:

( ) iminominmedo VIDV =

( ) 40005,0D160 min =

Assim:

415,0D min =

4,0015,0415,0IDD minominminef ===

Calcula-se o tempo de durao de cada etapa de maneira a

determinar os instantes de entrada em conduo e bloqueio das chaves.

TD

smin= =

=

Ts

2

0 415 25 10

25188 10

66, ,

( ) ( ) t t Dmin1 0 7 66

612

1 0 4525 10

27 313 10

= = =

=

Ts , , s

( ) ( ) t t D Dmin ef min4 3 10 96

6

40 415 0 4

25 10

40 0938 10

= = =

=

Ts , , , s

t t Defmin5 4 11 106

6

20 4

25 10

25 10

= = =

=

Ts , s

s t t3 2 4 360 0938 10

= = ,


7/23/2019 Cap7f.pdf

28/36

Os esforos nos semicondutores so ento calculados de acordo com

as expresses apresentadas na seo 7.4.

A0473,0Imed3,1S = A119,0I

ef3,1S = A3125,0I

pico3,1S =

A139,0Imed4,2S = A207,0I

ef4,2S = A3125,0I

pico4,2S =

A103,0I med3,1D = A164,0I ef3,1D = A3125,0I pico3,1D =

A006,0Imed4,2D = A049,0I

ef4,2D = A3125,0I

pico4,2D =

A156,0I medDR = A213,0I efDR = A3125,0I picoDR =

7.7RESULTADOS DE SIMULAO

O circuito simulado apresentado na Fig. 7.18.

O programa de simulao utilizado foi o PROSCES. Os

interruptores so modelados por uma resistncia binria. Definiu-se uma

resistncia de conduo de 0,1

e de bloqueio de 1M

. Como as chavesno programa PROSCES so bidirecionais em corrente foram

acrescentados diodos em srie com as chaves mostradas na Fig. 7.18,

para um correto funcionamento da simulao.

Lr

D11S C1

b

oI c

D33

S C3

D2 2SC2

D4 4

SC4

2

3

1

4

78

5

6

+

-

La2

La1

+-i

V /2

+

-iV /2

aoV

iLr

Fig. 7.18 - Conversor simulado.


7/23/2019 Cap7f.pdf

29/36

7.7.1 Operao com Potncia Nominal

A listagem do arquivo de dados simulado, para potncia nominal,

apresentada a seguir.

v.1 8 1 200 0 0

v.2 2 8 200 0 0

i.1 5 6 3.125 0 0

c.1 2 3 222p 0

c.2 2 7 222p 0

c.3 3 1 222p 0

c.4 7 1 2220 0

t.1 2 9 0.1 1M 40k 0 0 1 0 12.2u

t.2 2 10 0.1 1M 40k 0 0 1 19u 5.625u

t.3 3 11 0.1 1M 40k 0 0 1 12.5u 24.2u

t.4 7 12 0.1 1M 40k 0 0 1 6.5u 18.125u

d.1 3 2 0.1 1M

d.2 7 2 0.1 1M

d.3 1 3 0.1 1M

d.4 1 7 0.1 1M

d.5 4 5 0.1 1M

d.6 7 5 0.1 1M

d.7 6 4 0.1 1M

d.8 6 7 0.1 1M

d.9 9 3 0.1 1M

d.10 10 7 0.1 1M

d.11 11 1 0.1 1M

d.12 12 1 0.1 1M

lr.1 3 4 120u 0


7/23/2019 Cap7f.pdf

30/36

l.2 8 3 2.12m

l.3 8 7 2.78m

.simulacao 0 1m 0 0 1

Nas Figs. 7.19 a 7.22 so apresentados os resultados de simulao

para carga nominal. Na Fig. 7.20 (a) pode-se observar a perda de razo

cclica devido variao linear da corrente no indutor Lr, quando a ponte

de diodos fica em curto-circuito. Nas Figs. 7.21 e 7.22 verifica-se a

comutao suave nas chaves.

t (s)(a)

)V(vab

t (s)

(b)

)V(Vo

Fig. 7.19 (a) Tenso vabe (b) tenso de sada Vo .

t (s)(a)

Lr )A(i

t (s)

(b)

La1(A)i

La2(A)i

Fig. 7.20 (a) Corrente no indutor Lre (b) corrente nos indutores auxiliares.


7/23/2019 Cap7f.pdf

31/36

t (s)(a)

S1v

1S 50i

t (s)

(b)

1Sv

1S 50i

Fig. 7.21 - Detalhe da entrada em conduo (a) e bloqueio (b) de S1.

t (s)(a)

v 2S

50i 2S

t (s)

(b)

v 2S

50i 2S


Na tabela I so apresentadas algumas grandezas calculadas o obtidas

por simulao. As diferenas entre os valores calculados e os obtidos por

simulao deve-se s perdas nas resistncias equivalentes dos

componentes.


7/23/2019 Cap7f.pdf

32/36

Tabela I

Calculado Simulado

medoV (V)

med3,1SI (A)

ef3,1SI (A)

pico3,1SI (A)

med4,2SI (A)

ef4,2SI (A)

pico4,2SI (A)

med3,1DI (A)

ef3,1DI (A)

pico3,1DI (A)

med4,2DI (A)

ef4,2DI (A)

pico4,2DI (A)

medDRI (A)

efDRI (A)

picoDRI (A)

Po(W)

160

0,684

1,44

3,125

1,387

2,067

3,125

0,82

1,338

3,125

0,0586

0,494

3,125

1,5625

2,125

3,125

500

150

0,74

1,58

3,71

1,394

2,094

3,51

0,84

1,67

3,69

0,052

0,32

2,57

1,563

2,15

3,125

468,7

7.7.2 Operao com Potncia Mnima

A listagem do arquivo de dados simulado, para potncia mnima,

apresentada a seguir.


7/23/2019 Cap7f.pdf

33/36

v.1 8 1 200 0 0

v.2 2 8 200 0 0

i.1 5 6 0.3125 0 0

c.1 2 3 222p 0

c.2 2 7 222p 0

c.3 3 1 222p 0

c.4 7 1 2220 0

t.1 2 9 0.1 1M 40k 0 0 1 0 12.2u

t.2 2 10 0.1 1M 40k 0 0 1 20.4125u 7.3125u

t.3 3 11 0.1 1M 40k 0 0 1 12.5u 24.7u

t.4 7 12 0.1 1M 40k 0 0 1 7.9125u 19.8125u

d.1 3 2 0.1 1M

d.2 7 2 0.1 1M

d.3 1 3 0.1 1M

d.4 1 7 0.1 1M

d.5 4 5 0.1 1M

d.6 7 5 0.1 1M

d.7 6 4 0.1 1M

d.8 6 7 0.1 1M

d.9 9 3 0.1 1M

d.10 10 7 0.1 1M

d.11 11 1 0.1 1Md.12 12 1 0.1 1M

lr.1 3 4 120u 0

l.2 8 3 2.111m

l.3 8 7 2.814m

.simulacao 0 10m 9.9m 0 1


7/23/2019 Cap7f.pdf

34/36

Nas Figs. 7.23 a 7.26 so apresentados os resultados de simulao

para potncia mnima. Pode se verificar que mesmo nesta situao a

comutao nas chaves suave.

t (s)(a)

)V(vab

t (s)

(b)

)V(Vo

Fig. 7.23 (a) Tenso vabe (b) tenso de sada Vo .

t (s)(a)

Lr )A(i

t (s)

(b)

La1(A)i

La2(A)i

Fig. 7.24 (a) Corrente no indutor Lre (b) corrente nos indutores auxiliares.


7/23/2019 Cap7f.pdf

35/36

t (s)(a)

S1v

1S

50i

t (s)

(b)

1Sv

1S

50i


t (s)(a)

v 2S

50i 2S

t (s)

(b)

v 2S

50i 2S


Na tabela II so apresentadas algumas grandezas calculadas o

obtidas por simulao. Existe uma diferena maior, em relao carga

nominal, nos esforos dos semicondutores, uma vez que a energia reativado circuito auxiliar de comutao mais representativa nesta situao.

As simulaes realizadas mostram claramente que o circuito

funciona como foi descrito no incio do captulo.

Este circuito muito importante sendo empregado atualmente

(1998) em muitos equipamentos comerciais e industriais.


7/23/2019 Cap7f.pdf

36/36

Tabela II

Calculado Simulado

medoV (V)

med3,1SI (A)

ef3,1SI (A)

pico3,1SI (A)

med4,2SI (A)

ef4,2SI (A)

pico4,2SI (A)

med3,1DI (A)

ef3,1DI (A)

pico3,1DI (A)

med4,2DI (A)

ef4,2DI (A)

pico4,2DI (A)

medDRI (A)

efDRI (A)

picoDRI (A)

Po(W)

160

0,0473

0,119

0,3125

0,139

0,207

0,3125

0,103

0,164

0,3125

0,006

0,05

0,3125

0,1563

0,213

0,3125

50

147.73

0,126

0,297

0,896

0,156

0,277

0,736

0,16

0,314

0,894

0,0057

0,049

0,765

0,1563

0,2192

0,3125

46,18


Documents

Cap7f.pdf