12
Rev. A | Page 1 of 12 AN-1106 APPLICATION NOTE One Technology Way P.O. Box 9106 Norwood, MA 02062-9106, U.S.A. Tel: 781.329.4700 Fax: 781.461.3113 www.analog.com An Improved Topology for Creating Split Rails from a Single Input Voltage by Kevin Tompsett INTRODUCTION Even with the widespread use of rail-to-rail single supply op amps, there is still often the requirement for dual rails (for example, ±15 V) to be generated from a single (positive) input power rail to power different parts of the analog signal chain. These are often low current (such as 10 mA to 500 mA) with relatively well-matched loads on the positive and negative supplies. One solution to this problem is to use two different converters; one to provide the positive rail and one to provide the negative rail. This can be expensive and, as this application note shows, unnecessary. Another solution is using a flyback; however, the supplies tend not to track each other very well with differential loading, it requires a large and expensive transformer, and it tends to be inefficient. A better solution is a SEPIC-Ćuk converter. This topology consists of an unregulated Ćuk converter tied to the same switching node as a regulated SEPIC converter. This combination results in two supplies that track each other very well under all but a 100% load mismatch. An analysis of the converter’s operation and implementation using the Analog Devices, Inc., ADP161x demonstrates the versatility of this topology. In addition, a revolutionary new design tool is introduced, providing a quick path to imple- menting a SEPIC-Ćuk in user applications. C2 L1a Q2 Q3 Q1 C IN C OUT1 C OUT2 V IN –V OUT +V OUT L2a L1b L2b C1 09556-001 Figure 1. Schematic of the SEPIC-Ćuk Converter

An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

  • Upload
    others

  • View
    2

  • Download
    0

Embed Size (px)

Citation preview

Page 1: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

Rev. A | Page 1 of 12

AN-1106APPLICATION NOTE

One Technology Way • P.O. Box 9106 • Norwood, MA 02062-9106, U.S.A. • Tel: 781.329.4700 • Fax: 781.461.3113 • www.analog.com

An Improved Topology for Creating Split Rails from a Single Input Voltage

by Kevin Tompsett

INTRODUCTION Even with the widespread use of rail-to-rail single supply op amps, there is still often the requirement for dual rails (for example, ±15 V) to be generated from a single (positive) input power rail to power different parts of the analog signal chain. These are often low current (such as 10 mA to 500 mA) with relatively well-matched loads on the positive and negative supplies.

One solution to this problem is to use two different converters; one to provide the positive rail and one to provide the negative rail. This can be expensive and, as this application note shows, unnecessary. Another solution is using a flyback; however, the supplies tend not to track each other very well with differential loading, it requires a large and expensive transformer, and it tends to be inefficient.

A better solution is a SEPIC-!uk converter. This topology consists of an unregulated !uk converter tied to the same switching node as a regulated SEPIC converter. This

combination results in two supplies that track each other very well under all but a 100% load mismatch.

An analysis of the converter’s operation and implementation using the Analog Devices, Inc., ADP161x demonstrates the versatility of this topology. In addition, a revolutionary new design tool is introduced, providing a quick path to imple-menting a SEPIC-!uk in user applications.

C2

L1a Q2

Q3

Q1CIN COUT1

COUT2

VIN –VOUT

+VOUT

L2a

L1b

L2b

C1

09556-001

Figure 1. Schematic of the SEPIC-!uk Converter

Hazawa
レールtoレールの単電源オペアンプを広く使用しても、単一の(正の)入力電源レールからデュアル・レール(例えば±15V)を生成して、 アナログ信号チェーン。 これらは、正と負の電源に比較的よく一致した負荷で、しばしば低電流(10mA〜500mAなど)です。
Hazawa
この問題の解決策の1つは、2つの異なるコンバータを使用することです。 1つは正のレールを提供し、もう1つは負のレールを提供する。 このアプリケーションノートが示すように、これは高価になる可能性があります。 別の解決策は、フライバックを使用することです。 しかし、電源は差動負荷で非常にうまく追従しない傾向があり、大型で高価な変圧器が必要となり、効率が悪くなる傾向があります。
Hazawa
より良いソリューションはSEPIC-Ćukコンバータです。 このトポロジは、規制されたSEPICコンバータと同じスイッチングノードに接続された規制されていないĆukコンバータで構成されています。 この組み合わせによって、100%の負荷不一致を除いて、お互いを非常にうまく追跡する2つの電源が得られます。アナログ・デバイセズ社のADP161xを使用したコンバータの動作と実装の解析では、このトポロジの多様性を実証しています。 さらに革新的な新しい設計ツールが導入され、ユーザアプリケーションでSEPIC-UCUを実装するための迅速な道が提供されます。
Hazawa
単一入力電圧からスプリットレールを作成するための改善されたトポロジ
Page 2: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

AN-1106 Application Note

Rev. A | Page 2 of 12

TABLE OF CONTENTS Introduction ...................................................................................... 1 Revision History ............................................................................... 2 Description of Topology .................................................................. 3

Limits to the Coupling Coefficient ............................................ 4 Differential Load and Output Voltage Tracking ...................... 4 Small-Signal Analysis and Loop Compensation ...................... 5

Power Component Stress .............................................................6 Output Filter ..................................................................................8

ADP161x Design Tool ......................................................................9 Lab Results ....................................................................................... 10

References .................................................................................... 10 Conclusion .................................................................................. 10

REVISION HISTORY 7/13—Rev. 0 to Rev. A

Changes to Figure 8 .......................................................................... 6

7/11—Revision 0: Initial Version

Page 3: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

Application Note AN-1106

Rev. A | Page 3 of 12

DESCRIPTION OF TOPOLOGY Initially, the SEPIC-!uk appears to be a complicated converter with four different inductors and switches. Fortunately, it can be broken down into its two constituent converters, simplifying the analytical problem. For a SEPIC or !uk converter, the Q1 and Q2 switches operate in the opposite phase from one another. Figure 2 shows the current flow diagram for the two different switch states in a SEPIC converter.

09556-002

L1a Q2

Q1CIN COUT1

VIN VOUT

L1b

C1(Q1 IS OPEN; Q2 IS CLOSED)

(Q1 IS CLOSED; Q2 IS OPEN)

SN2SN1

L1a Q2

Q1CIN COUT1

VIN VOUT

L1b

C1 SN2SN1

Figure 2. Current Flow in a SEPIC Converter

It is not immediately obvious, but the transfer capacitor (C1) voltage is approximately constant VIN (with small ripple).

Figure 4 shows the idealized waveforms for a SEPIC converter. When Q1 is on, the voltage at SN2 is equal to "VIN. Thus, during the time that Q1 is on (Q2 is off), the voltage across both L1a and L1b is VIN and when Q1 is off (Q2 is on), then the voltage across both L1a and L1b is "VOUT. Applying the principles of inductor-volt second balance, the equilibrium dc conversion ratio as shown in Equation 1 can be calculated. D is the converter’s duty cycle (the fraction of the switching cycle that Q1 is on).

)1( DD

VV

IN

SEPICOUT

� (1)

The !uk converter operates in a similar manner to the SEPIC converter, however, in this case, Switch Q2 is connected to ground rather than the output and the Inductor L2b is connected to the output instead of ground. Figure 3 shows a current flow diagram for the !uk converter during both switch positions.

The !uk is a negative output converter, so current flowing out of the load is actually delivering power to the output.

09556-004

L2a L2b

L2b

Q1

Q2

CIN COUT1

VIN –VOUT

Q2

C2(Q1 IS OPEN, Q2 IS CLOSED)

(Q1 IS CLOSED, Q2 IS OPEN)

SN2SN1

L2a

Q1CIN COUT2

VIN –VOUTC1 SN2SN1

Figure 3. Current Flow in a !uk Converter

The idealized waveforms for a !uk converter are shown in Figure 4. Applying the principles of inductor-volt second balance and capacitor charge balance, the voltage across C2 is VIN + VOUT. Therefore, the SN2 switch node switches between GND, when Q2 is closed, and "(VIN + VOUT). The voltage across both L2a and L2b while Q1 is on (Q2 is off), is VIN and, while Q1 is off (Q2 is on), the voltage across both L2a and L2b is "VOUT.

Comparing the waveforms in Figure 4 and Figure 5, note that the voltages across the inductors in a !uk are identical to those for the SEPIC. Thus, the duty cycle equation for a !uk is simply negative the duty cycle for the SEPIC,` as shown in Equation 2.

SN1SN2

IL1aIL1bIOUT (IQ2)

ON TIME ON TIMEOFF TIME OFF TIME

09556-003

VIN + VOUT

IOUT/(1 – D)

D × IOUT (1 – D)IOUT

–VIN

NODE VOLTAGES

COMPONENT CURRENTS

Figure 4. Idealized Waveforms SEPIC

Hazawa
当初、SEPIC-Ćukは4つの異なるインダクタとスイッチを備えた複雑なコンバータであるように見えます。 幸いにも、それは2つの構成コンバーターに分解され、分析上の問題を単純化することができます。 SEPICまたはĆukコンバータの場合、Q1スイッチとQ2スイッチは互いに逆の位相で動作します。 図2に、SEPICコンバータの2つの異なるスイッチ状態の現在の流れ図を示します。
Hazawa
すぐにはわかりませんが、転送コンデンサ(C1)の電圧はほぼ一定のVIN(リップルが小さい)です。
Hazawa
図4に、SEPICコンバータの理想化された波形を示します。  Q1がオンのとき、SN2の電圧は-VINに等しくなります。したがって、Q1がオン(Q2がオフ)の間、L1aとL1bの両方の電圧はVINになり、Q1がオフ(Q2がオン)のとき、L1aとL1bの両方の電圧は-VOUTになります。インダクタ - ボルト第2平衡の原理を適用すると、式1に示すような平衡DC変換比を計算することができます。Dはコンバータのデューティ・サイクル(Q1がオンしているスイッチング・サイクルの割合)です。
Hazawa
CukコンバータはSEPICコンバータと同様に動作しますが、この場合、スイッチQ2は出力ではなくグランドに接続され、インダクタL2bはグランドではなく出力に接続されます。図3は、両方のスイッチ位置の間のCuk変換器の現在の流れ図を示す。Cukは負の出力コンバータであるため、負荷から流れ出る電流は実際に出力に電力を供給しています。
Hazawa
Cukコンバータの理想化された波形を図4に示します。インダクタ電圧の二次平衡とコンデンサの充電バランスの原理を適用すると、C2の両端の電圧はVIN + VOUTになります。 したがって、SN2スイッチ・ノードは、Q2が閉じているときにGNDと - (VIN + VOUT)に切り替わります。Q1がオン(Q2がオフ)の間にL2aとL2bの両端の電圧はVINであり、Q1がオフ(Q2がオン)の間、L2aとL2bの両端の電圧は-VOUTです。
Hazawa
図4と図5の波形を比較すると、Cukのインダクタ両端の電圧はSEPICのものと同じであることに注意してください。したがって、Cukのデューティサイクル方程式は、式2に示すように、SEPICのデューティサイクルを単純に負とする。
Page 4: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

AN-1106 Application Note

Rev. A | Page 4 of 12

SN1SN2

IL1aIL1bIQ2

ON TIME ON TIMEOFF TIME OFF TIME

09556-005

VIN + VOUT

–IOUT/(1 – D)

D × IOUT (1 – D)

–IOUT

–VIN – VOUT

NODE VOLTAGES

COMPONENT CURRENTS

Figure 5. Idealized Waveforms !uk

)1( DD

VV

IN

CukOUT

��

(2)

The fact that the duty cycles are equal and opposite, the switch node (SN1) voltages are identical, and the inductor currents are identical is what makes it possible to simply attach the two converters together at Node SN1. The combined converter is shown in Figure 1.

Q2 and Q3 have been replaced by diodes because these supplies are generally lower power analog supplies where an asynchron-ous controller makes good sense. In addition, two inductors (L1a and L2a) are in parallel. The reason for this is that L1a and L1b, and L2a and L2b, are coupled together using two separate coupled inductors. This has multiple advantages.

Coupling the inductors reduces current ripple in the inductors by a factor of two (see the !uk-Middlebrook paper cited in the References section). In addition, it significantly reduces the complexity of the small signal model and enables higher band-width by eliminating the SEPIC and !uk resonances located according to Equation 3 and Equation 4. This enables the use of a wide variety of off-the-shelf parts since there are not many three winding 1:1:1 inductors available.

� � 11b1a CLLf

S21

resonance SEPIC (3)

� � 22b2a CLLf

S21

resonanceCuk (4)

A six winding part, such as found in Coilcraft’s Hexapath line product line, or a custom three winding transformer could also be used.

LIMITS TO THE COUPLING COEFFICIENT Even though coupling the inductors has distinct advantages, it is undesirable for the coupling to be tight enough for there to be significant energy transfer through the core. To avoid this situation, the designer must ensure that the magnitude of the complex impedance of C1 (and C2) at the switching frequency is less than a tenth that of the impedance of the leakage inductance (LLKG) plus the DCR of a single winding.

This inequality is designated in Equation 5. The leakage inductance (Ll) can be calculated using Equation 6 and the coupling coefficient (K) generally found on coupled inductor data sheets. Lm is the measured self-inductance that appears in the data sheet. Note that in Equation 5, the x in Cx and Lx refers to either C1 or C2 or L1 or L2.

d¸̧¸

¹

·

¨̈¨

©

§

10

||1+|=|

2

2 xLlkg

x

xx

L

swC

CC

Z

fC2ESRZ

S

10

22

xLlkgLxLDCRL S�

(5)

)1( KLL mlkg � (6)

DIFFERENTIAL LOAD AND OUTPUT VOLTAGE TRACKING By nature, the !uk (negative) output of the SEPIC-!uk is unregulated; thus, there is some amount of load variation with changes in output current and, particularly with load mismatch, compared to the SEPIC (positive) output. Note that the tracking is much better than a similarly configured flyback converter, especially in the case of a transient or a load mismatch. This is because the coupling between channels is a direct connection rather than through the transformer with its inherent leakage inductance.

Figure 6 shows a 30 mA transient applied to the !uk ("VOUT) output of a SEPIC-!uk converter, while a constant 100 mA remains on the SEPIC output. It shows that both outputs respond to the transient load. This is the worst-case transient because the !uk output is unregulated. Interestingly, most of the deviation shown on the "VOUT rail is actually dc regulation shift caused by the mismatch between the loads applied to the two rails (IOUT+, IOUT").

Hazawa
図6は、SEPIC-CUKコンバータのCuk(-VOUT)出力に30mAの過渡電圧が印加され、SEPIC出力に一定の100mAが残っていることを示しています。両方の出力が過渡負荷に応答することを示しています。これは、出力が調整されていないため、ワーストケースの過渡状態です。 興味深いことに、-VOUTレールに示されている偏差の大部分は、実際には2つのレールに印加される負荷間の不一致(IOUT +、IOUT-)に起因するDCレギュレーションのシフトです。
Hazawa
本質的に、SEPIC-CukのCuk(負の)生産は規制されていない。 したがって、SEPIC(正)出力と比較して、出力電流の変化に伴って負荷変動があり、特に負荷の不一致があります。トラッキングは、同様に構成されたフライバック・コンバータよりもはるかに優れており、特に過渡状態または負荷の不一致の場合には、注意が必要です。これは、チャネル間の結合が、固有の漏れインダクタンスを有する変圧器を介するのではなく、直接接続であるためである。
Hazawa
デューティ・サイクルが等しく反対であること、スイッチ・ノード(SN1)の電圧が同一であり、インダクタ電流が同一であるということは、ノードSN1で2つのコンバータを簡単に接続できるようにするものです。 組み合わせたコンバータを図1に示します。
Hazawa
デューティ・サイクルが等しく反対であること、スイッチ・ノード(SN1)の電圧が同一であり、インダクタ電流が同一であるということは、ノードSN1で2つのコンバータを簡単に接続できるようにするものです。 組み合わせたコンバータを図1に示します。
Hazawa
インダクタを結合することにより、インダクタの電流リップルが2倍に減少します(参考文献のCuk-Middlebrook論文参照)。さらに、これは、小信号モデルの複雑さを大幅に低減し、式3および式4に従って配置されたSEPICおよびCuk共鳴を排除することによって、より高い帯域幅を可能にします。これにより、利用可能な巻線1:1:1のインダクタが3つ多くないため、さまざまな既製部品の使用が可能になります。
Hazawa
Coilcraft Hexapathライン製品ラインに見られるような6つの巻線部品、またはカスタムの3つの巻線トランスを使用することもできます。
Hazawa
カップリング係数に制限インダクタを結合することには明確な利点があるが、コアを通って大きなエネルギー伝達が行われるには、結合が十分に緊密であることは望ましくない。このような状況を回避するには、スイッチング周波数におけるC1(およびC2)の複素インピーダンスの大きさが漏れインダクタンス(LLKG)のインピーダンスと単一巻線のDCRの1/10以下であることを保証する必要があります。この不等式は式5で表されます。リークインダクタンス(L1)は、結合インダクタデータシートで一般的に見られる式6と結合係数(K)を使用して計算できます。  Lmはデータシートに現れる測定された自己インダクタンスです。 式5において、CxおよびLxにおけるxは、C1またはC2またはL1またはL2のいずれかを指すことに留意されたい。
Hazawa
微分負荷と出力電圧トラッキング
Page 5: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

Application Note AN-1106

Rev. A | Page 5 of 12

09556-006

VOUT+

IOUT+

VOUT–

IOUT–

BWLC1 AC1M5.00mV/DIV

15.100mV

F TIMEBASE 0.00ms500µs/DIV

100MS/s

C250.0mA/DIV–199.00mA

C35.00mV/DIV

2.900mV

C4 DC50.0mA/DIV

–50.00mV

I F B

BWL DC

500kS

TRIGGER300µV

POSITIVESTOPEDGE

F

BWL AC1MF C3 DC

C1

C3

C4

C2

Figure 6. Transient Response from a 30 mA Step Load Applied

to the Negative (!uk) Output

With an identical load on both supplies, at steady state, the most significant error terms are a mismatch in the DCR of the inductors and the forward voltage of the diodes, both of which can be made quite small relative to the output voltage.

With substantial load mismatch, the error grows as shown in Figure 7. Therefore, in some applications it may be necessary to put a small dummy load on one or both of the channels to keep both supplies in their regulation window. Note that, in general, analog chips, like op amps, are largely insensitive to dc changes in their power supplies as long as there is sufficient head room available.

2.0

1.5

1.0

0.5

0

–0.5

–1.0

–1.5

–2.00.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09 0.100

IOUT NEGATIVE SUPPLY (A)

V OU

T/V I

N (%

)

09556-007

LOAD ON VOUT+ = 0.1ALOAD ON VOUT+ = 0.01ALOAD ON VOUT+ = 0.051ALOAD ON VOUT+ = 0.0016A

Figure 7. Relative Voltage Regulation Between Rails with

Differential Loading

SMALL-SIGNAL ANALYSIS AND LOOP COMPENSATION A complete small-signal analysis of the SEPIC-!uk converter is beyond the scope of this paper; however, the equations provided in this application note should allow the designer to correctly compensate their design. The ADP161x SEPIC-!uk design tool uses a more complete model which is more accurate, but much more complicated. The equations shown refer to the

ADP161x part in SEPIC-!uk and may not be accurate for other parts made by Analog Devices or the company’s competitors.

The small-signal model for a SEPIC-!UK looks very similar to a SEPIC converter with no attached !uk as long as a few design requirements are met. It is assumed that identical inductors are used on the SEPIC-!uk rails. This requirement makes sense because both outputs are designed for the same voltage and current.

In their paper, !uk and Middlebrook (see the References section) show that a coupled inductor, from both a small signal and a large signal, behaves like an inductor with twice its single winding inductance value, without the SEPIC or !uk resonances. Therefore, analysis in this application note is shown using the effective inductance, that is, twice the single winding inductance value that appears on coupled inductor data sheets. The analysis assumes identical resistive loads, though the converter remains stable with significant load imbalance. The two transfer capacitances (C1 and C2) should be nearly the same value, erring on the side of having C2 slightly larger than C1. These are assumed to be ceramic capacitors and, thus, the designer needs to take into account the differences in their dc bias value when calculating their effective capacitances.

The first step in compensating a SEPIC !uk is to choose an achievable target crossover frequency. Like most boost and buck-boost topologies, the SEPIC-!uk has a right half plane zero (RHP) located according to Equation 7. An RHP has the dual effect of adding gain, like a zero, and subtracting phase, like a pole. Therefore, the converter must be compensated for a crossover frequency a maximum of one fifth of the frequency of the RHP (fRHP).

The SEPIC-!uk has an additional resonance caused by the leakage inductance (Llkg ) and transfer capacitance (C1) that occurs at Fres. This resonance is generally well damped by the DCR of the inductors, but can introduce significant phase lag; therefore, it is good to crossover at least a decade before it. In addition, a current mode controller with standard Type II compensation is used, thus, the maximum achievable crossover frequency is approximately one-tenth the switching frequency. Target fu should, therefore, be chosen as the minimum of these three constraints, as shown in Equation 9.

Q1

1.5Q2LOAD

RHP DL DR

fu

= (7)

1=

1lkgres CL2!

f (8)

¸̧¹

·¨̈©

§

10,

10,

5= fswresRHP

u

fffminimumf (9)

Hazawa
図6.負の(Cuk)出力に適用される30mAステップ負荷からの過渡応答
Hazawa
安定した状態で両方の電源に同じ負荷がかかると、最も重要な誤差項は、インダクタのDCRとダイオードの順方向電圧の不一致です。どちらも出力電圧に対して非常に小さくすることができます。
Hazawa
実質的な負荷の不一致により、図7に示すように誤差が大きくなります。したがって、いくつかのアプリケーションでは、両方の電源をレギュレーション・ウィンドウに保つために、片方または両方のチャネルに小さなダミー負荷を配置する必要があります。 一般に、オペアンプのようなアナログ・チップは、十分なヘッドルームがある限り、電源のDC変化にほとんど影響を受けません。
Hazawa
SEPIC-Cukコンバータの完全な小信号解析本書の範囲を超えています。 ただし、このアプリケーションノートに記載されている式は、設計者が設計を正しく補正できるようにする必要があります。ADP161x SEPIC-Cuk設計ツールは、より正確ではあるがもっと複雑な、より完全なモデルを使用します。
Hazawa
表示されている式は、SEPIC-CukのADP161x部品を参照しており、アナログ・デバイセズやその他の競合他社製部品では正確ではない場合があります。SEPIC-CUKの小信号モデルは、いくつかの設計要件が満たされている限り、Cukが接続されていないSEPICコンバータと非常によく似ています。  SEPIC-Cukレールには、同じインダクタが使用されているものとします。両方の出力が同じ電圧と電流で設計されているため、この要件は理にかなっています。
Hazawa
彼らの論文では、CukとMiddlebrook(参考文献のセクションを参照)は、小さな信号と大きな信号の両方から結合されたインダクタが、SEPICまたはCukの共鳴を伴わずに、巻線のインダクタンス値が2倍のインダクタのように振舞うことを示しています。したがって、このアプリケーションノートの解析は、実効インダクタンス、つまり結合インダクタデータシートに現れる単巻インダクタンス値の2倍を使用して示されています。この解析では、同じ抵抗負荷が仮定されていますが、コンバータは安定したままで負荷が不均衡になります。2つのトランスファ容量(C1とC2)は、C1より少し大きいC2の側で誤っているほぼ同じ値である必要があります。これらはセラミック・コンデンサとみなされ、設計者は実効容量を計算する際のDCバイアス値の差を考慮する必要があります。
Hazawa
SEPIC Cukを補償するための第一歩は、達成可能な目標クロスオーバ周波数を選択することです。ほとんどのブーストおよびバックブーストトポロジと同様に、SEPIC-Cukは、式7に従って配置された右ハーフプレーンゼロ(RHP)を備えています。RHPには、ゼロのようなゲインを追加し、極のように位相を減算するという2つの効果があります。したがって、コンバータは、RHP(fRHP)の周波数の最大1/5のクロスオーバ周波数を補償する必要があります。
Hazawa
SEPIC-Cukには、Fresで発生する漏れインダクタンス(L1kg)と伝達容量(C1)に起因する追加共振があります。この共振は一般に、インダクタのDCRによって十分に減衰されますが、大きな位相遅れが生じる可能性があります。 したがって、少なくとも10年前にクロスオーバするのは良いことです。さらに、標準タイプII補償を備えた電流モードコントローラが使用されるため、達成可能な最大クロスオーバ周波数はスイッチング周波数の約1/10です。したがって、式9に示すように、これらの3つの制約の最小値としてターゲットfuを選択する必要があります。
Page 6: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

AN-1106 Application Note

Rev. A | Page 6 of 12

0955

6-00

8

COUT3

COUT1

D2

Q1 L1b

D1

C2

C1

RESR3

RESR1

RF1

RF2

RLOAD

RLOAD

–VOUT

+VOUT

L2bL2a

L1a

GCS

RI+–

CLKRAMP

SQ

R

VIN

CC1CC2

RC1

VREF

VCGM

FEEDBACK AND COMPENSATION

POWER STAGE ANDINNER CURRENT LOOP

Figure 8. Block Diagram Showing Power Stage and

Compensation Components

The compensation values in Figure 8 can be calculated as follows. Since it is assumed ceramic output capacitors will be used, CC2 can be selected as 10 pf.

¸¸¹

·¨¨©

§��¸

¸¹

·¨¨©

§��� 2

p

2u2

C22u

2p

2OUT

2

2c

2m

2REF

C2C1 ff

Cf1

fV4πAGV

CC211

(10)

C1pc Cf2

RS

1 (11)

where: fp is the dominant pole for the current mode converter with some correction factors to account for ramp compensation and finite current gain.

� � LOAD2out3out1

on

coff

offp RCCC

DMD

Df

��¸̧¹

·¨̈©

§

2)1(45.0

25.0

(12)

Ac is the magnitude of the open-loop converter gain at the crossover frequency fu.

2

2

2 1

1

)1(12¸¸¹

·¨¨©

§�

¸¸

¹

·

¨¨

©

§�

¸¸¹

·¨¨©

§ ��

p

u

rhp

u

loadoffon

onoutmoffon

mc

ff

ff

RDDDVFDD

FA (13)

Mc and Fm are terms derived from Ridley’s thesis (see the References section) on current mode control.

IN

cs1swRAMPc V

ALfVM

21� (14)

INc

csswm VM

ALfF

4 (15)

Vramp and Acs are fixed constants within the chip.

DP1613)(ADP1612/A 1.0 RAMPV (16)

DP1613)(ADP1612/A 5.13 csA (17)

POWER COMPONENT STRESS As is often the case, a 30% ripple in the inductors generally results in a reasonable value (see Equation 19). However, with large step down ratios it can be more optimal to increase this ripple percentage in the input inductor to 50% or 60%.

a) L2 andL1a inductor each (into IN

OUTOUTIN V

IVI (18)

INL 0.3II ' (19)

2L

NIpkLxI

IIa

'� (20)

2L

OUTpkLxI

IIb

'� (21)

LswOUTIN

OUTNI

IfVVVV

L'�

)(

1 (22)

The currents in the FET Switch Q1 and the two diode switches, Q2 and Q3, are shown in Figure 9. The dc components of the switch current are also shown in Figure 9. Note that Q1 carries the current for both the SEPIC and the !uk rails. The peak currents depend on the ripple chosen in Equation 19.

Hazawa
図8.パワーステージと補償コンポーネントを示すブロック図
Hazawa
図8の補償値は以下のように計算できます。 セラミック出力コンデンサを使用することが想定されているため、CC2は10pFとして選択できます。
Hazawa
ここで:fpはランプ補償と有限電流利得を考慮するいくつかの補正係数を備えた電流モードコンバータの支配的な極です。
Hazawa
Acは、クロスオーバ周波数fuにおける開ループコンバータ利得の大きさである。
Hazawa
McとFmは現在のモード制御に関するRidleyの論文(参考文献のセクションを参照)から得られた用語です。
Hazawa
VrampとAcsはチップ内の固定定数です。
Hazawa
POWER COMPONENT STRESSしばしばそうであるように、インダクタの30%のリップルは一般的に合理的な値になります(式19を参照)。ただし、ステップダウン比が大きいと、入力インダクタのこのリップルの割合を50%または60%に増加させる方が最適です。
Hazawa
FETスイッチQ1および2つのダイオードスイッチの電流は、Q2およびQ3は、図9に示されています。スイッチ電流の直流成分も図9に示されています。Q1はSEPICおよびCukレールの両方に電流を流しています。ピーク電流は、式19で選択されたリップルに依存します。
Page 7: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

Application Note AN-1106

Rev. A | Page 7 of 12

4 × ǻI

IQ1IQ2 = IQ3

2 × IOUT/(1 – D)

IOUT/(1 – D)

ON TIME ON TIMEOFF TIME OFF TIME 0955

6-00

9

Figure 9. Idealized Waveforms for SEPIC-!uk

Calculating the switching loss in the primary Switch Q1 is beyond the scope of this application note. Note that, in many cases, the switching loss can be quite large since the voltage swing the switch sees is large (~VIN + VOUT) and so are the currents (see Figure 9).

The ADP1612/ADP1613 work to reduce this loss by switching very quickly. The FET chosen must be rated to withstand at least VIN + VOUT and good engineering allows some margin for switch node ringing due to stray inductances, in addition to thermal stress from RDS on loss and switching losses.

The peak-to-peak output voltage ripple on the SEPIC (positive) output is ("Vripple SEPIC) and is approximated by

)1(11

ONOUTCOUTOUTsw

ONOUTICripple SEP DIESR

CfDI

ΔV �u�| (23)

The value of the current through the capacitor (IRMS Cout SEPIC) is

� � 2

__ 21

311

)1( ¸̧¹

·¨̈©

§ �'¸¹·

¨©§�

OUT

ONL

ON

ONOUTSEPICCOUTrms I

DIDDI

I (24)

The peak-to-peak output voltage ripple on the !uk (negative) output ("Vripple !uk) is approximated by

LCOUT3OUT3sw

ONL IESRCfDI

u�'

|'8

V Cuk ripple (25)

The I rms value of the current into the COUT on the !uk (negative) output ("Vrip !uk) is approximated by

3__L

CukCrmsI

I OUT

' (26)

The ripple on C1 and C2 should be chosen for around 5% of VIN. As stated earlier, they should have similar values despite the difference in dc voltage across them.

� �xCIN

1sw

INONCxripple ESRI

CfID

V ��

1

_ (27)

It is important to consider I rms ratings when choosing C1 and C2 since the current through them is quite large.

� � � � � � � � � � � � ¸¹·¨

©§¸

¹·¨

©§ '

��'

���'

��'

���

u

2

22_2

_3

2

22_2

_3

1_

LIOUTILI

OUTIxbLpkI

xbLpkIONDLIILI

INIxaLpkI

xaLpkIOND2C1CrmsI IN (28)

� �CxIN

1sw

INONCxripple ESRI

CfID

V ��

1

_ (29)

Hazawa
プライマリスイッチQ1のスイッチング損失の計算は、このアプリケーションノートの範囲を超えています。多くの場合、スイッチング損失がかなり大きくなる可能性があることに注意してください。スイッチが見られる電圧スイングが大きく(〜VIN + VOUT)、電流も大きくなるからです(図9参照)。
Hazawa
ADP1612 / ADP1613は非常に迅速にスイッチングすることでこの損失を低減します。選択されるFETは、少なくともVIN + VOUTに耐えるように定格されていなければなりません。また、良好なエンジニアリングでは、損失とスイッチング損失に対するRDSの熱応力に加えて、浮遊インダクタンスによるスイッチノードのリンギングにいくらかのマージンが許容されます。
Hazawa
SEPIC(正)出力のピークツーピーク出力電圧リップルは(ΔVrippleSEPIC)であり、
Hazawa
コンデンサを流れる電流の値(IRMS Cout SEPIC)は次のとおりです。
Hazawa
Cuk(負)出力(ΔVrippleCuk)のピークツーピーク出力電圧リップルは、次式で近似されます。
Hazawa
Cuk(負)出力(ΔVripCuk)上のCOUTへの電流のI rms値は、次式で近似されます。
Hazawa
C1とC2のリップルはVINの約5%に選ぶ必要があります。先に述べたように、それらの両端のDC電圧の差にもかかわらず、これらの値は同じでなければなりません。
Hazawa
C1とC2を選択するときは、それらを流れる電流がかなり大きいので、Irms定格を考慮することが重要です。
Page 8: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

AN-1106 Application Note

Rev. A | Page 8 of 12

Since Q2 and Q3 are generally diodes, there are several things to consider when choosing a component. Vds max must be rated to at least VIN + VOUT. The continuous current should be at least 1/3 the peak current to be seen. Interestingly, because of the phase relationship between the output voltage ripple of the two supplies, the SEPIC diode actually receives the full switch for some amount of time before the current achieves a more even split. As expected though, the average current through both diodes is the same, IOUT. In addition, the package must be able to handle the IOUT in the thermal environment of the application.

� �LOUTINratingcurrentdiodeDC IIII '��t32

___ (30)

OUTPUT FILTER The SEPIC-!uk as a dual rail converter is typically used for analog power supplies, which often require very low output ripple. Low output ripple (down to 1 mV) is generally easily achieved on the !uk (negative) output rail simply by using ceramic output capacitors because the output current is continuous like the output current of a buck converter.

On the SEPIC (positive) rail, the output current is discon-tinuous like the input current of a buck converter. This results in a step change in the current into the output capacitors. These switching spikes are not well attenuated even by ceramic capacitors because of their inductance. Therefore, it is often necessary to put a small, damped output pi filter on the output of the SEPIC winding.

0955

6-01

0

+VOUT

COUT1 COUT2

RFILT

LFILTQ2

Figure 10. Schematic of the Output Filter

Although this filter affects the small-signal model in new and interesting ways, this issue is not fully discussed in this application note. As long as the damping resistor is chosen according to the Equation 31 and Equation 32, and the converter is designed to crossover at a tenth of #o or less, no instability should be caused by the pi filter.

COUT1 should be chosen for around 2% output ripple and COUT2 should be chosen to match the output capacitor of the !uk output using the equations in the power components stress section. A good value for Lfilt is generally 1 µH, and Qo should be set to 1.

� �� �21

21 2

OUTOUTfilt

OUTOUTo C CL

CC � Z (31)

� �

� � CL

QC CR

QL

C CLRR

OUTfiltoo

OUTOUTload

oo

filtOUTOUTfiltload

filt

121

21

��

¸̧¹

·¨̈©

§��

Z

Z (32)

Hazawa
デュアル・レール・コンバータとしてのSEPIC-Ćukは、通常、アナログ電源に使用されますが、しばしば非常に低い出力リップルを必要とする。低出力リップル(1mVまで)は、一般にセラミック出力コンデンサを使用するだけで、出力電流がバックコンバータの出力電流のように連続しています。SEPIC(正)レールでは、出力電流は不連続です降圧コンバータの入力電流と同様です。 この結果出力コンデンサへの電流の段階的な変化である。これらのスイッチングスパイクは、インダクタンスのためにセラミックコンデンサによっても十分に減衰されません。したがって、多くの場合、SEPIC巻線の出力に減衰フィルタpiフィルタを接続します。
Hazawa
このフィルタは小信号モデルに新しく興味深い方法で影響しますが、この問題はこのアプリケーションノートでは完全には説明されていません。 式31と式32に従って減衰抵抗が選択され、コンバータがωo以下の1/10でクロスオーバするように設計されている限り、piフィルタによって不安定性が引き起こされることはありません。COUT1は出力リップルが約2%になるように選択し、COUT2はパワー部品のストレスセクションの式を使用してuk出力の出力コンデンサと一致するように選択する必要があります。 Lfiltの良い値は一般に1μHで、Qoは1に設定する必要があります。
Hazawa
Q2とQ3は一般的にダイオードなので、コンポーネントを選択する際にはいくつか考慮すべき点があります。Vds maxは、少なくともVIN + VOUTに定格する必要があります。連続電流は、見るべきピーク電流の少なくとも1/3でなければなりません。 興味深いことに、2つの電源の出力電圧リップルの位相関係のために、SEPICダイオードは、電流がより均等に分割される前に、実際にフル・スイッチを一定時間受け取ります。しかし、予想どおり、両方のダイオードを通る平均電流はIOUTと同じです。 さらに、パッケージは、アプリケーションの熱環境でIOUTを処理できる必要があります。
Page 9: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

Application Note AN-1106

Rev. A | Page 9 of 12

ADP161X DESIGN TOOL The ADP161x SEPIC-!uk design tool is a fully integrated Excel®-based designer for the ADP161x chips in a SEPIC-!uk configuration. Once the user has enabled macros (which may require a change of the security settings in Excel), the Enter Inputs dialog box appears, or can be found by pressing the Find Solution button. In the dialog box, enter the voltages and currents required for the design and choose whether to optimize for cost, loss, or size.

If the View Solution button is pressed, the design tool outputs a complete, optimized design. This includes a costed BOM with compensation values, an accurate, tested efficiency plot across load, a plot of power loss across load, a full load bode plot, performance parameters, component stresses, and power dissipation for every component. In addition, the Build Your Design tab provides the same BOM, but with the components arranged to fit on the blank demo board (ADP161x-BL3-EVZ) and any extra components required to configure the demo board .

0955

6-01

1

Figure 11. Basic Inputs Dialog Box

Additional customization tools are available in the Advanced Settings dialog box. Here the user can select parameter specifications for output voltage ripple, current, transient response, optional output filter usage, an external UVLO, and more. A more in-depth description of the functionality of these options is provided in the Program Details dialog box available by clicking the Program Details button found on the Enter Inputs dialog box.

0955

6-01

2

Figure 12. Advanced inputs Dialog Box

One of the most powerful features of this tool are the component buttons found on the User Interface tab. This functionality gives the user the ability to individually change each component to fully customize the design.

Each of the components in the drop-down list have been preselected from a database of thousands of components to produce a functional design, and sorted according to the optimization chosen in the Enter Inputs dialog box. The components must be selected in order, from top to bottom, since there are dependencies between the different components.

Hazawa
ADP161x SEPIC-Cuk設計ツールは、SEPIC-Cuk構成のADP161xチップ用に完全に統合されたExcel®ベースの設計者です。ユーザーがマクロを有効にすると(Excelのセキュリティ設定の変更が必要な場合があります)、[入力の入力]ダイアログボックスが表示されます。または、[ソリューションの検索]ボタンを押しても検索できます。ダイアログボックスで、設計に必要な電圧と電流を入力し、コスト、損失、またはサイズを最適化するかどうかを選択します。ソリューションの表示ボタンを押すと、設計ツールは完全で最適化された設計を出力します。これには、補償値を備えた原価計算されたBOM、負荷全体にわたる正確でテストされた効率プロット、負荷全体にわたる電力損失のプロット、全負荷ボード線図、性能パラメータ、部品応力、および各部品の電力損失が含まれます。さらに、[Build Your Design]タブには同じBOMが用意されていますが、ブランクデモボード(ADP161x-BL3-EVZ)とデモボードの設定に必要な余分なコンポーネントに合わせて配置されています。
Hazawa
追加のカスタマイズツールは、[詳細設定]ダイアログボックスで利用できます。 ここでは、出力電圧リップル、電流、過渡応答、オプションの出力フィルタの使用、外部UVLOなどのパラメータ仕様を選択できます。 これらのオプションの機能の詳細な説明は、[入力の入力]ダイアログボックスにある[プログラムの詳細]ボタンをクリックすると表示される[プログラムの詳細]ダイアログボックスに表示されます。
Hazawa
このツールの最も強力な機能の1つは、[ユーザーインターフェイス]タブにあるコンポーネントボタンです。 この機能により、ユーザーは各コンポーネントを個別に変更してデザインを完全にカスタマイズすることができます。ドロップダウンリストの各コンポーネントは、数千のコンポーネントのデータベースから事前に選択され、機能デザインを作成し、[入力の入力]ダイアログボックスで選択した最適化に従ってソートされています。 異なるコンポーネント間に依存関係があるため、コンポーネントは上から下に順に選択する必要があります。
Page 10: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

AN-1106 Application Note

Rev. A | Page 10 of 12

LAB RESULTS To demonstrate the efficacy of the design tool, a design was done using the tool for 5 VIN, ±5 VOUT at 50 mA with the advanced specifications shown in Figure 11 and Figure 12. In addition, the diode was changed for slightly lower loss. The jagged efficiency line at around 10 mA is caused by the converter going into discontinuous mode. Once both the switches have turned off, the switch node rings causing zero voltage switching at specific load currents. A schematic for the circuit is shown in Figure 14.

0.9

0.8

0.7

0.6

0.5

0.40 0.01 0.02 0.03 0.04

IOUT (A)

EF

FIC

IEN

CY

(P

OU

T/P

IN)

09556-013

PREDICTED EFFICIENCYMEASURED EFFICIENCY

Figure 13. Efficiency Verification

REFERENCES !uk, Slobodan and R.D. Middlebrook. 1983. “Coupled-

Inductor and Other Extensions of a New Optimum Topology Switching DC-DC Converter.” Advances in Switched-Mode Power Conversion, Volumes I and II. Irvine, CA: Tesla Co.

Ridley, Dr. Ray. 1990. “A New Continuous-Time Model for Current-Mode Control.” Brandenton, FL: Ridley Engineering.

CONCLUSION In conclusion, the SEPIC-!uk provides an inexpensive and robust way to create dual rails using only one controller. The ADIsimPOWER™ design tool allows complete customization of the design and can be relied on to create robust SEPIC-!uk designs quickly.

09556-014

LPD4012-153

RB010�

RF1B49.9k�

RF216.5k�

VIN

b

U1

a

LPD4012-153

b

a

C21µF, 16V, 0805

D2

D1

COUT32× 10µF, 6.3V, 0805

CIN11µF, 6.3V, 0603

CV51µF, 6.3V, 0603

CSS10nF

CC210pF

CC115nF

RC127.4k�

COUT11µF, 6.3V, 0603

COUT22× 10µF6.3V, 0805

VOUT–

VOUT+

1µHME3220-102MLB

COMPFBENGND

SSRTIN

SW

ADP1613

ENABLE

C11µF, 16V, 0805

Figure 14. Schematic of Test Circuit

Hazawa
設計ツールの有効性を実証するために、図11と図12に示されている高度仕様の5 VIN、±5 VOUT、50 mAのツールを使用して設計を行いました。加えて、ダイオードはわずかに低い損失のために変更された。約10mAでのギザギザの効率線は、コンバータが不連続モードになることによって生じる。 両方のスイッチがオフになると、スイッチノードが鳴り、特定の負荷電流でゼロ電圧スイッチングが発生します。 回路の回路図を図14に示します。
Hazawa
結論として、SEPIC-Ćukは、1つのコントローラのみを使用してデュアルレールを作成するための安価で堅牢な方法を提供します。 ADIsimPOWERTMデザインツールはデザインの完全なカスタマイズを可能にし、信頼性の高いSEPIC-Ćukデザインを素早く作成することができます。
Page 11: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

Application Note AN-1106

Rev. A | Page 11 of 12

NOTES

Page 12: An Improved Topology for Creating Split Rails from …designideas.cocolog-nifty.com/blog/files/AN-1106.pdfconverter, however, in this case, Switch Q2 is connected to ground rather

AN-1106 Application Note

Rev. A | Page 12 of 12

NOTES

©2011–2013 Analog Devices, Inc. All rights reserved. Trademarks and registered trademarks are the property of their respective owners. AN09556-0-7/13(A)