CIRCUITO DECODIFICADOR
Explica detalladamente el funcionamiento de los siguientes
circuitos decodificadores: el decodificador lgico 74138 y el
decodificador para display 4532B.
Decodificadores 74138:
Son circuitos que tienen por entrada una cantidad en binario y
tienen tantas salidas como posibles combinaciones haya con esas
entradas.Decodificador de 3 a 8: Ejemplo: Chip 74138 decodificador
de 3 a 8.
Indica los estados que tienen las salidas del 74138 para cada
uno de los siguientes conjuntos de entradas:
a) E3=E2=1; E1=0; C=B=1; A=0;
b) E3=1; E2=E1=0; C=0; B=A=1;
Funciona si E3=1, y E2 y E1=0, por lo que en el caso a) todas
las salidas valen 1, ya que el integrado no est habilitado. (Y0=1,
Y1=1, etc). Y3=0, y el resto de las salidas a 1. Analiza el
circuito y determina cuales de las siguientes direcciones en
hexadecimal activarn el mdulo 2: 607Fh; 57FAh; 5F00h.
a) Para que se active el mdulo 2, la configuracin de las lneas
del decodificador ha de
ser:A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0
01010XXXXXXXXXXX
607Fh ! 0 1 1 0 0 ! No activa ninguno. 57FAh ! 0 1 0 1 0 !
Activa el mdulo 2. 5F00h ! 0 1 0 1 1 ! No activa ninguno.b)
Determina qu rango de valores activar el
1.A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0
00110XXXXXXXXXXX
De la 0011.0000.0000.0000b (3000h) a la 0011.0111.1111.1111b
(37FFh).
c) Es posible acceder a ambos mdulos a la vez?.- No es
posible.
Decodificador decimal:Si la entrada es 0, se activa S0, si es
uno, se activa S1, y as hasta 9.
Decodificador hexadecimal:Es igual que el anterior, pero tiene
16 salidas (S0..S15).
El decodificador para display 4532BEl circuito que describimos
es un CI CD4532B consiste en un codificador lgico combinacional de
16 patillas, con entrada de prioridad a la ms alta (D7-D0) a cdigo
binario a 3 Bits. Las ocho entradas de D7 a D0, cada uno tiene una
prioridad asignada, D7 es el de ms alta prioridad y D0 es el ms
baja. El codificador de prioridad (de la derecha), estar inhibido
cuando la entrada del EI (entrada - habilitado) es bajo L. Cuando
EI es alto H, la representacin binaria de entrada de alta
prioridad, aparece en las lneas de salida Q2 a Q0, el grupo
seleccin de lnea GS estar alto, para indicar que la prioridad en
las entradas est presente. El habilitador-salida (EO) o
permiso-salida, es alto H, cuando ninguna entrada de prioridad est
presente. Si cualquier entrada es alta H, EO es bajo L y todas las
etapas conectadas en cascada de orden inferior se deshabilitan a la
vez. Todo lo descrito en el prrafo anterior, se puede ver en la
imagen siguiente, donde se muestra la tabla de verdad de este
dispositivo CI 4532B. En esta tabla queda patente que, cada seal de
entrada D7-D0 es representada por un nmero binario en las salidas
Q2-Q0, tambin se observar que las seales de entrada se disponen de
un modo concreto, como ya se ha comentado, a D7 le corresponde la
mxima prioridad, es decir, la lnea de menor peso le corresponde a
D7 del mismo modo ocurre con las siete lneas restante.
Un ejemplo, de un codificador de 10 (decimal) a 3 (binario),
para ilustrar el comentario anterior y aclarar el concepto de
funcionalidad del dispositivo, puede apreciarse en la siguiente
figura. Se han aadido unas puertas OR, similares a las que
conforman la circuitera interna del 4532B, para pasar de 8 entradas
a 10 entradas. La forma en que se han conectado estas puertas
externas, mantienen la condicin de prioridad al nivel ms alto, sin
necesidad de utilizar otro 4532 para lograrlo.
