View
12
Download
0
Category
Preview:
Citation preview
TRACK #2TRACK #1 TRACK #3 TRACK #4 EASY START FPGA EASY START ZYNQAnmeldungBegrüßung
PLC2 – Marco SmutekVivado: The new Project EnvironmentPausePLC2 – Ernst WehlageCortex meets MicroBlazeMittagspausePLC2 – Marco SmutekTcl in the Vivado EnvironmentPausePLC2 – Marco SmutekFile I/OOffene Diskussion - Partnerausstellung
Anmeldung
PLC2 – Marco SmutekVivado: Floorplanning and IP-PackagerPauseSigasi – Philippe Faes (Vortrag in Englisch)Shortening the feedback loopMittagspausePLC2 – Marco SmutekGetting started with PCI ExpressPausePLC2 – Marco SmutekIntroduction to XDC: The new design constraintsOffene Diskussion - Partnerausstellung
Anmeldung
PLC2 – Marco SmutekSimulation and Debugging in VivadoPauseIngenieurbüro Martin WeitzelInterfacing Tcl with the World – or: when Scripting is not enoughMittagspauseAltium – Jörg KaleitaSystem-Verifikation mit Altium DesignerPausePLC2 – Marco Smutek7Series FPGAs: Coding Style for XST
DIE
NST
AG, 1
1.06
.13
MIT
TWO
CH
, 12.
06.1
3D
ON
NER
STAG
, 13.
06.1
3
PLC2 – Ernst WehlageZYNQ Introduction
Xylon – Christian Grimm (Vortrag in Englisch)Graphics Processing Units (GPU) for Zynq-7000 All Programmable SoC and FPGAs
Xilinx – Uwe GertheinrichAMP and SMP on the Zynq-7000TM All Programmable SoC Device
Lauterbach – Klaus HommannTRACE32(R) PowerTools for Xilinx ZYNQTM -7000 family
Xilinx – Uwe GertheinrichUsing ARM NEON SIMD Instruction Set for processing regular data structures
PLC2 – Eugen KrassinVivado HLS for HW Designers
PLC2 – Stefan KrassinZYNQ for HW Designers
PLC2 – Stefan KrassinZYNQ for SW Designers
PLC2 – Ernst WehlagePartial Reconfiguration
PLC2 – Eugen KrassinVivado HLS for SW Designers
OneSpin – Sven BeyerMit 360 DV push-button formaler Analyse und anderen hoch automatisierten Lösungen schnell Bugs aufspüren
Xylon – Christian Grimm (Vortrag in Englisch)ZYNQ-7000 SoC – Advantages in the design of embedded vision systems
Ingenieurbüro Martin WeitzelDesigning Event-Driven Tcl-Applications
PLC2 – Marco Smutek7Series FPGAs: An Overview
PLC2 – Ernst WehlageZYNQ Hardware Co-Processing - viele Möglichkeiten
Ingenieurbüro Martin WeitzelKeine Angst vor Unix
Ingenieurbüro Dr. Jürgen WoldePower Prediction and Calculation
Silicon Software – Dr. Holger SingpielVisualApplets 2: Effiziente, plattformübergreifende FPGA-Programmierung der 2. Generation
Ingenieurbüro Dr. Jürgen Wolde7Series FPGAs Transceivers Automatic Eye Scan
Ingenieurbüro Martin WeitzelTcl as High-Level Control Language for Embedded Devices
Xilinx – Kai MiggeDesigning with SSIT Devices
Ingenieurbüro Dr. Jürgen WoldeIBIS-AMI Simulation
PLC2 – Marco SmutekXDC – Timing Constraints
PLC2 – Ernst WehlageZYNQ SoC: Video and Imaging
Sigasi – Philippe Faes (Vortrag in Englisch)Introduction to using Sigasi Pro for VHDL
OneSpin – Stefan HörethEquivalence Checking der Vivado Synthese
TRIAS – Marcus GehrkeNeue Methodiken zur Verification von FPGAs
Silica – Martin HechtOS/RTOS auf dem ZYNQ
Xylon – Christian Grimm (Vortrag in Englisch)Implementing Gigabit Multimedia Serial Link with standard Xilinx Spartan-6 FPGA and Zynq SoC I/O pin
Enclustra – Martin HeimlicherUSB 3.0, PCI Express und Ethernet unter einem transparenten Hut
Silica – Uli HossPowering FPGA / Using PMODS
TRIAS – Marcus GehrkeDesignflow für sicherheitskritische Anwendungen
Enclustra – Martin HeimlicherUniversal FPGA High-Performance Drive / Motion Control
Silica – Marcus MalitschekFPGA meets MCU
Sigasi – Philippe Faes (Vortrag in Englisch)Continuous Integration: monitoring the health of your design project
Ingenieurbüro Dr. Jürgen WoldeIP Cores for High-Speed Connectivity
PLC2 – Eugen KrassinDer FPGA Entwicklungsvorgang
PLC2 – Eugen KrassinFPGA Schaltungstechnik
PLC2 – Eugen Krassin / Eugen SoloviovSchaltungssynthese mit VHDL
PLC2 – Eugen Krassin / Nikolai KrassinSchaltungssimulation mit VHDL
PLC2 – Eugen KrassinImplementierung von State Machines
PLC2 – Ernst WehlageChipScope in der Praxis
PLC2 – Eugen KrassinSPI Interfacing (DAC)
PLC2 – Eugen KrassinSPI Interfacing (ADC)
PLC2 – Eugen KrassinMemory Controller
PLC2 – Marco SmutekHigh Speed Connectivity
PLC2 – Eugen KrassinDSP (Filter)
PLC2 – Eugen KrassinDSP (FFT)
PLC2 – Stefan KrassinZYNQ-7000 All Programmable SoC Architecture Basics
PLC2 – Stefan KrassinEDK Overview and Wizards
PLC2 – Stefan KrassinSoftware Development using SDK
PLC2 – Stefan KrassinAdding Hardware to an Embedded System
PLC2 – Stefan KrassinZYNQ-7000 All Programmable SoC Boot Details
PLC2 – Stefan KrassinZYNQ-7000 All Programmable SoC Interrupts
PLC2 – Ernst WehlageZYNQ-7000 – Linux SW Application Development
PLC2 – Ernst WehlageZYNQ-7000 – Writing Code in the Linux Environment
PLC2 – Stefan KrassinApplication Debugging
PLC2 – Stefan KrassinApplication Profiling
PLC2 – Stefan KrassinDesigning a Custom AXI Peripheral using the IPIC Interface
PLC2 – Stefan KrassinWriting a Custom Device Driver
7.458.30
9.00
10.30
11.00
12.30
13.30
15.00
15.30
17.00
8.15
9.00
10.30
11.00
12.30
13.30
15.00
15.30
17.00
8.15
9.00
10.30
11.00
12.30
13.30
15.00
15.30
EINLA
DUNG
ALL PROGRAMMABLEPLC2 Days 2013
STUTTGART11.-13.Juni 2013
ABACCO HOTELKorntal-Münchingen
ALL PROG RAM MAB LE
WEITERE INFORMATIONENWeitere Informationen sowie den genauen Programmablauf und die Anmeldedaten erhalten Sie unter:
www.plc2.de 07664 - 9131315 Michael.Schwarz@plc2.de
ANFAHRTABACCO Hotel Stuttgarterstraße 12170825 Korntal-Münchingen
Mit dem PKWDas ABACCO Hotel liegt verkehrsgünstig in der Nähe der Autobahn A 81. Der Ortskern von Münchingen ist mit dem PKW in weniger als einer Minute erreichbar.
Mit öffentlichen VerkehrsmittelnAb Stuttgart Flughafen: mit S-Bahn zum Haupt-bahnhof Stuttgart. Ab Hauptbahnhof: mit S-Bahn S4, S5 oder S6 bis Bahnhof Zuffenhausen. Von Zuffenhausen per Taxi: (Fahrtzeit ca. 10-15 Minuten). Von Zuffenhausen per Bus: Buslinie 501 Richtungen Hemmingen fahren bis Haltestelle „Lingwiesen“ (Fahrtzeit ca. 15 Minuten).
DIE WISSENSKONFERENZFachvorträgeBreites Spektrum an Fachvorträgen anerkannter Experten aus den Bereichen Allgemeines FPGA Design, Embedded Design, DSP Design und High-Speed Connectivity.
WeiterbildungKonzentriertes Wissen führender Experten für CPLD- und FPGA-Design Techniken und der Entwicklung von Embedded, DSP und Interface-Schaltungen – für Einsteiger und erfahrene Anwender.
„Easy Start FPGA“ für EinsteigerPraktische Design-Arbeit mit FPGA Evaluation Board und wahlweise eigenem PC unter Anleitung. FPGA-Board und erarbeitete Lösungen nehmen die Teilnehmer mit.
„Easy Start ZYNQ“ für EinsteigerPraktische Design-Arbeit mit einem ZedBoard ZYNQ-7000TM All Programmable SoC Development Board und wahlweise eigenem PC unter Anleitung. ZedBoard und erarbeitete Lösungen nehmen die Teilnehmer mit.
KOSTEN
KONFERENZ 1 Tag 300,--€ 2 Tage 450,--€ 3 Tage 600,--€
Easy Start FPGA inkl. NEXYS3 Board 1 Tag 500,--€ 2 Tage 650,--€ 3 Tage 800,--€
Easy Start ZYNQ inkl. ZED Board 1 Tag 550,--€ 2 Tage 700,--€ 3 Tage 850,--€
Bei Anmeldungen bis zum 10. Mai 2013 erhalten Sie einen Frühbucherrabatt von € 50,–.
AUSTELLUNG DER PARTNERFIRMEN
ALL PROG RAM MAB LE
1010011010
100101101010
1011000101010101001101010101101
0011010100101101
01010110001010101010011010010101010101
Recommended