Παρουσίαση του PowerPoint · 2020-05-02 · = 00 τότε δεν έχουμε...

Ψηφιακά Ηλεκτρονικά 1Ευριπίδης Γλαβάς

ΠΑΝΕΠΙΣΤΗΜΙΟΙΩΑΝΝΙΝΩΝ

ΤΜΗΜΑΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ

Ψηφιακά Ηλεκτρονικά 2Ευριπίδης Γλαβάς

ΕΛΛΗΝΙΚΗ ΔΗΜΟΚΡΑΤΙΑ

ΠΑΝΕΠΙΣΤΗΜΙΟ ΙΩΑΝΝΙΝΩΝ

ΣΧΟΛΗ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ

ΤΜΗΜΑ ΠΛΗΡΟΦΟΡΙΚΗΣ & ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ

Ψηφιακά Ηλεκτρονικά 3Ευριπίδης Γλαβάς

Διδάσκων: Γλαβάς Ευριπίδης

eglavas@uoi.gr

Εικαστική Επιμέλεια και Συγγραφή:

Σακκάς Κωνσταντίνοςksakkasuoi@gmail.com

Ψηφιακά Ηλεκτρονικά 4Ευριπίδης Γλαβάς

Λεξικό Ψηφιακά Ηλεκτρονικά:• Λογικό διάγραμμα:

Λογικό διάγραμμα είναι ένα κύκλωμα το οποίο μπορεί να αποτελείτε από λογικές πύλες, flip – flop κ.α.

• Διάγραμμα καταστάσεων:Διάγραμμα καταστάσεων είναι τα κυκλάκια μετάβασης από μια κατάσταση (παρούσα

κατάσταση) σε μια άλλη (επόμενη κατάσταση).

• Πίνακας καταστάσεων:Πίνακας καταστάσεων είναι ένας πίνακας που περιέχει καταστάσεις μεταβάσεων (τιμές), ένας τέτοιος πίνακας μπορεί να περιέχει τις τιμές για τις εισόδους και τις

εξόδους.

• Πίνακας διέγερσης:Πίνακας διέγερσης είναι προκαθορισμένοι πίνακες για τα flip – flop.

Ψηφιακά Ηλεκτρονικά 5Ευριπίδης Γλαβάς

Καμία αλλαγή

Μηδενισμός

Θέση

Συμπλήρωση εξόδου

Μηδενισμός

Θέση

Καμία αλλαγή

Συμπλήρωση εξόδου

Χαρακτηριστικοί πίνακες flip-flop:

Ψηφιακά Ηλεκτρονικά 6Ευριπίδης Γλαβάς

Ένα ακολουθιακό κύκλωμα καθορίζεται από μια χρονική ακολουθία εισόδων, εξόδων και εσωτερικών καταστάσεων.

Ένα ακολουθιακό κύκλωμα με ρολόι περιλαμβάνει flip – flop και συνδυαστικές πύλες.

Καταχωρητές Μετρητές

Ψηφιακά Ηλεκτρονικά 7Ευριπίδης Γλαβάς

Οι καταχωρητές είναι μια ομάδα από flip – flop, τα οποία μοιράζονται ένα κοινό ρολόι. Κάθε flip – flop μπορεί να αποθηκεύσει ένα bit πληροφορίας.

Ένας μετρητής είναι ουσιαστικά ένας καταχωρητής, το περιεχόμενου του οποίου μεταβάλλεται σύμφωνα με μια προδιαγεγραμμένη σειρά. Οι πύλες είναι συνδεμένες με

τρόπο ώστε να παράγουν την επιθυμητή ακολουθία δυαδικών καταστάσεων.

Ψηφιακά Ηλεκτρονικά 8Ευριπίδης Γλαβάς

Clk

𝐈𝟎0

𝚨𝟎0

D

Clk

AI0

Clock

Ro

Μηδενισμός

Ψηφιακά Ηλεκτρονικά 9Ευριπίδης Γλαβάς

Clk

𝐈𝟎0

𝚨𝟎0

D

Clk

I0

Clock

Ro

D

Clk

Ro

I1A0A1

𝚨𝟏0 ..Μηδενισμός

Ψηφιακά Ηλεκτρονικά 10Ευριπίδης Γλαβάς

Clk

𝐈𝟎0

𝚨𝟎0

D

Clk

I0

Clock

Ro

D

Clk

Ro

I1A0A1

𝚨𝟏0 ..Μηδενισμός

Ψηφιακά Ηλεκτρονικά 11Ευριπίδης Γλαβάς

Clk

𝚨𝟐

𝐈𝟎0

𝚨𝟎0

𝚨𝟏0

Ψηφιακά Ηλεκτρονικά 12Ευριπίδης Γλαβάς

Clk

𝚨𝟐

𝐈𝟎0

𝚨𝟎0

𝚨𝟏0

Ψηφιακά Ηλεκτρονικά 13Ευριπίδης Γλαβάς Ρολόι Μηδενισμός

Το σχήμα απεικονίζει ένα καταχωτητή κατασκευασμένο με τέσσερα flip – flop τύπου D. Η κοινή είσοδος ρολογιού πυροδοτεί όλα τα

flip – flop στην άνοδο του παλμού, οπότε τα δυαδικά δεδομένα που είναι στις τέσσερεις εισόδους μεταφέρονται στον καταχωρητή. Η τιμή των I0, I1, I2, I3 πριν την πρώτη άνοδο καθορίζει και την τιμή

των Α0, Α1, Α2, Α3

R (:μηδενισμός)Όλα τα flip – flop έχουν και μια είσοδο άμεσου μηδενισμού (R), όταν η είσοδος αυτην γίνει 0 όλα τα flip – flop μηδενίζονται, για

όσο παραμένει 1 λειτουργούν κανονικά

Ψηφιακά Ηλεκτρονικά 14Ευριπίδης Γλαβάς

Clk

𝐈𝟎

𝐈𝟏

𝐈𝟐

𝐈𝟑

0

0

0

1

𝚨𝟎

𝚨𝟏

𝚨𝟐

𝚨𝟑

0

0

0

0

Λύση

Ψηφιακά Ηλεκτρονικά 15Ευριπίδης Γλαβάς

Clk

𝐈𝟎

𝐈𝟏

𝐈𝟐

𝐈𝟑

0

0

0

1

𝚨𝟎0

Ψηφιακά Ηλεκτρονικά 16Ευριπίδης Γλαβάς

Clk

𝐈𝟎

𝐈𝟏

𝐈𝟐

𝐈𝟑

0

0

0

1

𝚨𝟏0

Ψηφιακά Ηλεκτρονικά 17Ευριπίδης Γλαβάς

Clk

𝐈𝟎

𝐈𝟏

𝐈𝟐

𝐈𝟑

0

0

0

1

𝚨𝟐0

Ψηφιακά Ηλεκτρονικά 18Ευριπίδης Γλαβάς

Clk

𝐈𝟎

𝐈𝟏

𝐈𝟐

𝐈𝟑

0

0

0

1

𝚨𝟑0

Ψηφιακά Ηλεκτρονικά 19Ευριπίδης Γλαβάς19

D

Clk

AI0

Αυτόν τον τρόπο τον αποφεύγουμε D

Clk

BI1

Enable

Clock

Ψηφιακά Ηλεκτρονικά 20Ευριπίδης Γλαβάς20

D

Clk

A

I0

Clock

EnableΦόρτωση

.

Ψηφιακά Ηλεκτρονικά 21Ευριπίδης Γλαβάς21

D

Clk

A

I0

Clock

EnableΦόρτωση

.

Πολυπλέκτης 2 σε 1

Ψηφιακά Ηλεκτρονικά 22Ευριπίδης Γλαβάς22

Πολυπλέκτης 2 σε 1

I1

I0

S .

Ψηφιακά Ηλεκτρονικά 23Ευριπίδης Γλαβάς

Ρολόι

Φόρτωση

Το σχήμα απεικονίζει έναν 4 bit καταχωρητήμε μια είσοδο ελέγχου φόρτωσης, η οποία

καταλήγει στις εισόδους D των flip –flop. Η είσοδος φόρτωσης καθορίζει την ενέργεια που

θα συμβεί σε κάθε άνοδο του παλμού.Όταν η είσοδος φόρτωσης είναι ‘‘1’’ τα

δεδομένα εισάγονται από τις εισόδους κατά την επόμενη άνοδο του παλμού. Όταν η είσοδος φόρτωσης είναι ‘‘0’’ οι έξοδοι των flip – flop

συνδέονται στις αντίστοιχες εισόδους.Άρα η είσοδος φόρτωσης καθορίζει εάν στην επόμενη άνοδο ο καταχωρητής θα δεχτεί νέεςπληροφορίες ή εάν θα διατηρήσει αυτές που

είχε.

Ψηφιακά Ηλεκτρονικά 24Ευριπίδης Γλαβάς

Ρολόι

Φόρτωση 0 1

1𝚨𝟎 𝚨𝟎 ∙ 1

0

00

𝐈𝟎

𝚨𝟎 + 0

= 𝜜𝟎

1𝚨𝟏 𝚨𝟏

0𝐈𝟏 0

𝚨𝟏 + 0

= 𝜜𝟏

1𝚨𝟐 𝚨𝟐

0𝐈𝟐

0

𝚨𝟐 + 0

= 𝜜𝟐

1𝚨𝟑 𝚨𝟑

𝐈𝟑0 0

𝚨𝟑 + 0= 𝜜𝟑

Ανάλυση για Φόρτωση = 0

Ψηφιακά Ηλεκτρονικά 25Ευριπίδης Γλαβάς

Ρολόι

Φόρτωση 1 0

0𝚨𝟎 0

1

1𝐈𝟎

𝐈𝟎

𝐈𝟎 + 0

= 𝐈𝟎

0𝚨𝟏 𝟎

1𝐈𝟏 𝐈𝟏

𝐈𝟏 + 0

= 𝐈𝟏

0𝚨𝟐 𝟎

1𝐈𝟐 𝐈𝟐

𝐈𝟐 + 0

= 𝐈𝟐

0𝚨𝟑 𝟎

𝐈𝟑1

𝐈𝟑

𝐈𝟑 + 0= 𝐈𝟑

Ανάλυση για Φόρτωση = 1

Ψηφιακά Ηλεκτρονικά 26Ευριπίδης Γλαβάς

Σειραϊκή είσοδος

Σειραϊκή έξοδος

Ρόλοι

Ένας καταχωρητής ολίσθησης προς τα δεξιά ή αριστερά αποτελείτε από μια ακολουθία συνδεδεμένων flip – flop, όπου η έξοδος του κάθε flip – flop γίνεται είσοδος στο

επόμενο. Όλα τα flip – flop έχουν ένα κοινό ρολόι για την ολίσθηση.Στο παρακάτω σχήμα απεικονίζεται η δεξιά ολίσθηση.

Ψηφιακά Ηλεκτρονικά 27Ευριπίδης Γλαβάς

Σειραϊκή είσοδος

Σειραϊκή έξοδος

Ρόλοι

Καταχωρητήςολίσθησης Α

Ρολόι

Σειραϊκή είσοδος

Σειραϊκή έξοδος

Ψηφιακά Ηλεκτρονικά 28Ευριπίδης Γλαβάς

Ένα σύστημα λέγεται σειραϊκό όταν σε κάθε παλμό του ρολογιού, μόνο ένα bitμεταφέρεται και υφίσταται επεξεργασία.

Οι πληροφορίες μεταφέρονται κατά ένα bit την φορά, με ολίσθηση από το καταχωρητήπροέλευσης στον καταχωρητή προορισμού.

Στο επόμενο σχήμα βλέπουμε ότι η σειραϊκή μεταφορά γίνεται από το κατχωρητή Α στο Β με καταχωρητές ολίσθησης.

Για να αποφύγουμε απώλειες στον καταχωρητή προέλευσης οι πληροφορίες του Α ανατροφοδοτούνται στον ίδιο καταχωρητή.

Ψηφιακά Ηλεκτρονικά 29Ευριπίδης Γλαβάς

Ρολόι

Έλεγχος ολίσθησης

Καταχωρητήςολίσθησης Α

Καταχωρητήςολίσθησης Β

Ρολόι Ρολόι

(α) Σχηματικό διάγραμμα

(α) Διάγραμμα χρονισμού

Ρολόι

Έλεγχος Ολίσθησης

Ρολόι

Ψηφιακά Ηλεκτρονικά 30Ευριπίδης Γλαβάς

Παλμός ρολογιού Καταχωρητής ολίσθησης Α Καταχωρητής ολίσθησης Β

Αρχική τιμή

Μετά από 𝚻𝟏

Μετά από 𝚻𝟐

Μετά από 𝚻𝟑

Μετά από 𝚻𝟒

Ανάλυση

Ψηφιακά Ηλεκτρονικά 31Ευριπίδης Γλαβάς

Α Β1ος Παλμός: 1 0 1 1 0 0 0 0

1 0 0 0Ξεκινάμε με 1011

για το Α, το Β είναι 0000, μόλις έρθει η πρώτη άνοδος του

παλμού τότε το τελευταίο bit του Α

γίνεται 1ο του Β αφου γίνει ολίσθηση και 1ο του Α, μετά

γίνεται ολίσθηση και του Α. Ομοίως συνεχίζουμε …

1 1 0 1

2ος Παλμός: 1 1 0 1

1 1 0 01 1 1 0

1 0 1

1 1 0

3ος Παλμός: 1 1 1 0

0 1 1 0 1 1 1

0 1 1 1

0 1 1 1 4ος Παλμός:

1 0 1 1 0 1 1

1 0 1 1

Ψηφιακά Ηλεκτρονικά 32Ευριπίδης Γλαβάς

Σειραϊκός Αθροιστής (κύκλωμα):Στο κύκλωμα που ακολουθεί παρατηρούμε ότι ο καταχωρητής Α περιέχει τον πρώτο

προσθετέο, ο Β περιέχει το δεύτερο. Το flip – flop για το κρατούμενο (C) μηδενίζεται. Οι έξοδοι των Α και Β παρέχουν δύο bit ένα για το κάθε προσθετέο (x, y). Η έξοδος Q δίνει το κρατούμενο εισόδου που είναι απαραίτητο για το z. Με τον έλεγχο ολίσθησης σε

κάθε άνοδο τα περιεχόμενα ολισθαίνουν μια θέση δεξιά. Σε κάθε άνοδο ένα νέο bit έρχεται στο Α, ένα νέο κρατούμενο στο Q, ενώ τα δύο περιεχόμενα μετατοπίζονται κατά

μια θέση δεξιά. Αυτό συνεχίζεται μέχρι να απενεργοποιηθεί ο έλεγχος ολίσθησης.

Ψηφιακά Ηλεκτρονικά 33Ευριπίδης Γλαβάς

Έλεγχος ολίσθησης

Ρολόι

Σειραϊκή είσοδος

Κατ. Ολίσθ. Α(1ος προσθετέος)

Κατ. Ολίσθ. Β(2ος προσθετέος)

Μηδενισμός

Ψηφιακά Ηλεκτρονικά 34Ευριπίδης Γλαβάς

Πίνακας διέγερσης JK flip-flop

(α) JK flip-flop

Ψηφιακά Ηλεκτρονικά 35Ευριπίδης Γλαβάς

Πίνακας καταστάσεων σειραϊκού αθροιστή

Παρούσα κατάσταση Είσοδοι Επόμενη κατάσταση Έξοδοι Είσοδοι flip – flop

Q → παρούσα τιμή του κρατούμενου C

Ψηφιακά Ηλεκτρονικά 36Ευριπίδης Γλαβάς

Με χρήση χαρτών Karnaugh μπορούμε να βγάλουμε τις παρακάτω απλοποιημένες εξισώσεις και στην συνέχεια να φτιάξουμε το απλοποιημένο κύκλωμα.

Ψηφιακά Ηλεκτρονικά 37Ευριπίδης Γλαβάς

Έλεγχος ολίσθησης

Ρολόι

Σειραϊκή είσοδος

Κατ. Ολίσθ. Α

Κατ. Ολίσθ. Β

Μηδενισμός

Δεύτερη μορφή σειραϊκού αθροιστή:

Ψηφιακά Ηλεκτρονικά 38Ευριπίδης Γλαβάς 38

Το S1 και το S0 μας βοηθάνε στο να μπορούμε ανάλογα την τιμή που

θα τους δώσουμε να ελέγχουμε ποια είσοδος θα ενεργοποιηθεί.

Ψηφιακά Ηλεκτρονικά 39Ευριπίδης Γλαβάς

Πολυπλέκτης𝐒𝟎

𝐒𝟏

𝐈𝟑 𝐈𝟐 𝐈𝟏 𝐈𝟎

𝐈𝐱

00

01

10

11

Αν το S1, 𝐒𝟎= 00 τότε περνάει το 𝐈𝟎Αν το S1, 𝐒𝟎= 01 τότε περνάει το 𝐈𝟏Αν το S1, 𝐒𝟎= 10 τότε περνάει το 𝐈𝟐Αν το S1, 𝐒𝟎= 11 τότε περνάει το 𝐈𝟑

MUX 4x1𝐒𝟎

𝐒𝟏

𝐈𝟑 𝐈𝟐 𝐈𝟏 𝐈𝟎

00

01

10

11

𝐈𝐱

Ψηφιακά Ηλεκτρονικά 40Ευριπίδης Γλαβάς

1. Μια είσοδο ελέγχου μηδενισμού για μηδενισμό2. Μια είσοδο ρολογιού για συγχρονισμό

3. Μια είσοδο ελέγχου δεξιάς ολίσθησης για δεξιά ολίσθηση καθώς και από μια γραμμή για σειραϊκή είσοδο και έξοδο.

4. Μια είσοδο ελέγχου αριστερής ολίσθησης για αριστερή ολίσθηση καθώς και από μια γραμμή για σειραϊκή είσοδο και έξοδο.

5. Μια είσοδο ελέγχου παράλληλης φόρτωσης για εισαγωγή δεδομένων καθώς και διάφορες γραμμές για την παράλληλη φόρτωση.

6. Διάφορες γραμμές εξόδου.7. Κατάλληλη είσοδο ελέγχου για να διατηρεί αμετάβλητο το περιεχόμενο του

καταχωρητή ακόμα και στο παλμό του ρολογιού.

Ψηφιακά Ηλεκτρονικά 41Ευριπίδης Γλαβάς

ΚαταχωρητήςΟλίσθησης

Μηδενισμός_b

Ρολόι

Ψηφιακά Ηλεκτρονικά 42Ευριπίδης Γλαβάς

Μηδενισμός_b

Ρολόι

Παράλληλες έξοδοι

Παράλληλες είσοδοι

Σειραϊκή είσοδος για δεξιά ολίσθηση

Σειραϊκή είσοδος για αριστερή

ολίσθηση

Ανάλυση

Ψηφιακά Ηλεκτρονικά 43Ευριπίδης Γλαβάς

Μηδενισμός_b

Ρολόι

Παράλληλες έξοδοι

Παράλληλες είσοδοι

Σειραϊκή είσοδος για δεξιά ολίσθηση

Σειραϊκή είσοδος για αριστερή

ολίσθηση

𝐒𝟏, 𝐒𝟎 = 00

Ψηφιακά Ηλεκτρονικά 44Ευριπίδης Γλαβάς

Μηδενισμός_b

Ρολόι

Παράλληλες έξοδοι

Παράλληλες είσοδοι

Σειραϊκή είσοδος για δεξιά ολίσθηση

Σειραϊκή είσοδος για αριστερή

ολίσθηση

𝐒𝟏, 𝐒𝟎 = 01Δεξιά

Ολίσθηση

Ψηφιακά Ηλεκτρονικά 45Ευριπίδης Γλαβάς

Μηδενισμός_b

Ρολόι

Παράλληλες έξοδοι

Παράλληλες είσοδοι

Σειραϊκή είσοδος για δεξιά ολίσθηση

Σειραϊκή είσοδος για αριστερή

ολίσθηση

𝐒𝟏, 𝐒𝟎 = 10Αριστερή Ολίσθηση

Ψηφιακά Ηλεκτρονικά 46Ευριπίδης Γλαβάς

Μηδενισμός_b

Ρολόι

Παράλληλες έξοδοι

Παράλληλες είσοδοι

Σειραϊκή είσοδος για δεξιά ολίσθηση

Σειραϊκή είσοδος για αριστερή

ολίσθηση

𝐒𝟏, 𝐒𝟎 = 11

Ψηφιακά Ηλεκτρονικά 47Ευριπίδης Γλαβάς

Ανάλυση του προηγούμενου κυκλώματος:Στο κύκλωμα βλέπουμε έναν αμφίδρομο (καθολικό) 4 bit καταχωρητή ολίσθησης με

παράλληλη φόρτωση.Αποτελείται από 4 D flip – flop και 4 πολυπλέκτες.

Οι 4 πολυπλέκτες έχουν δύο κοινές εισόδους επιλογής τις 𝑠1 και s0. Η είσοδος 0 κάθε πολυλέκτη επιλέγεται όταν τα 𝑠1 και 𝑠0 = 0, η είσοδος 1 επιλέγεται όταν 𝑠1 και 𝑠0 = 01

και ομοίως οι άλλες δύο. Οι είσοδοι επιλογής ελέγχουν το τρόπο λειτουργίας του καταχωρητή σύμφωνα με το παρακάτω πίνακα.

Ψηφιακά Ηλεκτρονικά 48Ευριπίδης Γλαβάς

Πίνακας λειτουργιών για το προηγούμενο καταχωρητή

Έλεγχος λειτουργίας

Λειτουργία καταχωρητή

Καμία αλλαγή

Ολίσθηση δεξιά

Ολίσθηση αριστερά

Παράλληλη φόρτωση

Ανάλυση

Ψηφιακά Ηλεκτρονικά 49Ευριπίδης Γλαβάς

Ανάλυση του προηγούμενου κυκλώματος:• Όταν τα 𝑠1 και 𝑠0 = 00 τότε δεν έχουμε καμία αλλαγή άρα η τιμή του καταχωρητή πάει

στις εισόδους D των flip – flop. Η επόμενη άνοδος μεταφέρει σε κάθε flip – flop την δυαδική τιμή που είχε προηγούμενος το ίδιο το flip – flop.

• Όταν τα 𝑠1 και 𝑠0 = 01, ο ακροδέκτης 1 των εισόδων του πολυπλέκτη συνδέεται με τις εισόδους D των flip - flop. Με την είσοδο αυτήν των γραμμών ελέγχων εκτελείται

δεξιά ολίσθηση κατά την οποία η τιμή της σειραϊκής εισόδου του καταχωρητήμεταφέρεται στο flip - flop 𝐴3.

• Όταν τα 𝑠1 και 𝑠0 = 10 τότε εκτελείται αριστερή ολίσθηση κατά την οποία η τιμή της σειραϊκής εισόδου αριστερή ολίσθησης εισέρχεται στο flip – flop 𝐴0.

• Όταν τα 𝑠1 και 𝑠0 = 11 τότε οι δυαδικές πληροφορίες στις γραμμές εισόδου εισέρχονται στον καταχωρητή ταυτόχρονα κατά την επόμενη άνοδο του παλμού.

Ψηφιακά Ηλεκτρονικά 50Ευριπίδης Γλαβάς

Αποτελείται από εν σειρά συνδεδεμένα flip – flop που συμπληρώνουν την έξοδο τους με την είσοδο του κάθε flip – flop συνδεδεμένη με την είσοδο του ρολογιού C του flip - flop

Η μετάβαση της εξόδου ενός flip – flop χρησιμοποιείται ως πηγή για την πυροδότηση άλλων flip – flop.

Η μετάβαση της εξόδου ενός flip – flop συνδέεται στην είσοδο του ρολογιού C ενός άλλου flip – flop.

Όλα τα flip – flop χρησιμοποιούν ένα κοινό ρολόι/

Ψηφιακά Ηλεκτρονικά 51Ευριπίδης Γλαβάς

Παρούσα Κατάσταση Επόμενη Κατάσταση

Ψηφιακά Ηλεκτρονικά 52Ευριπίδης Γλαβάς

Καμία αλλαγή

Μηδενισμός

ΘέσηΣυμπλήρωση εξόδου

Μηδενισμός

Θέση

Καμία αλλαγή

Συμπλήρωση εξόδου

Ψηφιακά Ηλεκτρονικά 53Ευριπίδης Γλαβάς

Με Τ flip - flop

Μέτρηση Μέτρηση

Μηδενισμός

Λογικό 1

Μηδενισμός

Με D flip - flop

Λογικό διάγραμμα δύο 4-bit μετρητών ριπής.Παρατηρούμε ότι τα flip – flop είναι

συνδεδεμένα το ένα με το άλλο, η έξοδος του κάθε flip – flop γίνεται είσοδος (C) του

επόμενου. Οι είσοδοι Τ του flip – flop είναι συνδεδεμένες με λογικό 1 άρα είναι σε

συμπλήρωση (Q’). Το κυκλάκι στα C δηλώνει ότι οι αλλαγές γίνονται στην κάθοδο του

παλμού. Η αρνητική μετάβαση προκύπτει όταν η έξοδος του προηγούμενου flip – flop με την οποία είναι συνδεδεμένο το C, μεταβαίνει από

το 1 στο 0.

Ψηφιακά Ηλεκτρονικά 54Ευριπίδης Γλαβάς

Με Τ flip - flop

Μέτρηση

Μηδενισμός

Λογικό 1

Μέτρηση

𝚨𝟎

𝚨𝟏

𝚨𝟐

𝚨𝟑

0

0

0

0

0

1 1 1 1

0

0

0

0

1 1 1 1

0 0 0

0

0 0

1

0 0

0

0

111

0 0 0 0

0

Ψηφιακά Ηλεκτρονικά 55Ευριπίδης Γλαβάς

Μέτρηση

𝚨𝟎

𝚨𝟏

𝚨𝟐

𝚨𝟑

0

0

0

0

0

1 1 1 1

0

0

0

0

1 1 1 1

0 0 0

0

0 0

1

0 0

0

0

111

0 0 0 0

0

Μέτρηση

Μηδενισμός

Με D flip - flop

Ψηφιακά Ηλεκτρονικά 56Ευριπίδης Γλαβάς

Ένας δεκαδικός μετρητής παράγει σε δυαδική μορφή την ακολουθία των πρώτων δέκα φυσικών αριθμών (0 - 9) και στην συνέχεια επανέρχεται στο 0 και επαναλαμβάνει την

ίδια διαδικασία.

Διάγραμμα καταστάσεων ενός δεκαδικού μετρητή BCD

Ψηφιακά Ηλεκτρονικά 57Ευριπίδης Γλαβάς

Μέτρηση

Λογικό 1

Το διάγραμμα απεικονίζει ένα μετρητή BCD σχεδιασμένο με JK flip – flop. Οι έξοδοι

συμβολίζονται με το Q, ο δείκτης δείχνει το δυαδικόβάρος του αντίστοιχου bit. Η έξοδος του 𝑸𝟏

εφαρμόζεται στην είσοδο C του 𝑸𝟐 και 𝑸𝟖 και η έξοδος του 𝑸𝟐 εφαρμόζεται στην είσοδο C του 𝑸𝟒. Οι

είσοδοι των JK είναι συνδεδεμένες στο 1 είτε με άλλους εξόδους.

Ψηφιακά Ηλεκτρονικά 58Ευριπίδης Γλαβάς

Ανάλυση κυκλώματος (για παλμούς):

Το 𝑸𝟏 αλλάζει συνέχεια.Το 𝑸𝟐 εξαρτάται από το 𝑸𝟏 αλλά το 𝐉𝟐 εξαρτάται από το 𝑸𝟖 και σύμφωνα με το πίνακα

το JK βγάζουμε το αποτέλεσμα.Το 𝑸𝟒 εξαρτάται από το 𝑸𝟐 άρα σε κάθε κάθοδο το 𝑸𝟒 θα αλλάζει σύμφωνα με το 𝑸𝟐.

Το 𝑸𝟖 εξαρτάτε από το 𝑸𝟒 αλλά το 𝑱𝟖 εξαρτάτε από την AND άρα σύμφωνα με το πίνακα του JK θα βγάλουμε το αποτέλεσμα.

Ψηφιακά Ηλεκτρονικά 59Ευριπίδης Γλαβάς

Δεκαδικός: Δυαδικός:

0 0000

1 0001

2 0010

3 0011

4 0100

5 0101

6 0110

7 0111

8 1000

9 1001

Ψηφιακά Ηλεκτρονικά 60Ευριπίδης Γλαβάς

Μέτρηση

𝑸𝟏

𝑸𝟐

𝑸𝟒

𝑸𝟖

0

0

0

0

0001 0010 0011 0100 0101 0110 0111

Μέτρηση

Λογικό 1

Ψηφιακά Ηλεκτρονικά 61Ευριπίδης Γλαβάς

Μετρητής BCD

Μετρητής BCD

Μετρητής BCD

Ψηφίο 102 Ψηφίο 101 Ψηφίο 100

ΠαλμοίΜέτρησης

Με αυτό το μετρητή μπορούμε να μετρήσουμε από το 0 έως το 999

Ψηφιακά Ηλεκτρονικά 62Ευριπίδης Γλαβάς

Οι σύγχρονοι μετρητές διαφέρουν από τους μετρητές ριπής ως προς το ότι οι παλμοί προς μέτρηση εφαρμόζονται στις εισόδους όλων των flip – flop ταυτόχρονα και όχι ένα

προς ένα, όπως συμβαίνει σε ένα μετρητή ριπής.

Ψηφιακά Ηλεκτρονικά 63Ευριπίδης Γλαβάς

ΕπίτρεψηΜέτρησης

Προς επόμενη βαθμίδα

Οι είσοδοι C όλων των flip – flop είναι συνδεδεμένες σε ένα κοινό ρολόι. Από την είσοδο Επίτρεψη Μέτρησης

ενεργοποιείται ο μετρητής. Εάν η Επίτρεψη Μέτρησης είναι 0 τότε όλες οι είσοδοι των JK = 0 και το ρολόι δεν αλλάζει

την κατάσταση του μετρητή.

Ψηφιακά Ηλεκτρονικά 64Ευριπίδης Γλαβάς

𝑨𝟎

𝑨𝟏

𝑨𝟐

𝑨𝟑

0

0

0

0

ΕπίτρεψηΜέτρησης

Προς επόμενη βαθμίδα

1

1

1

1

1

0001

0

0

0

0

0

0

0

Clk

Ψηφιακά Ηλεκτρονικά 65Ευριπίδης Γλαβάς

0

0

0

0

ΕπίτρεψηΜέτρησης

Προς επόμενη βαθμίδα

1

1

1

1

0

1

1

1

1

0010

0

0

0

0

0

Clk

𝑨𝟎

𝑨𝟏

𝑨𝟐

𝑨𝟑

Ψηφιακά Ηλεκτρονικά 66Ευριπίδης Γλαβάς

0

0

0

0

ΕπίτρεψηΜέτρησης

Προς επόμενη βαθμίδα

1

1

1

1

1

0

00

0

1

10

0

0

0

0

0011

0

Clk

𝑨𝟎

𝑨𝟏

𝑨𝟐

𝑨𝟑

Ψηφιακά Ηλεκτρονικά 67Ευριπίδης Γλαβάς

0

0

0

0

ΕπίτρεψηΜέτρησης

Προς επόμενη βαθμίδα

1

1

1

1

0

1

11

1

0

11

1

1

1

0

0100

0

0

0

0

Clk

𝑨𝟎

𝑨𝟏

𝑨𝟐

𝑨𝟑

Ψηφιακά Ηλεκτρονικά 68Ευριπίδης Γλαβάς

Ένας μετρητής BCD δίνει μετρήσεις σε μορφή δυαδικά κωδικοποιημένων δεκαδικών αριθμών από το 0000 (δεκαδικό 0) έως το 1001 (δεκαδικό 9) και στην συνέχεια

επανέρχεται στο 0000.

Ψηφιακά Ηλεκτρονικά 69Ευριπίδης Γλαβάς

00000001

0010

0011

0100

0101

0110

0111

1000

1001

Ψηφιακά Ηλεκτρονικά 70Ευριπίδης Γλαβάς

Παρούσα Κατάσταση ΈξοδοςΕπόμενη Κατάσταση Είσοδοι flip-flop

Πίνακας καταστάσεων για τον μετρητή BCD

Δίνεται ο παρακάτω πίνακας, να φτιάξετε το λογικό διάγραμμα

Ψηφιακά Ηλεκτρονικά 71Ευριπίδης Γλαβάς

Με χρήση χαρτών Karnaugh μπορούμε να βγάλουμε τις παρακάτω εξισώσεις και στην συνέχεια να φτιάξουμε το κύκλωμα.

Ψηφιακά Ηλεκτρονικά 72Ευριπίδης Γλαβάς

Πάνω

Κάτω

Το κύκλωμα έχει μια είσοδο ελέγχου προς τα Πάνω και προς τα Κάτω. Όταν η είσοδος Πάνω = 1 το κύκλωμα μετράει προς τα πάνω . Όταν η είσοδος Κάτω = 1 και η Πάνω = 0 τότε το κύκλωμα μετράει προς τα κάτω, διότι στις εισόδους Τ εφαρμόζονται οι συμπληρωμένες

έξοδοι των flip - flop. Όταν και τα δύο = 0 τότε παραμένει στην ίδια μέτρηση κ δεν αλλάζει

κατάσταση. Όταν είναι και τα δύο = 1 τότε το κύκλωμα μετράει προς τα πάνω.

Ψηφιακά Ηλεκτρονικά 73Ευριπίδης Γλαβάς

Δεξιά Ολίσθηση

Μετρητής δακτυλίου είναι ένας κυκλικός καταχωρητής ολίσθησης, στον οποίο μόνο ένα flip – flop έχει τιμή 1 ανά πάσα στιγμή, ενώ όλα τα άλλα έχουν 0. Αυτό το 1 ολισθαίνει

από το ένα flip – flop στο άλλο.

Ψηφιακά Ηλεκτρονικά 74Ευριπίδης Γλαβάς

2 x 4

x

y

1

2

0

1

2

3

Ψηφιακά Ηλεκτρονικά 75Ευριπίδης Γλαβάς

Αποκωδικοποιητής

2 x 4

Μετρητής δύο bit

ΕπίτρεψηΜέτρησης

Α0 Α1

𝚨𝟎 𝚨𝟏 𝚻𝟎 𝚻𝟏 𝚻𝟐 𝚻𝟑

0 0

0 1

1 0

1 1

Ψηφιακά Ηλεκτρονικά 76Ευριπίδης Γλαβάς

Μέτρηση

𝐓𝟎

𝐓𝟏

𝐓𝟐

𝐓𝟑

0

0

0

0

𝚨𝟎 𝚨𝟏 𝚻𝟎 𝚻𝟏 𝚻𝟐 𝚻𝟑

0 0 1 0 0 0

0 1 0 1 0 0

1 0 0 0 1 0

1 1 0 0 0 1

Ψηφιακά Ηλεκτρονικά 77Ευριπίδης Γλαβάς

Ψηφιακά Ηλεκτρονικά 78Ευριπίδης Γλαβάς

Ψηφιακά Ηλεκτρονικά 79Ευριπίδης Γλαβάς

Καμία αλλαγή

Μηδενισμός

ΘέσηΣυμπλήρωση εξόδου

Μηδενισμός

Θέση

Καμία αλλαγή

Συμπλήρωση εξόδου

Ψηφιακά Ηλεκτρονικά 80Ευριπίδης Γλαβάς

T

T

T

C

C

C

R

R

R

Ρολόι

Μηδενισμός

𝚨𝟎

𝚨𝟏

𝚨𝟐

𝚰𝟎

𝚰𝟏

𝚰𝟐

Για το διπλανό λογικό διάγραμμα να

συμπληρώσετε τους παλμούς για τις

εξόδους των flip – flop

.

.

Ψηφιακά Ηλεκτρονικά 81Ευριπίδης Γλαβάς

Clk

𝐈𝟎

𝐈𝟏

𝐈𝟐

0

0

1

𝚨𝟎

𝚨𝟏

𝚨𝟐

0

0

0Λύση

Ψηφιακά Ηλεκτρονικά 82Ευριπίδης Γλαβάς

Clk

𝐈𝟎

𝐈𝟏

𝐈𝟐

0

0

1

𝚨𝟎0

Ψηφιακά Ηλεκτρονικά 83Ευριπίδης Γλαβάς

Clk

𝐈𝟎

𝐈𝟏

𝐈𝟐

0

0

1

𝚨𝟏0

Ψηφιακά Ηλεκτρονικά 84Ευριπίδης Γλαβάς

Clk

𝐈𝟎

𝐈𝟏

𝐈𝟐

0

0

1

𝚨𝟐0

Ψηφιακά Ηλεκτρονικά 85Ευριπίδης Γλαβάς

Ψηφιακά Ηλεκτρονικά 86Ευριπίδης Γλαβάς

Έστω ότι ένας καταχωρητής Α έχει τιμή 1100 και ένας καταχωρητής Β έχει τιμή 0000, να εφαρμόσετε δεξιά ολίσθηση για 4 παλμούς

Λύση

Ψηφιακά Ηλεκτρονικά 87Ευριπίδης Γλαβάς

Α Β1ος Παλμός: 1 1 0 0 0 0 0 0

0 0 0 0

0 1 1 0

2ος Παλμός: 0 1 1 0

0 0 0 00 0 1 1

1 1 0

0 1 1

3ος Παλμός: 0 0 1 1

1 0 0 0 0 0 1

1 0 0 1

1 0 0 1 4ος Παλμός:

1 1 0 0 1 0 0

1 1 0 0

Ψηφιακά Ηλεκτρονικά 88Ευριπίδης Γλαβάς

Ψηφιακά Ηλεκτρονικά 89Ευριπίδης Γλαβάς

Για το παρακάτω πίνακα να φτιάξετε το διάγραμμα καταστάσεων

Παρούσα Κατάσταση ΈξοδοςΕπόμενη Κατάσταση Είσοδος

χ

0 0 0 0 0 0 0 00 1 0 00 0 0 1

0 0 1 0 0 1 0 1

0 0 1 1 0 0 0 0

0 1 0 0 0 0 0 10 1 0 1 0 1 1 00 1 1 0 0 1 0 10 1 1 1 0 0 0 01 0 0 0 0 1 1 01 0 0 1 0 0 0 0

0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 1

1 1

Ψηφιακά Ηλεκτρονικά 90Ευριπίδης Γλαβάς

0000

0001

0010

0011

0100

01010110

0111

1000

1001

0/0

0/0

0/0

0/0

0/0

0/0

0/0

1/0

0/0

1/1

Ψηφιακά Ηλεκτρονικά 91Ευριπίδης Γλαβάς

Ψηφιακά Ηλεκτρονικά 92Ευριπίδης Γλαβάς

92

Πίνακες διέγερσης για flip-flop

(α) JK flip-flop (β) Τ flip-flop

Ψηφιακά Ηλεκτρονικά 93Ευριπίδης Γλαβάς

000

001

010

100

101

110

Δίνεται το διπλανό διάγραμμα καταστάσεων, να φτιάξετε το πίνακα καταστάσεων και στην συνέχεια το λογικό διάγραμμα για JK Flip - Flop

Ψηφιακά Ηλεκτρονικά 94Ευριπίδης Γλαβάς

Παρούσα Κατάσταση Επόμενη Κατάσταση Είσοδοι flip-flop

Πίνακας Καταστάσεων:

0 0 0 0 0 1 0 Χ 0 Χ 1 Χ

0 0 1 0 1 0 0 Χ 1 Χ Χ 1

0 1 0 1 0 0 1 Χ Χ 1 0 Χ

0 1 1 X X X Χ Χ Χ Χ Χ Χ

1 0 0 1 0 1 Χ 0 0 Χ 1 Χ

1 0 1 1 1 0 Χ 0 1 Χ Χ 1

1 1 01 1 1

0 0 0 Χ 1 Χ 1 0 Χ

X X X Χ Χ Χ Χ Χ Χ

Ψηφιακά Ηλεκτρονικά 95Ευριπίδης Γλαβάς

0 0 Χ 1

Χ Χ Χ Χ

ΑBC

Α

B

C

𝐉𝐀 = 𝐁

X Χ X

0 0 Χ 1

ΑBC

Α

B

C

𝚱𝐀 = 𝐁

Ψηφιακά Ηλεκτρονικά 96Ευριπίδης Γλαβάς

0 1 Χ Χ

0 1 Χ Χ

ΑBC

Α

B

C

𝐉𝚩 = 𝐂

X X Χ 1

Χ Χ Χ 1

ΑBC

Α

B

C

𝚱𝚩 = 𝟏

Ψηφιακά Ηλεκτρονικά 97Ευριπίδης Γλαβάς

1 Χ Χ 0

1 Χ Χ 0

ΑBC

Α

B

C

𝐉𝐂 = 𝐁′

X 1 Χ X

Χ 1 Χ X

ΑBC

Α

B

C

𝚱𝐂 = 𝟏

Ψηφιακά Ηλεκτρονικά 98Ευριπίδης Γλαβάς

Λογικό 1

Ρολόι

Ψηφιακά Ηλεκτρονικά 99Ευριπίδης Γλαβάς