Curso Circuitos Digitales I Circuitos Digitales I: circuitos lógicos (combinacionales y...

Curso Circuitos Digitales I

Circuitos Digitales I: circuitos lógicos (combinacionales y secuenciales) y tecnologías para su implementación

Sesión 1

José Edinson Aedo Cobo PhDDepartamento de Ingeniería Electrónica

Grupo de Microelectrónica - ControlUniversidad de Antioquia

Un sistema construido con la tecnología de la década del 40° 1942-1945. Diseño y desarrollo de la ENIAC por J. Presper Eckert e

John W. Mauchly de la Universidad da Pensilvania (EUA): primer computador de propósito general

Totalmente digital !

Físicamente, la ENIAC tenía 17.468 tubos de vacío, 7.200 diodos de cristal, 1.500 relés, 70.000 resistencias, 10.000 condensadores y 5 millones de soldaduras. .

Un ejemplo de un sistema digital (tecnología MOSFET)

° 1971 – Intel 4004: primer microprocesador del mundo: 2300 transistores, menos de 1000 puertas lógicas, 60.000 operaciones por segundo; capacidad de procesamiento semejante a la ENIAC.

Diseñador: Federico Faggin - Intel (F. Faggin and M.E. Hoff: "Standard parts and custom design merge in four-chip processor kit". Electronics/April 24, 1972, pp. 112-116

Tecnologías: - Se usa transistores MOS para implementar las puertas lógicas.- Creo una nueva metodología de diseño llamada "random logic design"

Procesador digital de 4 bits

Como construye un sistema con > 1G componentes

Otros sistemas digitales… (década del 90)

Algunos procesadores más recientes…:

° Intel Pentium 4/2200: Clock de 2.2 GHz, 55 millones de transistores, 146mm2 de área.

° AMD Athlon XP 2000+: Clock de 1.66 GHz, 37.5 millones de transistores, 128 mm2 de área.

Otros sistemas digitales… FPGA (tecnología MOS)

Dispositivo semiconductor que contiene “bloques de lógica” cuya interconexión y funcionalidad se puede programar. La lógica programable puede reproducir desde funciones tan sencillas como las de una puerta lógica o un sistema combinacional hasta complejos sistemas digitales.

Otros sistemas digitales… En al actualidad se diseñan sistemas muy complejos sujetos a grandes restricciones

Metas del curso

Estudiar los conceptos básicos relacionados con los componentes fundamentales (puertas lógicas, Flip-flops, registros, bloques básicos) utilizados en la implementación de circuitos digitales.

Estudiar los aspectos metodológicos básicos para el diseño de circuitos digitales combinacionales y secuenciales de mediana complejidad.

Comprender los métodos de especificación basados en lenguajes de descripción de hardware usados en el diseño de sistemas digitales y los conceptos básicos relacionados con la transformación de esas especificaciones en “redes lógicas” (constituidas de la interconexión de componentes fundamentales).

Adquirir habilidades en el uso de herramientas (CAD) para el diseño de circuitos digitales con FPGAS.

Comprender “como” todos estos conceptos son usados en el mundo real y “porqué” es importante para nosotros conocerlos..

Metodología

Durante el curso se realizarán 26 reuniones académicas para analizar y complementar los conceptos teóricos, realizar ejercicios, asignar ejercicios complementarios y realizar las evaluaciones. Habrán talleres prácticos relacionados con cada tema.

Los estudiantes dispondrán de un horario de atención: Lunes de 4-6 P.M. en el salón 18-330 (Grup. Microelect.) Jueves de 4-6 P.M. en el salón 18-330

Consultas también se pueden realizar por correo electrónico a: j.eacobo@gmail.com, joseaedo@udea.edu.co Se puede consultar información adicional sobre el curso en la página: http://microe.udea.edu.co

Evaluación del curso - curriculo antiguo

1. Se realizarán 2 evaluaciones cada uno con un valor del 23% 2. Se realizará una evaluación final (último parcial) con un valor

del 24 %

3. Se realizarán al menos 7 exámenes cortos de 20 minutos de duración cada uno.

Para el cálculo de nota final se considerarán los 5 mejores exámenes.

Los exámenes cortos Tendrán una duración de 30 minutos.

Valor del promedio será del 20 %.

4. Se considerará el trabajo final realizado en el laboratorio del curso. Por un valor del 10 % ( considerando el valor de la

última evaluación del trabajo final - práctica final). Los estudiantes que ya pasaron el laboratorio tendrán dos opciones: Presentar un examen práctico o realizar un trabajo práctico por el mismo valor.

Evaluación del curso - currículo nuevo

1. Se realizarán 2 evaluaciones cada uno con un valor del 20% 2. Se realizará una evaluación final (último parcial) con un valor

del 23 %

3. Se realizarán al menos 7 exámenes cortos de 20 minutos de duración cada uno.

Para el cálculo de nota final se considerarán los 5 mejores exámenes.

Los exámenes cortos Tendrán una duración de 30 minutos.

Valor del promedio será del 17 %.

4. Se considerará el trabajo de laboratorio del curso. Por un valor del 20 % ( considerando el valor de la última evaluación del trabajo final - práctica final). Se considera el proceso definido por los profesores de la laboratorio

Temas cubiertosIntroducción lógica combinacional

Introducción a variables lógicas y compuertas lógicasImplementación de Funciones Lógicas.Tipos de datos y sus representaciones.Expresiones Estándar y técnicas de minimización (Mapas de Karnaugh, Quick Maclosky. Técnicas simplificación multinivel) Introducción al modelo de circuitos combinacionales usando lenguajes de descripción de hardware (VHDL, Verilog).Aspectos tecnológicos de la implementación física de compuertas lógicas: niveles lógicos, margen de ruido, Fan-out, disipación de potencia, atraso de propagación, Familias lógicas (alternativas técnológicas para la implementación física).

Temas cubiertos

MÓDULOS COMBINACIONALES Multiplexores y Decodificadores Codificadores y Demultiplexores Sumadores y comparadores Unidad Aritmético Lógica (ALU) Modelos de abstracción de circuitos digitales Descripción comportamental y estructural . Modelado con VHDL y Verilog

Introducción lógica SecuencialElementos básicos: Latch JK y T, FlipFlops.RegistrosRegistros de DesplazamientoContadores Asíncronos y síncronos.

Temas cubiertos

Introducción lógica Secuencial (continuación)

Estrategias para el uso del reloj. Análisis de timingModelado con VHDL y Verilog Introducción al diseño y síntesis de sistemas secuenciales Máquinas de Estado finito (MEF). Métodos de síntesis. Memorias: ROM, RAM, EPROM, EEPROM. Dispositivos lógicos programables .Casos de estudio de circuitos secuenciales y aritméticos.

Temas cubiertos (opcionales)

Introducción al diseño a nivel de transferencia de registradores

Introducción a los circuitos digitales asíncronos

Bibliografía Básica

• “Contemporary logic design”, Randy H. Katz and Gaetano Boriello Second Edition, 2006. • “Fundamentos de diseño lógico”, Charles H. Roth Jr., Quinta edición,

Thomson 2005. • “ Principles of digital design”, Daniel D Gajski, Prentice Hall, 1997.

• Digital Design Principles and Practices, Fourth Edition, John F. Wakerley, fourth edition, 2005

• NELSON, Victor P, H. Troy Nagle, Bill D. Carroll y J. David Irwin, “Análisis y Diseño de Circuitos Lógicos Digitales. Prentice Hall,

1996. 842p”.

• “HDL chip design”, Douglas J. Smith, Doone Publications, 1996.

• Manuales y artículos según el tema tratado.

Switche cerrado(if A is “1” or

asserted) prende el bombillo (Z)

A Z

switch abierto (if A is “0” or

unasserted) apaga el bombillo (Z)

Switches: elementos básicos de implementación de un circuito digital.

Construcción de un circuito simple (Flecha muestra la acción sobre el “Switch” , si es “1”, lo cierra):

Z A

AZ

Z es una señal digital (tiene 2 posibles valores: 1 y 0)

AND

OR

Z A and B

Otras notaciones: Z=A • B

Z= AB ; Z= A B

Z A or B

Otras notaciones: Z=A + B

Z= A B

A B

A

B

Switches (conti…)

Composición de switches en funciones más complejas (Boolean functions):

Redes de conmutación (Switching Networks)

- Switch Activados (settings) Determinan si existe un camino de conducción para

encender el bombillo

- Para construir funciones complejas (larger computations) Use la salida del bombillo (output of the network) to

“comandar” otras redes (inputs to another network)

- Redes de conmutación interconectadas (Interconnect switching networks)Construyendo grandes redes, i.e., conectando las

salidas de una red a las entradas de la próxima.

Redes de transistores (Transistor Networks)

Sistemas digitales modernos son diseñando usando tecnología CMOS MOS: Metal-Oxide Semiconductor (transistor

MOS) C significa complementario: se consideran

switches normalmente abierto y normalmente cerrados

Los transistores MOS se pueden usar como switches controlados por voltaje:

Similar, aunque más fácil de trabajar, que los relés

n-channelopen when voltage at G is low

closes when:voltage(G) > voltage (S) +

p-channelclosed when voltage at G is low

opens when:voltage(G) < voltage (S) –

Transitores MOS

Tres terminales: drain (D, dreno), gate (G, compuerta), y source (S, fuente)

Acción como Switch: Ejemplo del transistor canal n:si el voltaje sobre la puerta es (en alguna cantidad) más alto que el que hay sobre el terminal de fuente entonces un camino de conducción se establece entre los terminales de dreno y la fuente (el transistor canal p funciona con voltaje en la compuerta menor que en la fuente)

G

S D

G

S D

3v

X

Y 0 volts

x y

3 volts0v

what is the relationship

between x and y?

Redes MOS (MOS Networks)

x y z

0 volts

3 volts

0 volts

3 volts

0 volts

0 volts

3 volts

3 volts

what is the relationship

between x, y and z?

Redes MOS con dos entradas (Two Input Networks)

3v

X Y

0v

Z

3v

X Y

0v

Z

Tabla de verdad3V->”1” , 0V->”0”

Diferentes formas de representar una red de conmutación (niveles de abstracción)

Ejemplo 1 una red de dos entradas

X Y Z0 0 10 1 11 0 11 1 0

A

BZ

A nivel de transistores

ZX

Y

A nivel de puertas lógicas

A nivel funcional (expresiones booleanas)

Z= X + Y Z= X YUna or negada (nor)

3v

X Y

0v

Z

VHDL: Verilog: Z<= X nor Y; Z: X ~^Y;

A

B

CD T2

T1

Z

Ejercicio: encuentre la tabla de verdad de un función de 4 entradas implementada con funciones de 1 y dos entradas. También encuentre la expresión booleana

A B C D T2 T1 Z

0 0 0 0 0 0 00 0 0 1 1 1 1 0 0 1 00 0 1 1

1 1 1 1

T1

T2

A

B

CD T2

T1

Z

Ejercicio: encuentre la tabla de verdad de un función de 4 entradas implementada con funciones de 1 y dos entradas. También encuentre la expresión booleana

Z = A' • B' • (C + D) = (A' • (B' • (C + D)))