Altera Quartus II를 이용한 설계...

Hanbat National University Prof. Lee Jaeheung

Altera Quartus II를

이용한 설계 구현

Sun, Hye-Seung

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

Quartus II 설계 흐름

Design Entry

Functional Simulation

Analysis & Synthesis

Place & Route (Fitting)

Assembler

Timing Simulation

Quartus II

Compiler

modules

Project Creation

Timing Analysis

Programming

functional

RTL 시뮬레이션

Gate level

시뮬레이션

Gate 의 delay 는

고려 없이

function 만 검증

Gate 의 실제delay 를

고려하여 실제 동작이

FPGA 에서 동작가능한지를

검증

Front End(합성)

Back End(P&R)

모두 수행

full compile (합성+P&R )

후에 실제 Gate delay 정보 산출

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

Quartus II 설계입력

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

Quartus II 설계합성

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

Quartus II Place & Route

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

Quartus II 시뮬레이션

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

Quartus II 타이밍 분석

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

Quartus II 디바이스 프로그래밍

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

Quartus II 메인 화면

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

프로젝트 생성

File -> New Project Wizard를 선택

◆Working directory, Project Name, Top-Level Design entity 등을 설정

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

프로젝트 생성

◆Add Files 대화창

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

프로젝트 생성

◆Family & Device Settings 대화창

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

프로젝트 생성

◆EDA Tools Settings 대화창

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

프로젝트 생성

◆Summary 대화창

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

프로젝트 생성

◆프로젝트 생성이 완료된 상태

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

설계 입력

File -> New를 선택

New 대화창에서 Verilog HDL File을 선택

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

설계 입력

◆문서 편집기가 활성화된 상태

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

설계 입력

HDL Template를 이용한 설계 입력

◆Edit -> Insert Template

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

설계 입력

HDL 소스파일 추가

◆Project -> Add/Remove Files

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

컴파일

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

컴파일

◆컴파일 진행 과정

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

컴파일

◆컴파일 완료 상태

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 및 핀 할당

Target device 지정

◆Assignments -> Device

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 및 핀 할당

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 및 핀 할당

Device Pin 할당

◆Assignments -> Assignment Editor

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 및 핀 할당

◆Assignment Editor

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 및 핀 할당

◆Port 선택

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 및 핀 할당

◆Pin 할당

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 및 핀 할당

Back-Annotate Assignments를 이용한 핀 할당

◆사전에 full compile이 완료되어야 함.

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 및 핀 할당

Back-Annotate Assignments를 이용한 핀 정보 불러오기

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 및 핀 할당

◆Assignment Editor를 사용하여 Pin 정보를 수정

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

시뮬레이션

Quartus II Simulator를 사용한 시뮬레이션

◆File -> New

◆Vector Waveform File

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

시뮬레이션

시뮬레이션 입력파형 생성

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

시뮬레이션

시뮬레이션 입력파형 생성

◆Node Finder 창

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

시뮬레이션

시뮬레이션 입력파형 생성

◆입출력 포트의 로드가 완료된 상태

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

시뮬레이션

◆시뮬레이션 파형 설정

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

시뮬레이션

◆시뮬레이션 파형 설정이 완료된 상태

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

시뮬레이션

타이밍 시뮬레이션 설정

◆Assignments -> Settings

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

시뮬레이션

시뮬레이션 실행

◆Processing -> Start Simulation

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

시뮬레이션

◆시뮬레이션 결과

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

시뮬레이션

기능 시뮬레이션 설정

◆Assignments -> Settings

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

ModelSim을 이용한 시뮬레이션

시뮬레이터 설정

◆Assignments -> Settings

◆EDA Tool Settings -> Simulation

Run gate-level simulation automatically after compile

도 선택적으로 가능

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

ModelSim을 이용한 시뮬레이션

시뮬레이터 실행

◆Tools -> EDA Simulation Tool -> Run EDA RTL Simulation

-> Run EDA Gate Level Simulation

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

ModelSim을 이용한 시뮬레이션

◆ModelSim이 실행된 상태

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

ModelSim을 이용한 시뮬레이션

◆기존에 없던 테스트벤치 파일이 컴파일 되어 추가된 상태

터미널에 입력 :

vlog –work work C:……………..v

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

Gate Level 시뮬레이션 시 문제 해결

라이브러리 찾지 못하는 에러 발생

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

Gate Level 시뮬레이션 시 문제 해결

라이브러리 찾지 못하는 에러 발생

그럼 처럼 work space에서

해당 라이브러리 존재함을 확인

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

ModelSim을 이용한 시뮬레이션

◆Waveform 창에 신호 추가하기

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

ModelSim을 이용한 시뮬레이션

◆ModelSim 시뮬레이션 결과

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

ModelSim을 이용한 시뮬레이션

Functional 한 RTL 시뮬레이션 결과

Gate-level 시뮬레이션 결과 : 실제 Gate 의 계산 결과 시간을 확인 가능

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 프로그래밍

프로그래밍 하드웨어 설정

◆Tools -> Programmer -> Hardware Setup

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 프로그래밍

프로그래밍 하드웨어 설정

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 프로그래밍

프로그래밍 하드웨어 설정이 완료된 상태

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 프로그래밍

디바이스 프로그래밍

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 프로그래밍

PROM 프로그래밍

◆File -> Convert Programming Files

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 프로그래밍 ◆ .sof 파일을 .jic 파일로 변환

집적 회로 설계 Hanbat National University Prof. Lee Jaeheung

디바이스 프로그래밍

◆PROM 프로그래밍